封裝堆棧結構的製法
2023-05-17 16:43:41
封裝堆棧結構的製法
【專利摘要】一種封裝堆棧結構的製法，其提供一形成有封裝膠體的半導體封裝件及一具有半導體組件的基板，再將該半導體封裝件與該基板進行對接，使該封裝膠體壓合於該基板上而包覆該半導體組件，藉以降低壓力與溫度的影響，使該基板與該封裝膠體的整體結構不易發生翹曲，而可容易製作超過兩層的封裝堆棧結構。
【專利說明】封裝堆棧結構的製法
【技術領域】
[0001]本發明有關一種封裝堆棧結構的製法，尤指一種能節省製作成本的封裝堆棧結構的製法。
【背景技術】
[0002]隨著半導體封裝技術的演進,半導體裝置(Semiconductor device)已開發出不同的封裝型態，而為提升電性功能及節省封裝空間，遂堆加多個封裝件以形成封裝堆棧結構，藉以達到系統的整合。
[0003]圖1A至圖1C為現有封裝堆棧結構I的製法的剖面示意圖。
[0004]如圖1A所示，以雷射方式形成多個開孔100於一下方半導體封裝件Ia的封裝膠體13上，令該下方半導體封裝件Ia的第一電性接觸墊101外露出該開孔100。其中，該下方半導體封裝件Ia具有半導體晶片11。
[0005]如圖1B所示，形成多個焊料凸塊14a於該開孔100中的第一電性接觸墊101上，且還形成多個焊料凸塊14b於一上方半導體封裝件Ib的第二電性接觸墊102上。其中，該上方半導體封裝件Ib具有半導體晶片(圖略)。
[0006]如圖1C所示，將該上方半導體封裝件Ib的焊料凸塊14b對應結合該下方半導體封裝件Ia的焊料凸塊14a以回焊形成焊接點14，使該上方半導體封裝件Ib堆棧於該下方半導體封裝件Ia上，且該上方半導體封裝件Ib電性連接該下方半導體封裝件la。
[0007]然而，現有封裝堆棧結構I的製法中，雷射開孔的工藝精度有限，致使該開孔100的位置容易偏差而不易對位於該第一電性接觸墊101上，且容易影響該開孔100的深度而使該焊接點14產生變異，例如，該開孔100太深將使該焊料凸塊14a，14b無法連接、該開孔100太淺將使該焊接點14因接合壓力而受損或接觸鄰近的焊接點14 (當回焊該焊料凸塊14a, 14b時，若該開孔100太淺，其孔中的焊料會融化溢出粘合鄰近開孔100中的焊料，造成該些焊接點14之間發生橋接)。
[0008]此外，現有封裝堆棧結構I的製法中，需先製作完成所需的封裝件，再進行雷射開孔工藝，之後再堆棧接合各封裝件，所以不僅其工藝步驟繁雜及成本高，且容易有產量不佳的問題。
[0009]另外，該下方半導體封裝件Ia或上方半導體封裝件Ib於模壓工藝(即形成該封裝膠體13)時，該下方半導體封裝件Ia或上方半導體封裝件Ib容易因溫度與壓力而發生翹曲，致使堆棧愈多層的封裝件，各該封裝件之間愈無法對接，所以現有封裝堆棧結構I的堆棧層數較難超過兩層，致使其難以製作超過兩層的多層的堆棧結構。
[0010]因此，如何克服上述現有技術的種種問題，實已成目前亟欲解決的課題。
【發明內容】
[0011]鑑於上述現有技術的種種不足，本發明的主要目的在於提供一種封裝堆棧結構的製法，使該基板與該封裝膠體的整體結構不易發生翹曲，而可容易製作超過兩層的封裝堆棧結構。
[0012]本發明的封裝堆棧結構的製法，包括:提供一基板，該基板表面上設有至少一半導體組件；以及將一半導體封裝件以導電組件結合於該基板上，以令該半導體組件位於該基板與該半導體封裝件之間，且形成封裝膠體於該基板與該半導體封裝件之間以包覆該半導體組件，並使該半導體封裝件接觸該封裝膠體。
[0013]前述的製法中，該基板具有多個第一電性接觸墊，且該半導體封裝件具有多個第二電性接觸墊，而該第一電性接觸墊電性連接該第二電性接觸墊，例如，該第一電性接觸墊與第二電性接觸墊之間藉由該導電組件電性連接。此外，該導電組件包含焊錫材料及銅材。另外，該第一電性接觸墊具有凹部。
[0014]前述的製法中，該半導體組件為堆棧晶片組或單一晶片。
[0015]前述的製法中，該半導體組件以打線方式或覆晶方式電性結合於該基板。
[0016]前述的製法中，形成該封裝膠體的工藝包括:形成該封裝膠體於該半導體封裝件上；以及當該半導體封裝件結合於該基板上時，該封裝膠體包覆該半導體組件。於其中一方式，該封裝膠體還形成於該基板上，而該半導體封裝件上具有電子組件，且該封裝膠體還包覆該電子組件。
[0017]前述的製法中，形成該封裝膠體的工藝包括:結合該半導體封裝件於該基板上；以及將該封裝膠體填入該基板與該半導體封裝件之間，以包覆該半導體組件。
[0018]前述的製法中，該導電組件為導電凸塊、導電柱或導電球。
[0019]另外，前述的製法中，還包括於該封裝膠體包覆該半導體組件後，形成另一半導體封裝件於該半導體封裝件上。
[0020]由上可知，本發明的封裝堆棧結構的製法，藉由具有半導體組件的基板不進行模壓工藝，而當該半導體封裝件與該基板對接後，再使封裝膠體包覆該半導體組件，所以相比於現有膜壓工藝，本發明的製法因減少溫度與壓力的影響，而使該基板不易發生翹曲，因而可藉此方式不斷進行堆棧工藝，使得製作超過兩層的封裝堆棧結構變得容易。
[0021]此外，本發明於對接前不需進行鑽孔工藝，所以相比於現有製法，本發明的製法利於對位及電性接合，因而本發明的封裝堆棧結構的產量較佳。
[0022]因此，本發明不僅克服現有技術的缺點，且工藝步驟簡化、工藝時間縮短及成本更低。
【專利附圖】
【附圖說明】
[0023]圖1A至圖1C為現有封裝堆棧結構的製法的剖視示意圖；
[0024]圖2A至圖2C為本發明封裝堆棧結構的製法的第一實施例的剖視示意圖；其中，圖2C』及圖2C」分別為圖2C的其它實施例；
[0025]圖3A至圖3B為本發明封裝堆棧結構的製法的第二實施例的剖視示意圖；其中，圖3B』為圖3B的另一實施例；
[0026]圖4A至圖4C為本發明封裝堆棧結構的製法的第三實施例的剖視示意圖；以及
[0027]圖5A至圖5B為本發明封裝堆棧結構的製法的第四實施例的剖視示意圖。
[0028]主要組件符號說明
[0029]1，2，2，，2」，3，3，，4，5 封裝堆棧結構[0030]la, 2a下方半導體封裝件
[0031]lb, 5a上方半導體封裝件
[0032]100開孔
[0033]101，200，200』第一電性接觸墊
[0034]102, 220第二電性接觸墊
[0035]11半導體晶片
[0036]13，33封裝膠體
[0037]14焊接點
[0038]14a, 14b焊料凸塊
[0039]20基板
[0040]20a上表面
[0041]20b, 22b, 58b下表面
[0042]200a凹部
[0043]201焊球
[0044]21，31，51半導體組件
[0045]21a頂側
[0046]210導電凸塊
[0047]22第一半導體封裝件
[0048]221，302擋塊
[0049]222封裝材
[0050]23，43第一封裝膠體
[0051]24, 24? , 34, 54導電組件
[0052]24a, 34a銅凸塊
[0053]24b, 34b焊錫材料
[0054]35電子組件
[0055]36第二封裝膠體
[0056]57第三封裝膠體
[0057]58第二半導體封裝件。
【具體實施方式】
[0058]以下藉由特定的具體實施例說明本發明的實施方式，本領域技術人員可由本說明書所揭示的內容輕易地了解本發明的其它優點及功效。
[0059]須知，本說明書所附圖式所繪示的結構、比例、大小等，均僅用以配合說明書所揭示的內容，以供本領域技術人員的了解與閱讀，並非用以限定本發明可實施的限定條件，所以不具技術上的實質意義，任何結構的修飾、比例關係的改變或大小的調整，在不影響本發明所能產生的功效及所能達成的目的下，均應仍落在本發明所揭示的技術內容得能涵蓋的範圍內。同時，本說明書中所引用的如「上」、「下」、「第一」、「第二」、「第三」、「頂」及「一」等用語，也僅為便於敘述的明了，而非用以限定本發明可實施的範圍，其相對關係的改變或調整，在無實質變更技術內容下，當也視為本發明可實施的範疇。[0060]圖2A至圖2C為本發明的封裝堆棧結構2的製法的第一實施例的剖面示意圖。
[0061]如圖2A所示，一基板20的上表面20a上設有一半導體組件21及多個第一電性接觸墊200。
[0062]於本實施例中，該半導體組件21為單一晶片，且藉由多個導電凸塊210以覆晶方式電性連接該基板20。於其它實施例中，該半導體組件21也可以打線方式(圖略)電性連接該基板20。
[0063]此外，該些第一電性接觸墊200位於該基板20的上表面20a四周，以圍繞該半導體組件21。
[0064]再者，該基板20為具有內層線路的封裝基板，且其下表面20b用以植設焊球201以供接置如電路板的電子裝置(圖略)。然而，用以承載晶片的基板種類繁多，並無特別限制,特此述明。
[0065]如圖2B所示，提供一具有至少一半導體晶片(圖略)的第一半導體封裝件22，且以點膠或塗布方式形成第一封裝膠體23於該第一半導體封裝件22的下表面22b上。
[0066]於本實施例中，該第一半導體封裝件22的下表面22b上具有多個第二電性接觸墊220，且該些第二電性接觸墊220位於該第一半導體封裝件22的下表面22b四周，以對應該些第一電性接觸墊200，並形成多個導電組件24於該些第二電性接觸墊220上。於其它實施例中，還可形成多個導電組件24於該些第一電性接觸墊200上。
[0067]此外，該些導電組件24可為焊料凸塊、金屬柱等，並無特別限制。
[0068]再者，該第一半導體封裝件22的下表面22b上還形成有至少一擋塊(dam)221，以限制形成該第一封裝膠體23的範圍，而防止該第一封裝膠體23流至線路表面或該第二電性接觸墊220表面。
[0069]另外，為了防止膠量不足，可依需求將擋塊221的位置向該第一半導體封裝件22的邊緣偏移，使擋塊221內的第一封裝膠體23的膠量可增加；或者，可在完成圖2C的工藝後，於側邊以點膠方式補強膠量。
[0070]另外，該第一半導體封裝件22具有封裝材222以包覆該第一半導體封裝件22的半導體晶片。然，有關半導體封裝件的種類繁多，並不限於上述，特此述明。
[0071]如圖2C所示，將該些導電組件24對應結合於該些第一電性接觸墊200上，使該第一半導體封裝件22結合於該基板20上，並使該第一半導體封裝件22接觸該第一封裝膠體23，以令該半導體組件21位於該基板20與該第一半導體封裝件22之間，且該第一封裝膠體23壓合於該基板20與該第一半導體封裝件22之間，以包覆該半導體組件21與該些導電組件24。之後再固化該第一封裝膠體23。
[0072]於本實施例中，該第一封裝膠體23形成於該半導體組件21的頂側21a上，使該半導體組件21的頂側21a未接觸該第一半導體封裝件22，而於其它實施例中，該第一封裝膠體23也可不形成於該半導體組件21的頂側21a上，也就是使該半導體組件21的頂側21a接觸該第一半導體封裝件22。
[0073]此外，該第一電性接觸墊200與第二電性接觸墊220之間藉由該些導電組件24電性連接，使該第一半導體封裝件22電性連接該基板20。
[0074]再者，該基板20、該半導體組件21與該第一封裝膠體23可視為一下方半導體封裝件2a。[0075]另外，如圖2C』所示，該第一電性接觸墊200』可具有凹部200a，以增加該導電組件24的接觸面積，而提升該第一電性接觸墊200』與該導電組件24的結合力，所以可增強該封裝堆棧結構2』的可靠度。
[0076]製作該凹部200a的方式可使用Lithography技術，如先形成光阻或幹膜(DryFilm)於該金屬墊上，再經圖案化曝光、顯影成形，再電鍍塡入金屬、移除光阻而得到該凹部200a。
[0077]或者，如圖2C」所示的封裝堆棧結構2」的製法，該第一電性接觸墊200或第二電性接觸墊220上可先形成銅凸塊24a，再形成焊錫材料24b於該銅凸塊24a上，以令該銅凸塊24a與該焊錫材料24b作為導電組件24』，其中，該銅凸塊24a的含量佔該導電組件24』至多為85重量份。
[0078]經回焊該焊錫材料24b，使該焊錫材料24b包覆該銅凸塊24a，以增加該焊錫材料24b與銅材(即該第一電性接觸墊200、第二電性接觸墊220與銅凸塊24a)的接觸面積，而提升該第一電性接觸墊200或第二電性接觸墊220與該導電組件24』的結合力，所以可增強該導電組件24』的可靠度及電性。
[0079]圖3A至圖3B為本發明的封裝堆棧結構3的製法的第二實施例的剖面示意圖。本實施例與第一實施例的差異在於半導體組件31的種類及新增電子組件35與第二封裝膠體36，其它工藝大致相同，所以不再贅述相同處。
[0080]如圖3A所示，該第一半導體封裝件22的下表面22b上還具有一電子組件35，且形成第二封裝膠體36於該基板20的上表面20a上。
[0081]於本實施例中，該半導體組件31與該電子組件35為堆棧晶片組。然而，有關電子組件的種類繁多，並不限於上述，特此述明。
[0082]此外，該基板20的上表面20a上還設有至少一擋塊(dam)302，以限制形成該第二封裝膠體36的範圍，而防止膠體流至線路表面或第一電性接觸墊200表面。所述的擋塊221，302為膠材，可與該封裝膠體的材質相同，且該擋塊221，302為半固化形態的膠，當封裝膠體包覆組件後，該擋塊221，302會融入該第一封裝膠體23 (或該封裝膠體33)中而成為一體，再固化該第一封裝膠體23 (或該封裝膠體33)。
[0083]再者，該第一封裝膠體23的位置對應該半導體組件31，而該第二封裝膠體36的位置對應該電子組件35。另外，該第一與第二封裝膠體23，36的材質相同。
[0084]如圖3B所示，藉由導電組件24將該第一半導體封裝件22結合於該基板20上，以令該半導體組件31與該電子組件35均位於該基板20與該第一半導體封裝件22之間，且該第一封裝膠體23與第二封裝膠體36結合為一封裝膠體33，以包覆該半導體組件31、該電子組件35與該些導電組件24。
[0085]於本實施例中，該封裝膠體33形成於該電子組件35與該基板20之間，而於其它實施例中，該電子組件35接觸該基板20。
[0086]另外，如圖3B』所示的封裝堆棧結構3』的製法，該導電組件34可由銅凸塊34a與該焊錫材料34b構成。經回焊該焊錫材料24b，該銅凸塊34a仍結合該第二電性接觸墊220，而該焊錫材料24b結合該第一電性接觸墊200而未包覆該銅凸塊24a。
[0087]圖4A至圖4C為本發明的封裝堆棧結構4的製法的第三實施例的剖面示意圖。本實施例與第一實施例的差異在於形成該第一封裝膠體43的工藝，其它工藝大致相同，所以不再贅述相同處。
[0088]如圖4A所示，藉由該些導電組件24將該第一半導體封裝件22結合於該基板20上。
[0089]如圖4B及圖4C所示，藉由填充方式，將該第一封裝膠體43填入該基板20與該第一半導體封裝件22之間，以包覆該半導體組件21與該些導電組件24。
[0090]本發明的製法可先點膠形成第一封裝膠體23，再進行壓合固化；或者，先進行對接，再填充固化第一封裝膠體43。相比於現有膜壓工藝，本發明的點膠固化方式或填充方式，因固化溫度與壓力極低，所以該下方半導體封裝件2a不易發生翹曲，因而可藉此方式不斷進行堆棧工藝，使得製作超過兩層的封裝堆棧結構5變得容易，如下之第四實施例所述。
[0091]此外，本發明的製法中，於對接前不需進行鑽孔工藝，所以該些導電組件24不需形成於孔中，因而該些導電組件24不受開孔的影響，也就是可設計面積較大的第一電性接觸墊200或第二電性接觸墊220，以容許較大的偏移誤差。因此，相比於現有製法，本發明的製法利於該些導電組件24對位及電性接合，因而本發明的封裝堆棧結構2，2』，3，4的產量較佳。
[0092]圖5A至圖5B為本發明的封裝堆棧結構5的製法的第四實施例的剖面示意圖。本實施例為第一或第三實施例的後續工藝，也就是繼續形成其它半導體封裝件於該封裝堆棧結構2，4上，以形成另一封裝堆棧結構5。
[0093]如圖5A所示，依第一實施例的工藝，結合多個半導體組件51於該封裝堆棧結構2的第一半導體封裝件22的上表面22a上，且形成第三封裝膠體57於一第二半導體封裝件58的下表面58b上。
[0094]於本實施例中，該第一與第三封裝膠體23，57的材質相同，且該些半導體組件51以覆晶方式電性連接該第一半導體封裝件22。
[0095]此外，該第二半導體封裝件58的構成與該第一半導體封裝件22的構成相似，所以不再贅述。
[0096]如圖5B所示，藉由多個導電組件54，將第二半導體封裝件58結合於該第一半導體封裝件22上，以令該些半導體組件51位於該第一與第二半導體封裝件22，58之間，且該第三封裝膠體57包覆該些半導體組件51，使該第二半導體封裝件58接觸該第三封裝膠體57。
[0097]於本實施例中，該半導體組件51與該第三封裝膠體57可視為一上方半導體封裝件5a。
[0098]此外，於其它實施例中，也可依第三實施例的工藝進行再堆棧工藝；或者，將該第二半導體封裝件58直接電性接置於該封裝堆棧結構2上，而不形成該半導體組件51與該第三封裝膠體57。
[0099]再者，本發明的封裝堆棧結構5的製法，可利用第一或第三實施例的工藝交替搭配使用，並無限制僅能單一堆棧方式重複使用。因此，藉由固化溫度與壓力極低的工藝優勢，當所需的堆棧層數超過兩層時，該封裝堆棧結構5仍不會產生翹曲，也就是更能突顯本發明的優點。
[0100]另外，第二實施例也可進行上述的後續工藝。[0101]綜上所述，本發明的封裝堆棧結構的製法，不僅克服現有技術的缺點，且工藝步驟簡化、工藝時間縮短及成本更低。
[0102]上述實施例僅用以例示性說明本發明的原理及其功效，而非用於限制本發明。任何本領域技術人員均可在不違背本發明的精神及範疇下，對上述實施例進行修改。因此本發明的權利保護範圍，應如權利要求書所列。
【權利要求】
1.一種封裝堆棧結構的製法，其包括: 提供一其上設有至少一半導體組件的基板；以及 將一半導體封裝件以導電組件結合於該基板上，以令該半導體組件位於該基板與該半導體封裝件之間，再形成封裝膠體於該基板與該半導體封裝件之間以包覆該半導體組件，並使該半導體封裝件接觸該封裝膠體。
2.根據權利要求1所述的封裝堆棧結構的製法，其特徵在於，該基板具有多個第一電性接觸墊，且該半導體封裝件具有多個第二電性接觸墊，而該第一電性接觸墊電性連接該第二電性接觸墊。
3.根據權利要求1或2所述的封裝堆棧結構的製法，其特徵在於，該第一電性接觸墊與第二電性接觸墊之間藉由該導電組件電性連接。
4.根據權利要求3所述的封裝堆棧結構的製法，其特徵在於，該導電組件包含焊錫材料及銅材。
5.根據權利要求2所述的封裝堆棧結構的製法，其特徵在於，該第一電性接觸墊具有凹部。
6.根據權利要求1所述的封裝堆棧結構的製法，其特徵在於，該半導體組件為堆棧晶片組或單一晶片。
7.根據權利要求1所述的封裝堆棧結構的製法，其特徵在於，該半導體組件以打線方式或覆晶方式電性結合於該基板。
8.根據權利要求1所述的封裝堆棧結構的製法，其特徵在於，形成該封裝膠體於該基板與半導體封裝件之間的工藝包括: 形成該封裝膠體於該半導體封裝件上；以及 當該半導體封裝件結合於該基板上時，該封裝膠體包覆該半導體組件。
9.根據權利要求8所述的封裝堆棧結構的製法，其特徵在於，該封裝膠體還形成於該基板上。
10.根據權利要求1或9所述的封裝堆棧結構的製法，其特徵在於，該半導體封裝件上具有電子組件，且該封裝膠體還包覆該電子組件。
11.根據權利要求1所述的封裝堆棧結構的製法，其特徵在於，形成該封裝膠體於該基板與半導體封裝件之間的工藝包括: 結合該半導體封裝件於該基板上；以及 將該封裝膠體填入該基板與該半導體封裝件之間，以包覆該半導體組件。
12.根據權利要求1所述的封裝堆棧結構的製法，其特徵在於，該導電組件為導電凸塊、導電柱或導電球。
13.根據權利要求1所述的封裝堆棧結構的製法，其特徵在於，該製法還包括於該封裝膠體包覆該半導體組件後，形成另一半導體封裝件於該半導體封裝件上。
【文檔編號】H01L21/60GK103715107SQ201210401126
【公開日】2014年4月9日 申請日期:2012年10月19日 優先權日:2012年10月9日
【發明者】鄭秉凱, 蔡文山 申請人:矽品精密工業股份有限公司