多階存儲單元的製作方法
2023-05-17 05:03:36
專利名稱：多階存儲單元的製作方法
技術領域：
本發明是涉及一種半導體存儲裝置，特別關於一種多階存儲單元，可儲存多個位，並提高每單位晶片面積的位儲存容量，亦不需複雜的外圍電路。
隨著CMOS的技術深入到次微米以下，快擦寫存儲(Flash memory)的密度也跟著不斷升高，使每位所需的成本被大幅地減少。但是，在電路體積縮小的過程中卻會遇上更多的問題。有些研究者提出了不同種類內存的多階(multi-level)結構，這些內存種類包括DRAM、SDRAM、Flash EEPROM。其中，多階Flash EEPROM特別受到注目。在多階結構的觀念尚未應用於快擦寫存儲之前，一個快擦寫存儲單元僅可儲存一個位，且藉由臨界電壓值(threshold voltage)的改變來控制位的讀取。臨界電壓的改變是起因於浮置柵極(floating gate)中所儲存的電荷量的改變。當浮置柵極充入電荷時，臨界電壓值較高，可以視為「0」。反的，浮置柵極內沒有電荷時，臨界電壓值較低，可以視為「1」。因此，每一個快擦寫存儲的存儲單元(memory cell)使用兩個位階來儲存一個位。但是，如果每一個存儲單元可以使用兩個以上的位階，如4個、8個或更多，就等於可以儲存2個、3個或更多個位。如此，在每單位晶片面積上儲存的資料容量便可以大幅增加。由於臨界電壓值是由儲存於浮置柵極中的電荷來控制，如果臨界電壓值可以具有數個位階，則多階存儲便可實現。
為了多階存儲的應用，許多種不同的快快擦寫存儲單元結構都被提出研究，包括common ground(工業標準)、DINOR、AND、NOR、NAND等結構。這些快快擦寫存儲單元不外乎利用在源/漏極接合面的CHE(Channel Hot Electron)或FN(Fower-Nordheim)遂穿來進行寫入的動作。為了控制在浮置柵極中的電荷量，在控制柵極(control gate)或源/漏極接合面加上了多個不同的電壓值。快快擦寫存儲單元在進行抹除時，通常利用在源/漏極接合面、控制柵極或另一個抹除柵極間的FN隧穿來達成。大部份的快快擦寫存儲單元是使用N信道的。最近，有些研究者試著將P信道應用於快快擦寫存儲單元，以發展其在低功率上的應用，包括DINOR及多階快擦寫存儲。其寫入的方法是同時使用了CHE及FN隧穿，且在控制柵極上使用脈衝。
除了多階存儲的技術，另一種則是多重儲存式(multi-storage)快擦寫存。在此技術中，電荷被儲存於快快擦寫存儲單元的不同位置中。其寫入、讀取及抹除的條件與單位元快快擦寫存儲單元相同，但其結構則與一般標準的快快擦寫存儲單元不同。在Y.Ma等人提出的「Adual-bit split-gate(DSG)EEPROM cell in contactless array forsingle-Vcc high density Flash memories」(IEDM Tech.Dig.，1994，pp.57-60)文章中提供了一種雙位分離柵極(DSG)快快擦寫存儲單元。
圖1即顯示了此種雙位分離柵極(DSG)快快擦寫存儲單元，是由一具有二個做為源/漏極的摻雜區12、14的基底11、兩個浮置柵極15、16、一選擇柵極17、一控制柵極18及一傳輸柵極(transfer gate)19所構成。此存儲單元包含了兩個共享一對源/漏極12、14的存儲單元，可以存儲兩個位。
對傳統的多階快擦寫存儲來說，由於其需要不同的電壓值來進行寫入，所以其所需的外圍電路相當的複雜。且其可靠度方面的問題也與單位元內存的不同。另一方面，雖然多重儲存式快擦寫存儲、可靠度及電路複雜度與單位元的內存類似，卻在存儲單元的大小上有過大的問題。
因此，本發明是提供了一種多階存儲單元，結合了上述多階及多重儲存式內存的優點，且不需要複雜的外圍電路以進行寫入的動作，亦能夠保持與傳統內存相同的可靠度特性。其大小是介於傳統多階內存與多重儲存式內存之間。
本發明的多階存儲單元，包括一基底、一第一浮置柵極、一第二浮置柵極及一控制柵極。基底內具有一第一摻雜區、第二摻雜區及位於該第一摻雜區與該第二摻雜區間的信道區。第一浮置柵極絕緣地設置於靠該第一摻雜區側的信道區上。第二浮置柵極絕緣地設置於靠該第二摻雜區側的信道區上，且與該第一浮置柵極隔開。控制柵極絕緣地設置於該等第一及第二浮置柵極上。
另外，本發明亦提供另一種多階存儲單元，包括一基底、一第一浮置柵極、一第二浮置柵極、一控制柵極及一抹除柵極。基底內具有一第一摻雜區、第二摻雜區及位於該第一摻雜區與該第二摻雜區間的信道區。第一浮置柵極絕緣地設置於靠該第一摻雜區側的信道區上。第二浮置柵極絕緣地設置於靠該第二摻雜區側的信道區上，且與該第一浮置柵極隔開。控制柵極絕緣地設置於該等第一及第二浮置柵極上。抹除柵極絕緣地設置於該等浮置柵極側邊。
在本發明的上述兩種多階存儲單元中，第一摻雜區與第二摻雜區是做為源極區或漏極區使用，且具有不同的摻雜濃度，使其在相同偏壓的條件下，能夠使浮置柵極內的儲存電荷量不同，而在不需複雜的外圍電路下，產生多階的效果。
為讓本發明的上述目的、特徵及優點能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下圖式簡單說明圖1是傳統複合式快擦寫存的結構圖。
圖2是本發明實施例的一多階存儲單元的剖面圖。
圖3A、3B是本發明另一實施例的一多階存儲單元的剖面圖。符號說明10～傳統複合式內存；11、21～基底；12、14、22、23～摻雜區；15、16、27、28、33、35～浮置柵極；17～選擇柵極；18、29、36～控制柵極；19～傳輸柵極；20、30～多階內存；211～信道區；24～柵極氧化層；25～絕緣層；存儲26～隧穿氧化層及鳥嘴型氧化層；
271、281～浮置柵極的突出部；31～抹除柵極；32～場氧化區在此實施例中，柵極氧化層24的厚度約為80A，浮置柵極27、28的長度約為0.075μm，其間隔約為0.03μm。在摻雜區22的砷摻雜濃度約為5×1013cm-2，而在摻雜區23的砷摻雜濃度約為1×1016cm-2。
另外，由於使用CHE注入來進行寫入較以FN隧穿進行寫入具有更多的優點，如較快的寫入速度、較佳的臨界電壓值及較小的幹擾，所以此例的寫入方式以CHE為主。同時為了說明方便，在此處的基底21是直接接地，但其並不限於此種連接方式，其亦可連接至一負電壓以增加寫入及抹除的效率。
以下將逐項說明本發明的多階存儲單元的操作。1.寫入a.「0」位階在兩個浮置柵極27、28中均沒有電時，表示其位於一「0」位階上，以二進位可表示成11。
b.「1」位階當摻雜區22加上一偏壓時，在此例中為4V，且摻雜區23接地，通電10μsec，則在浮置柵極27中會具有一約-1.437fCoulomb的電荷量，而在浮置柵極28中沒有電荷。這種情形表示其處於一「1」的位階，以二進位可表示成10。
c.「2」位階當摻雜區23加上一偏壓時，在此例中為4V，且摻雜區22接地，通電10μsec，則在浮置柵極28中會具有一約-2.235fCoulomb的電荷量，而在浮置柵極27中沒有電荷。這種情形表示其處於一「2」的位階，以二進位可表示成01。
d.「3」位階首先將上述條件c通電10μsec，接著轉換為上述條件b並亦通電10μsec，如此，會在浮置柵極27及28中分別的電荷量分別為-1.180 fCoulomb及-2.235 fCoulomb。這種情形表示其處於一「2」的位階，以二進位可表示成00。
在上述四項操作條件中值得注意的是，在b與c的條件下，浮置柵極27、28中的電荷量並不相同，這是由於摻雜區22及23的摻雜濃度不同所致。這種不同所帶來的優點是可以使用相同的偏壓。因此省去了用以提供不同偏壓的額外電路。2.讀取在讀取時需有適當的電壓加於控制柵極29的上。此時的摻雜區22做為漏極而摻雜區23則做為源極。基底21依然接地。漏極(摻雜區22)的偏壓不需要很大，只要能使內存輸出的電流可以被放大器或電流比較器感測出即可。3.抹除在抹除時需有一高電壓加於控制柵極29的上。此電壓值可能是6V或8V，而基底21及摻雜區22浮接，23是連接至約-7V的負電壓。此時在浮置柵極中的負電荷將會經由FN隧穿流入控制柵極，以兩個浮置柵極內均儲存電荷為例，抹除僅需400μs的時間。
此外如圖3A及3B所示，是本發明的另一實施例的多階存儲單元30。圖3B是將圖3A沿AB線切割後所得到的剖面圖。在圖3A及3B中與圖2相同的組件是使用相同的符號來表示。多階存儲單元30與圖2中的多階存儲單元20的結構大部份均相同，唯一不同的處為多階內存30額外具有一抹除柵極31，位於場氧化區32的上而絕緣地設置於浮置柵極33的側邊。在進行抹除動作時，浮置柵極27、28中的負電荷是經由FN隧穿而藉由抹除柵極31導出。另外，多階存儲單元30的讀取與寫入方法與圖2中的多階內存20相同，此處不再贅述。
綜合上述，本發明提供了一種多階存儲單元，具有兩個浮置柵極，且由於其源/漏極的摻雜濃度不同而可以使用同一種偏壓值進行寫入動作，因此結合了傳統多階及複合式存儲單元的優點，省去了複雜的外圍電路，亦增加了每單位晶片面積的存儲量。
本發明雖已以較佳實施例揭露如上，但其並非用以限制本發明。任何熟悉此技藝者，在不脫離本發明的精神和範圍內，當可做些許的更動與潤飾。因此本發明的保護範圍當視所附權利要求所界定者為準。
權利要求
1.一種多階存儲單元，包括一基底，具有一第一摻雜區、第二摻雜區及位於該第一摻雜區與該第二摻雜區間的信道區；一第一浮置柵極，絕緣地設置於靠該第一摻雜區側的信道區上；一第二浮置柵極，絕緣地設置於靠該第二摻雜區側的信道區上，且與該第一浮置柵極隔開；以及一控制柵極，絕緣地設置於該等第一及第二浮置柵極上。
2.如權利要求1所述的存儲單元，其中該第一及第二摻雜區具有不同的摻雜濃度以改變浮置柵極與摻雜區的重疊面積，或改變摻雜區的深度。
3.如權利要求1所述的內存單元，其中該第一及第二浮置柵極是由多晶矽所構成。
4.如權利要求1所述的內存單元，其中該控制柵極是由多晶矽所構成。
5.如權利要求1所述的內存單元，其中更包括一位於該第一與第二浮置柵極間的氧化層，將第一與第二浮置柵極絕緣。
6.如權利要求1所述的內存單元，其中更包括一柵極氧化層，位於該基底與該第一及第二浮置柵極的間。
7.如權利要求1所述的內存單元，其中更包括一隧穿氧化層及一鳥嘴型厚絕緣層，位於該控制柵極與該第一及第二浮置柵極的間。
8.如權利要求1所述的內存單元，其中，對該內存單元的寫入方法由第二摻雜區進行寫入，產生「1」位階，由第一摻雜區進行寫入，產生「2」位階，而上述兩項寫入法的組合則可產生「3」位階。
9.一種多階存儲單元，包括一基底，具有一第一摻雜區、第二摻雜區及位於該第一摻雜區與該第二摻雜區間的信道區；一第一浮置柵極，絕緣地設置於靠該第一摻雜區側的信道區上；一第二浮置柵極，絕緣地設置於靠該第二摻雜區側的信道區上，且與該第一浮置柵極隔開；以及一控制柵極，絕緣地設置於該等第一及第二浮置柵極上；以及一抹除柵極，絕緣地設置於該等浮置柵極側邊。
10.如權利要求9所述的存儲單元，其中該第一及第二摻雜區具有不同的摻雜濃度。
11.如權利要求9所述的存儲單元，其中該第一及第二浮置柵極是由多晶矽所構成。
12.如權利要求9所述的存儲單元，其中該控制柵極是由多晶矽所構成。
13.如權利要求9所述的存儲單元，其中更包括一位於該第一與第二浮置柵極間的氧化層，將第一與第二浮置柵極絕緣。
14.如權利要求9所述的存儲單元，其中更包括一柵極氧化層，位於該基底與該第一及第二浮置柵極的間。
15.如權利要求9所述的存儲單元，其中更包括一隧穿氧化層及一鳥嘴型厚絕緣層，位於該控制柵極與該第一及第二浮置柵極的間。
16.如權利要求9所述的存儲單元，其中，是於該控制柵極加正電壓，基底加負偏壓，因源/漏極浮接的穿隧效應，以進行抹除的動作。
17.如權利要求9所述的存單元，其中，是於摻雜較低的的漏極加很小的正電壓，而進行讀取電流值的讀取動作。
全文摘要
本發明提供一種多階存儲單元,包括一基底、一第一浮置柵極、一第二浮置柵極及一控制柵極。基底內具有一第一摻雜區、第二摻雜區及位於該第一摻雜區與該第二摻雜區間的信道區。第一浮置柵極絕緣地設置於靠該第一摻雜區側的信道區上。第二浮置柵極絕緣地設置於靠該第二摻雜區側的信道區上,且與該第一浮置柵極隔開。控制柵極絕緣地設置於該等第一及第二浮置柵極上。此種存儲單元在寫入不同位時,控制柵極的偏壓值均相同,且視所要儲存的位而對第一摻雜區或第二摻雜區以固定電壓值偏壓,此外,寫入與抹除時均使用相同的偏壓值於控制柵極,故使每單位晶片面積的存儲量增加,亦達到簡化外圍電路的目的。
文檔編號H01L21/8239GK1377090SQ01110180
公開日2002年10月30日 申請日期2001年3月28日 優先權日2001年3月28日
發明者林泓均, 王是琦, 陳泰元 申請人:華邦電子股份有限公司