一種雷達接收數字相干處理系統的製作方法
2023-05-17 15:49:36 5
專利名稱：一種雷達接收數字相干處理系統的製作方法
技術領域：
本實用新型涉及雷達接收領域，具體涉及一種雷達接收數字相干處理系統。
背景技術：
模擬相干振蕩技術的雷達接收機相干振蕩器工作不穩定，調試複雜，對消效果不理想，整機系統的雜波抑制能力差。
實用新型內容本實用新型所要解決的技術問題是提供一種雷達接收數字相干處理系統來解決現有技術中雷達接收機相干振蕩器工作不穩定，調試複雜，對消效果不理想以及雜波抑制能力差的問題。本實用新型解決上述技術問題的技術方案如下:一種雷達接收數字相干處理系統，包括第一放大與電平轉換模塊，用於接收定向輸入模擬信號，並對所述定向輸入模擬信號進行放大處理和電平轉換處理，並將處理後的定向輸入信號發送至雙通道模數轉換器；第二放大與電平轉換模塊，用於接收中頻回波模擬信號，並對所述中頻回波模擬信號進行放大處理和電平轉換處理，並將處理後的中頻回波模擬信號發送至雙通道模數轉換器；雙通道模數轉換器，用於接收並將所述定向輸入模擬信號轉換成發射樣本數位訊號，並發送至FPGA (Field-Programmable Gate Array現場可編程門陣列)相干處理模塊；還用於將所述中頻回波模擬信號轉換成中頻回波數位訊號，並發送至FPGA相干處理模塊；FPGA相干處理模塊，用於對接收的所述發射樣本數位訊號和中頻回波數位訊號進行數字相干處理，生成相參I數位訊號和相參Q數位訊號，並根據接口電平轉換模塊發出的控制信號和同步脈衝信號以及系統時鐘信號將相參I數位訊號和相參Q數位訊號分別進行發射時間對齊調整，並將調整後的相參I數位訊號和相參Q數位訊號分別發送至雙通道數模轉換器；還用於輸出模數轉換時鐘同步對雙通道模數轉換器進行時鐘同步；系統時鐘模塊，用於向FPGA相干處理模塊發送系統時鐘信號；接口電平轉換模塊，用於向FPGA相干處理模塊發送同步脈衝信號和控制信號；雙通道數模轉換器，用於將所述相參I數位訊號和相參Q數位訊號分別轉換成相參I模擬信號和相參Q模擬信號，並將所述相參I模擬信號和相參Q模擬信號分別發送至第一放大器和第二放大器；第一放大器，用於將所述相參I模擬信號進行放大並輸出；第二放大器，用於將所述相參Q模擬信號進行放大並輸出；電源變換模塊，用於為第一放大與電平轉換模塊、第二放大與電平轉換模塊、雙通道模數轉換器、FPGA相干處理模塊、接口電平轉換模塊、雙通道數模轉換器、第一放大器和第二放大器提供各自所需的不同工作電壓。本實用新型的有益效果是:在使用本實用新型採用數字相干技術取代模擬相干振蕩技術，在FPGA相干處理模塊中利用數位訊號處理技術，採取中頻直接數位化，通過發射主波樣本信號與中頻回波數位訊號進行卷積運算，消除發射信號初相、頻率不穩、幅度不穩的影響，實現數字穩頻穩相、自適應頻率補償、接收相干處理，能增加系統的穩定性和可靠性，並提高整機系統的雜波抑制能力。在上述技術方案的基礎上，本實用新型還可以做如下改進。進一步，所述FPGA相干處理模塊包括零點漂移抑制單元，用於對發射樣本數位訊號和中頻回波數位訊號進行平均計算，並通過濾波平滑得到直流分量估值，並根據直流分量估值進行直流抑制；數字鑑相單元，用於對輸入的發射樣本數位訊號和中頻回波數位訊號直接採樣後通過數字混頻正交變換提取基帶信號，產生混頻輸出數位訊號；抽取濾波單元，用於對混頻輸出數位訊號進行低通濾波；數字鑑頻單元，用於通過對相鄰採樣數據的相位差分進行發射樣本數位訊號的頻率估算；直接數字式頻率合成單元，用於根據發射樣本數位訊號的頻率估算產生自適應頻率補償所需要的數字本振信號；數字混頻單元，用於對抽取濾波後的混頻輸出數位訊號和數字本振信號進行數字混頻；數字穩定單元，用於對發射樣本數位訊號進行採樣並存儲，並通過對中頻回波數位訊號連續採樣並和發射樣本數位訊號進行數字相關或卷積運算，使中頻回波數位訊號的幅度和相位校正，並輸出相參I數位訊號和相參Q數位訊號；時序單元，用於接收同步脈衝信號，通過控制信號和系統時鐘信號產生模數時鐘同步信號，同步信號和時鐘信號。採用上述進一步方案的有益效果是:通過採樣主波樣本信號，對中頻回波數位訊號進行逐點相位和幅度校正，實現接收相干處理，對輸入信號進行數字鑑頻和自適應頻率補償，實現寬頻帶工作，進一步減小定相誤差，提高系統穩定性。
圖1為本實用新型數字相干處理系統結構圖；圖2為本實用新型FPGA相干處理模塊結構圖；圖3為本實用新型FPGA相干處理模塊內時序單元圖；圖4為本實用新型實施例流程圖。附圖中，各標號所代表的部件列表如下:1、第一放大與電平轉換模塊，2、第二放大與電平轉換模塊，3、雙通道模數轉換器，
4、FPGA相干處理模塊，5、系統時鐘模塊，6、接口電平轉換模塊，7、雙通道數模轉換器，8、第一放大器，9、第二放大器，10、電源變換模塊，11、零點漂移抑制單元，12、數字鑑相單元，13、抽取濾波單元，14、數字鑑頻單元，15、直接數字式頻率合成單元，16、數字混頻單元，17、數字穩定單元，18、時序單元。
具體實施方式
[0031]
以下結合附圖對本實用新型的原理和特徵進行描述，所舉實例只用於解釋本實用新型，並非用於限定本實用新型的範圍。如圖1所示，為本實用新型數字相干處理系統結構圖，包括第一放大與電平轉換模塊I，用於接收定向輸入模擬信號，並對所述定向輸入模擬信號進行放大處理和電平轉換處理，並將處理後的定向輸入信號發送至雙通道模數轉換器；第二放大與電平轉換模塊2，用於接收中頻回波模擬信號，並對所述中頻回波模擬信號進行放大處理和電平轉換處理，並將處理後的中頻回波模擬信號發送至雙通道模數轉換器；雙通道模數轉換器3，用於接收並將所述定向輸入模擬信號轉換成發射樣本數位訊號，並發送至FPGA相干處理模塊4 ；還用於將所述中頻回波模擬信號轉換成中頻回波數位訊號，並發送至FPGA相干處理模塊4 ；FPGA相干處理模塊4，用於對接收的所述發射樣本數位訊號和中頻回波數位訊號進行數字相干處理，生成相參I數位訊號和相參Q數位訊號，並根據接口電平轉換模塊6發出的控制信號和同步脈衝信號以及系統時鐘信號將相參I數位訊號和相參Q數位訊號分別進行發射時間對齊調整，並將調整後的相參I數位訊號和相參Q數位訊號分別發送至雙通道數模轉換器7 ;還用於輸出模數轉換時鐘同步對雙通道模數轉換器進行時鐘同步；系統時鐘模塊5,用於向FPGA相干處理模塊4發送系統時鐘信號；接口電平轉換模塊6,用於向FPGA相干處理模塊4發送同步脈衝信號和控制信號；雙通道數模轉換器7，用於將所述相參I數位訊號和相參Q數位訊號分別轉換成相參I模擬信號和相參Q模擬信號，並將所述相參I模擬信號和相參Q模擬信號分別發送至第一放大器8和第二放大器9 ;第一放大器8,用於將所述相參I模擬信號進行放大並輸出；第二放大器9，用於將所述相參Q模擬信號進行放大並輸出；電源變換模塊10，用於為第一放大與電平轉換模塊1、第二放大與電平轉換模塊2、雙通道模數轉換器3、FPGA相干處理模塊4、接口電系統時鐘模塊5、平轉換模塊6、雙通道數模轉換器7、第一放大器8和第二放大器9提供各自所需的不同工作電壓。圖2為本實用新型FPGA相干處理模塊結構圖，包括零點漂移抑制單元11，用於對發射樣本數位訊號和中頻回波數位訊號進行平均計算，並通過濾波平滑得到直流分量估值，並根據直流分量估值進行直流抑制；數字鑑相單元12，用於對輸入的發射樣本數位訊號和中頻回波數位訊號直接採樣後通過數字混頻正交變換提取基帶信號，產生混頻輸出數位訊號；抽取濾波單元13，用於對混頻輸出數位訊號進行低通濾波；數字鑑頻單元14，用於通過對相鄰採樣數據的相位差分進行發射樣本數位訊號的頻率估算；直接數字式頻率合成單元15，用於根據發射樣本數位訊號的頻率估算產生自適應頻率補償所需要的數字本振信號；數字混頻單元16，用於對抽取濾波後的混頻輸出數位訊號和數字本振信號進行數字混頻；數字穩定單元17，用於對發射樣本數位訊號進行採樣並存儲，並通過對中頻回波數位訊號連續採樣並和發射樣本數位訊號進行數字相關或卷積運算，使中頻回波數位訊號的幅度和相位校正，並輸出相參I數位訊號和相參Q數位訊號；時序單元18，用於接收同步脈衝信號，通過控制信號和系統時鐘信號產生模數時鐘同步信號，同步信號和時鐘信號。圖3是本實用新型FPGA相干處理模塊內時序單元圖，輸入信號包括同步脈衝信號、系統時鐘信號、定相開關信號和撥碼開關信號，輸出信號包括時鐘信號、同步信號和模數轉換時鐘同步信號。所述控制信號包括撥碼開關信號和定相開關信號；所述直接數字式頻率合成單元15的頻率控制字通過數字鑑頻單元14所得。[0036]圖4是本實用新型實施例流程圖，包括以下步驟:步驟101，第一放大與電平轉換模塊I和第二放大與電平轉換模塊2分別接收定向輸入模擬信號和中頻回波模擬信號，並分別對所述定向輸入模擬信號和中頻回波模擬信號進行放大處理和電平轉換處理；步驟102，雙通道模數轉換器3將步驟101中處理後的定向輸入模擬信號和中頻回波模擬信號轉換成發射樣本數位訊號和中頻回波數位訊號；步驟103，零點漂移抑制單元11對步驟102中發射樣本數位訊號和中頻回波數位訊號進行平均計算，並通過濾波平滑得到直流分量估值，並根據直流分量估值進行直流抑制；步驟104，數字鑑相單元12對步驟103輸入的發射樣本數位訊號和中頻回波數位訊號直接採樣後通過數字混頻正交變換提取基帶信號，產生混頻輸出數位訊號；步驟105，抽取濾波單元13對步驟104中的混頻輸出數位訊號進行低通濾波；步驟106，數字鑑頻單元14根據步驟104中基帶信號，通過對相鄰採樣數據的相位差分進行發射樣本數位訊號的頻率估算；步驟107，直接數字式頻率合成單元15根據步驟106中發射樣本數位訊號的頻率估算產生自適應頻率補償所需要的數字本振信號；步驟108，數字混頻單元16對步驟105中抽取濾波後的混頻輸出數位訊號和步驟107中產生的數字本振信號進行數字混頻；步驟109，數字穩定單元17對發射樣本數位訊號進行採樣並存儲，並通過對中頻回波數位訊號連續採樣並和發射樣本數位訊號進行數字相關或卷積運算，使中頻回波數位訊號的幅度和相位校正，並輸出相參I數位訊號和相參Q數位訊號；步驟110，雙通道數模轉換模塊7將步驟109中的相參I數位訊號和相參Q數位訊號轉換成相參I模擬信號和相參Q模擬信號；步驟111，第一放大器8和第二放大器9分別將步驟110中的相參I模擬信號和相參Q模擬信號進行放大處理，並輸出至外部設備。上述步驟103中由於輸入電路中模擬元器件參數的離散性以及漂移和模數轉換本身的零點漂移，模數轉換輸出結果不可避免的存在直流分量，影響處理性能，因此，有必要進行自適應補償，即零點漂移抑制。零點飄移抑制單元11對發射樣本信號和中頻回波信號進行平均計算估算其直流分量，並通過濾波平滑得到比較準確的估值，再通過減法運算實現直流抑制。上述步驟104中數字鑑相實質上是對輸入的發射樣本信號和中頻回波信號直接採樣後通過數字混頻正交變換提取其基帶信息，由於兩個正交本振序列的形成和相乘都是數字運算的結果，只需要確保運算精度，其正交性是有保證的。混頻後通過抽取實現鏡相頻率抑制。上述步驟105中抽取濾波單元13完成混頻輸出信號的低通濾波以及提高信噪比，獲得採樣增益。抽取濾波採用橫向濾波器實現。為解決數字穩定單元17和自動頻率調整系統靜態誤差之間的矛盾，數字相干處理採用自適應頻率補償技術，主要包括數字鑑頻單元14、直接數字式頻率合成單元16和數字混頻單元16。[0052]步驟106中數字鑑頻單元14完成發射樣本數位訊號的頻率估算，其基本運算原理是通過對相鄰採樣數據的相位差分實現。具體電路包括相位提取電路和差分運算電路。步驟107中直接數字式頻率合成單元15產生自適應頻率補償所需要的本振信號。在數字相干處理器中全部採用數字運算，不需要模數轉換部分。只需要保證相位累加器的精度和波形存儲器的精度，直接數字式頻率合成單，15輸出信號的質量可得到保證；所述直接數字式頻率合成單元15的頻率控制字通過數字鑑頻單元14所得。數字混頻單元16實質上為一複數乘法器，其輸入為抽取濾波後的混頻輸出數位訊號數據和直接數字式頻率合成單元15輸出的數字本振信號。數字穩定單元17的基本工作過程是:對發射樣本信號進行採樣並存儲，接著對中頻回波信號連續採樣並和發射樣本信號進行相關或卷積運算，實現中頻回波信號的幅度和相位校正，消除發射信號初相、幅度不穩以及內部頻率不穩的影響。以上所述僅為本實用新型的較佳實施例，並不用以限制本實用新型，凡在本實用新型的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本實用新型的保護範圍之內。
權利要求1.一種雷達接收數字相干處理系統，其特徵是:包括第一放大與電平轉換模塊，用於接收定向輸入模擬信號，並對所述定向輸入模擬信號進行放大處理和電平轉換處理，並將處理後的定向輸入信號發送至雙通道模數轉換器； 第二放大與電平轉換模塊，用於接收中頻回波模擬信號，並對所述中頻回波模擬信號進行放大處理和電平轉換處理，並將處理後的中頻回波模擬信號發送至雙通道模數轉換器； 雙通道模數轉換器，用於接收並將所述定向輸入模擬信號轉換成發射樣本數位訊號，並發送至FPGA相干處理模塊；還用於將所述中頻回波模擬信號轉換成中頻回波數位訊號，並發送至FPGA相干處理模塊； FPGA相干處理模塊，用於對接收的所述發射樣本數位訊號和中頻回波數位訊號進行數字相干處理，生成相參I數位訊號和相參Q數位訊號，並根據接口電平轉換模塊發出的控制信號和同步脈衝信號以及系統時鐘信號將相參I數位訊號和相參Q數位訊號分別進行發射時間對齊調整，並將調整後的相參I數位訊號和相參Q數位訊號分別發送至雙通道數模轉換器；還用於輸出模數轉換時鐘同步對雙通道模數轉換器進行時鐘同步； 系統時鐘模塊，用於向FPGA相干處理模塊發送系統時鐘信號； 接口電平轉換模塊，用於向FPGA相干處理模塊發送同步脈衝信號和控制信號； 雙通道數模轉換器，用於將所述相參I數位訊號和相參Q數位訊號分別轉換成相參I模擬信號和相參Q模擬信號，並將所述相參I模擬信號和相參Q模擬信號分別發送至第一放大器和第二放大器； 第一放大器，用於將所述相參I模擬信號進行放大並輸出； 第二放大器，用於將所述相參Q模擬信號進行放大並輸出； 電源變換模塊，用於為第一放大與電平轉換模塊、第二放大與電平轉換模塊、雙通道模數轉換器、FPGA相干處理模塊、接口電平轉換模塊、雙通道數模轉換器、第一放大器和第二放大器提供各自所需的不同工作電壓。
2.根據權利要求1所述的一種雷達接收數字相干處理系統，其特徵是:所述FPGA相干處理模塊包括零點漂移抑制單元，用於對發射樣本數位訊號和中頻回波數位訊號進行平均計算，並通過濾波平滑得到直流分量估值，並根據直流分量估值進行直流抑制； 數字鑑相單元，用於對輸入的發射樣本數位訊號和中頻回波數位訊號直接採樣後通過數字混頻正交變換提取基帶信號，產生混頻輸出數位訊號； 抽取濾波單元，用於對混頻輸出數位訊號進行低通濾波； 數字鑑頻單元，用於通過對相鄰採樣數據的相位差分進行發射樣本數位訊號的頻率估算； 直接數字式頻率合成單元，用於根據發射樣本數位訊號的頻率估算產生自適應頻率補償所需要的數字本振信號； 數字混頻單元，用於對抽取濾波後的混頻輸出數位訊號和數字本振信號進行數字混頻； 數字穩定單元，用於對發射樣本數位訊號進行採樣並存儲，並通過對中頻回波數位訊號連續採樣並和發射樣本數位訊號進行數字相關或卷積運算，使中頻回波數位訊號的幅度和相位校正，並輸出相參I數位訊號和相參Q數位訊號；時序單元，用於接收同步脈衝信號，通過控制信號和系統時鐘信號產生模數時鐘同步信號，同步信號和時鐘信號。
3.根據權利要求2所述的一種雷達接收數字相干處理系統，其特徵是:所述直接數字式頻率合成單元的頻率控制字通過數字鑑頻單元所得。
4.根據權利要求1或2所述的一種雷達接收數字相干處理系統，其特徵是:所述控制信號包括撥碼開 關信號和定相開關信號。
專利摘要本實用新型涉及雷達接收領域,具體涉及一種雷達接收數字相干處理系統。包括用於接收並放大轉換的第一放大與電平轉換模塊和第二放大與電平轉換模塊，用於模數轉換的雙通道模數轉換器，用於相干處理的FPGA相干處理模塊，系統時鐘，接口電平轉換模塊，用於數模轉換雙通道數模轉換器，用於對輸出信號進行放大的第一放大器和第二放大器，用於為系統供電的電源變換模塊。在FPGA相干處理模塊中利用數位訊號處理技術，採取中頻直接數位化，通過發射主波樣本信號與中頻回波數位訊號進行卷積運算，消除發射信號初相、頻率不穩、幅度不穩的影響，實現數字穩頻穩相、自適應頻率補償、接收相干處理，能增加系統的穩定性和可靠性，並提高整機系統的雜波抑制能力。
文檔編號G01S7/36GK203084187SQ20132003625
公開日2013年7月24日 申請日期2013年1月23日 優先權日2013年1月23日
發明者徐洪春, 王遞進 申請人:武漢華博通訊有限公司