差動放大器以及用於控制差動放大器的基底偏壓的方法
2023-05-17 16:35:41 2
專利名稱：差動放大器以及用於控制差動放大器的基底偏壓的方法
技術領域：
本發明涉及一種差動放大器，特別是涉及一種適用於低壓操作的差動放大器電路以及一種能夠調節輸入電平的增加範圍的差動放大器以及用於控制差動放大器的基底偏壓的方法。
背景技術：
差動放大器用於放大，並且產生一作為兩個差動或互補的輸入信號之間差值的函數的輸出信號，從而當本身可拒絕差動輸入線上一般的噪聲，而能夠檢測相對弱的信號電平。在這點上，傳統的集成電路差動放大器設計包括提供具有電流鏡(current mirror)負載的輸入電晶體的差動對，該輸入電晶體的差動對耦接到電流源以便提供一個單一輸出信號回應。然而，當電晶體尺寸和電源電平趨向減少時，就不能獲得所述傳統電路設計的理想的操作特性，並且電路的功能性對電晶體參數、溫度以及工作電壓日益依賴性以致於達到非常重要的程度。
由此可見，上述現有的差動放大器仍存在有諸多的缺陷，而亟待加以進一步改進。為了解決差動放大器存在的問題，相關廠商莫不費盡心思來謀求解決之道，但長久以來一直未見適用的設計被發展完成，而一般產品又沒有適切的結構能夠解決上述問題，此顯然是相關業者急欲解決的問題。
有鑑於上述現有的差動放大器存在的缺陷，本發明人基於從事此類產品設計製造多年豐富的實務經驗及專業知識，積極加以研究創新，以期創設一種新型的低壓差動放大器電路以及能夠調節輸入電平增加範圍的偏壓控制技術，能夠改進一般現有的差動放大器，使其更具有實用性。經過不斷的研究、設計，並經反覆試作樣品及改進後，終於創設出確具實用價值的本發明。
發明內容
本發明的目的在於，克服現有的差動放大器存在的缺陷，而提供一種新的差動放大器，所要解決的技術問題是使其能獲得電路設計的理想的操作特性，從而更加適於實用，且具有產業上的利用價值。
本發明的另一目的在於，提供一種用於控制差動放大器的基底偏壓的方法，所要解決的技術問題是使其能使差動放大器獲得電路設計的理想的操作特性，從而更加適於實用。
本發明的再一目的在於，提供一種基底偏壓產生電路，所要解決的技術問題是使其包括上述的差動放大器，其能夠獲得電路設計的理想的操作特性，從而更加適於實用。
本發明的目的及解決其技術問題是採用以下技術方案來實現的。依據本發明提出的一種差動放大器，在其輸出上提供回應於施加於此的差動輸入信號的基本對稱的電壓傳輸，該放大器包括電流鏡，耦接到電源電壓源；差動對，用於接收耦接於所述電流鏡的所述差動輸入信號並且定義其之間的輸出；電流源，用於將所述差動對耦接到參考電壓源；電流路徑，耦接於所述電流鏡的公共控制節點與所述參考電壓源之間；以及偏壓信號產生器，具有一個選擇性地將偏壓信號耦接到所述差動對的輸出。
本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。
前述的差動放大器，其中所述的偏壓產生器進一步包括一個用於選擇性地將偏壓信號耦接到所述電流路徑的輸出。
前述的差動放大器，其中所述的偏壓產生器進一步包括一個電源節約電路。
前述的差動放大器，其中所述的偏壓產生器回應於採樣間隔以便提供偏壓信號。
前述的差動放大器，其中所述的採樣間隔小於自更新模式的時間間隔。
本發明的目的及解決其技術問題還採用以下的技術方案來實現。依據本發明提出的一種差動放大器，其包括電流鏡，包括具有第一、第二和控制端的第一和第二電晶體，所述電流鏡耦接到電源電壓源；差動對，包括具有第一、第二、控制以及基底端的第三和第四電晶體；所述差動對耦接到所述電流鏡；電流源，包括具有第一、第二以及控制端的第五電晶體，所述電流源耦接到所述差動對和參考電壓源；電流路徑，耦接於所述電流鏡的公共控制端與所述參考電壓源之間；以及控制電路，耦接到所述第三和第四電晶體的所述基底端以便選擇性控制它們的閾值電壓。
本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。
前述的差動放大器，其中所述的控制電路進一步包括一個耦接於所述電流路徑的輸出。
前述的差動放大器，其中所述的控制電路進一步包括一個電源節約電路。
前述的差動放大器，其中所述的控制電路回應於採樣間隔以便提供偏壓信號。
前述的差動放大器，其中所述的採樣間隔小於自更新模式的時間間隔。
本發明的目的及解決其技術問題還採用以下的技術方案來實現。依據本發明提出的一種用於控制差動放大器的基底偏壓的方法，其包括感測所述差動放大器的所述輸出上的信號電平；以及基於所述被感測的信號電平，來選擇性控制所述差動對的基底偏壓。
本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。
前述的用於控制差動放大器的基底偏壓的方法，其進一步包括將一個附加的偏壓電流路徑提供給所述第一和第二差動對以便使得上拉電流增加而基本上不增加相應的下拉電流。
前述的用於控制差動放大器的基底偏壓的方法，其進一步包括選擇性控制所述附加的偏壓電流路徑的基底偏壓。
前述的用於控制差動放大器的基底偏壓的方法，其進一步包括在第一操作模式期間，將控制電路提供給基底偏壓控制，並且在第二操作模式中，關閉所述控制電路。
前述的用於控制差動放大器的基底偏壓的方法，其中所述的控制電路回應於採樣間隔以便提供偏壓信號。
前述的用於控制差動放大器的基底偏壓的方法，其中所述的採樣間隔小於自更新模式的時間間隔。
本發明的目的及解決其技術問題還採用以下的技術方案來實現。依據本發明提出的一種差動放大器，其包括電流鏡，包括具有第一、第二和控制端的第一和第二電晶體，所述電流鏡耦接到電源電壓源；差動對，包括具有第一、第二、控制以及基底端的第三和第四電晶體；所述差動對耦接到所述電流鏡；電流源，包括具有第一、第二以及控制端的第五電晶體，所述電流源耦接到所述差動對和參考電壓源；以及控制電路，耦接到所述第三和第四電晶體的所述基底端，以便選擇性控制它們的閾值電壓。
本發明的目的及解決其技術問題還採用以下的技術方案來實現。依據本發明提出的一種基底偏壓產生電路，其包括差動放大器；以及耦接到所述差動放大器的切換電路，具有一個用於接收時間信號的輸入和一個用於提供開關基底偏壓信號的輸出。
本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。
前述的基底偏壓產生器電路，其進一步包括一個電源節約電路。
前述的基底偏壓產生器電路，其中所述的時間信號小於自更新模式的時間間隔。
本發明與現有技術相比具有明顯的優點和有益效果。由以上技術方案可知，為了達到前述發明目的，本發明的主要技術內容如下本發明提出一種低壓差動放大器電路以及能夠調節輸入電平增加範圍的偏壓控制技術，根據本發明，公開一種低壓差動放大器電路以及一種能夠調節輸入信號的增加範圍的偏壓控制技術。
在其中的一個特殊實施例中，所公開的發明是一種差動放大器，該差動放大器在其輸出端提供基本對稱的電壓轉換以回應於提供於此的差動輸入信號。所述放大器包括一耦接到電源電壓源的電流鏡；一差動對，用於接收耦接到電流鏡的輸入信號並且限定其間的輸出；一電流源，用於將差動對耦接到參考電壓源；以及一電路路徑，耦接於電流鏡和參考電壓源之間。
在其另一實施例中，所公開的發明提供一種差動放大器，該差動放大器包括一電流鏡，該電流鏡包括具有第一、第二以及控制端的第一和第二電晶體，其中電流鏡耦接到電源電壓源；一差動對，該差動對包括具有第一、第二、控制以及基底端的第三和第四電晶體，所述差動對耦接到電流鏡；一電流源，包括具有第一、第二以及控制端的第五電晶體，所述電流源耦接到差動對和參考電源電壓源；以及一個控制電路，其耦接到第三和第四電晶體的基底端以用於控制它們的閾值電壓。
特別是，在此公開一種特別適合於低壓操作的差動放大器，該放大器使用基底偏壓來控制N溝道差動輸入電晶體的閾值電壓以便允許更寬範圍的輸入電平。更進一步，在此公開一種其中引入附加偏流(bias current)而特別適合於低壓操作的差動放大器，該差動放大器使得輸出上拉(pull-up)電流增加而不增加下拉(pull-down)電流。
在其又一實施例中，所公開的發明提供一種用於產生和控制差動放大器的基底偏壓的方法，所述差動放大器包括一個與其基底偏壓被控制的差動放大器相同的差動放大器。將所述相同的放大器的一個輸入設置為固定的偏壓並且另一輸入連接到其基底偏壓被控制的差動放大器的輸入之一。所述相同的差動放大器的輸出與第二固定的偏壓進行比較，以及根據該比較來產生控制信號，所述控制信號依次控制所有差動放大器的基底偏壓。
藉由上述技術方案，本發明至少具有下列優點本發明提供的差動放大器以及用於控制差動放大器的基底偏壓的方法，其能夠在當電晶體尺寸和電源電平趨向減少時，獲得所述傳統電路設計的理想的操作特性，從而更加適於實用，且具有產業上的利用價值。
綜上所述，本發明差動放大器以及用於控制差動放大器的基底偏壓的方法，具有上述諸多的優點及實用價值，並在同類產品中未見有類似的結構設計公開發表或使用而確屬創新，其不論在結構上或功能上皆有較大的改進，在技術上有較大的進步，並產生了好用及實用的效果，且較現有的差動放大器電路具有增進的多項功效，從而更加適於實用，而具有產業的廣泛利用價值，誠為一新穎、進步、實用的新設計。
上述說明僅是本發明技術方案的概述，為了能夠更清楚了解本發明的技術手段，並可依照說明書的內容予以實施，以下以本發明的較佳實施例並配合附圖詳細說明如後。
圖1是傳統MOS差動放大器的示意圖。
圖2是作為漏極到源極電壓(Vds)幅度的函數且用於具有1.0μ溝長和2.8μ寬的N溝道電晶體以及用於具有1.0μ溝長和6.0μ寬的P溝道電晶體的漏極電流的圖形說明，並且在上述兩種情況中，該漏極電流具有等於1.6伏特的柵極到源極電壓(Vgs)幅度。
圖3是圖1中所說明的電晶體的漏極電流的特徵曲線，對於N和P設備來說，所述電晶體分別具有最小的溝道長度0.20μ和0.21μ。
圖4說明了先前圖形中兩個最小溝道長度電晶體的漏極電流，該漏極電流作為具有VDS＝1.6伏特的VGS的幅度的函數。
圖5是通常具有1.6伏特的電源、INB固定在0.8伏特、IN轉變高於0.25伏特而低於0.8伏特，以及具有0伏特的電晶體106和112的基底偏壓(NBIAS)的圖1所示電路的仿真。
圖6說明了除將電晶體106和112的基底偏壓(NBIAS)設置為0.5伏特之外，在與先前圖形中所說明的那些相同條件之下的圖1的電路的性能。
圖7是根據本發明的電路的示意性說明，該電路產生並且控制差動放大器的基底偏壓(NBIAS)，所述差動放大器等效於圖1中所示出的所有有關的放大器。
圖8是本發明的另一代表性差動放大器電路的進一步示意性說明，在該放大器電路中，增加上拉電流而不增加下拉電路以便通過從節點MIRROR到地的附加的電流路徑而獲得對稱的轉換，所述附加的電流路徑不流經電晶體808。
圖9是在與關於圖6所示仿真的所述相同條件下，先前圖形中所示的電路的回應的曲線。
圖10是根據本發明的電路的示意性說明，諸如圖1所示那樣，該電路選擇性產生並且控制差動放大器中的一些電晶體的基底偏壓(NBIAS)，該電路進一步包括電源節約電路。
圖11是與圖10電路的某些信號相關聯的時序圖。
具體實施例方式
以下結合附圖及實施例，對依據本發明提出的低壓差動放大器電路以及能夠調節輸入電平增加範圍的偏壓控制技術其具體實施方式
、結構、特徵及其功效，詳細說明如後。
請參閱圖1所示，是傳統MOS差動放大器100的示意圖。傳統MOS差動放大器100包括以下相干部分電流鏡和差動對電路102，包括串聯連接的P溝道電晶體104和N溝道電晶體106，與之相併聯的是串聯連接的P溝道電晶體110和N溝道電晶體112。電晶體104和110的源極端連接到電源電壓源(VCC)，同時電晶體106和112的源極端(節點TAIL)經由電流源N溝道電晶體108而耦接到電路接地的參考電壓電平，所述電晶體108的柵極端連接到VCC。
電晶體104和110的柵極端一起耦接到如圖所示那樣具有寄生電容的電晶體110的漏極端(節點MIRROR)。所以電晶體104和100形成公知的電流鏡電路配置。電晶體106的柵極端連接到輸入線114(IN)，同時電晶體112的柵極端連接到互補輸入線116(INB)。電晶體106和112的後柵極或基底接點一起耦接到第三輸入線118(NBIAS)。在電晶體104和106公共連接的漏極端的節點120(節點OUTbi)處獲得傳統MOS差動放大器100的輸出，以輸入到反相器122並且隨後在線124上輸出(OUT)。節點120如圖所示那樣具有寄生電容。
在所述的傳統MOS差動放大器100中，期望具有工作在飽和區域的電晶體108以便使得流經放大器100的電流相對地獨立於電晶體108的漏極到源極電壓(VDS)以及IN線114和INB線116上的電壓的絕對電平。然後通過電晶體108的柵極到源極電壓(VGS)以及IN線114和INB線116上電壓之間的差值來確定在節點120上(OUTbi)和在電晶體110漏極的MIRROR上的輸出電壓，並且所述輸出電壓獨立於這些電壓的絕對電平(共模電平)。包含反相器122以便將線124上的輸出銳化並且該反相器引起電源電平VCC與接地電平之間的一個最大振蕩。
請參閱圖2所示，用於具有1.0μ溝長和2.8μ寬的N溝道電晶體以及用於具有1.0μ溝長和6.0μ寬的P溝道電晶體的漏極電流的圖形說明，並且所述漏極電流作為在上述兩種情況中用於VGS＝1.6伏特幅度的Vds幅度的函數。如能夠確定的那樣，兩個電晶體都展示出在大約0.6伏特VDS之上的相當平坦的飽和特性。
現在再參閱圖3所示，示出另一圖形說明，其描述了用於圖1所述的電晶體的漏極電流特性，但是對於N型和P型設備來說，上述電晶體分別具有0.2μ和0.21μ的最小溝道長度。很明顯，這兩個VDS必須大於大約0.6伏特以致於接近處於飽和並且獨立於VDS。然而，當溝道長度接近這些最小值時，電晶體實際上從不飽和。
現在再參閱圖4，進一步的圖形說明示出了先前圖形中兩個最小溝道長度電晶體的漏極電流，該漏極電流作為具有VDS＝1.6伏特幅度的VGS的幅度的函數。N溝道設備需要至少1.0伏特以便具有100μA的漏極電流並且P溝道設備需要1.25伏特的VCS以便具有100μA的電流。給出這些特徵，用於放大器100的電源電壓必須與用於電晶體108的2.0伏特相似以便勉強運行於飽和區域，並且具有足夠的差動電壓以便實際上將所有的電流引入到具有高輸入電平的一側信號的IN或INB的最小高值必須是至少1.6伏特。
根據現在的MOS技術，電源電壓VCC能夠是1.6伏特或更低。另外，在一些將可比差動放大器100用作輸入緩衝器的產品中，僅線114上的IN信號路徑切換，同時線116上的INB信號保持在一個固定的參考電壓上，所述固定的參考電壓能夠如0.8伏特一樣的低。
很明顯，對於放大器100的理想的操作無需任何要求就能夠符合這些條件，並且放大器100的性能對電晶體參數、溫度、以及操作電壓的變化敏感以致於到達非常重要的程度。當線114上的IN信號下降到0.8伏特時，對INB線116上僅施加0.8伏特，節點TAIL必須基本上接地以便獲得任一電流流經電晶體112，並且將存在跨接在電晶體108上的非常小的VDS。
所以，通過電晶體108的電流將非常依賴於電晶體本身的VDS。另外，節點MIRROR將不得不大於0.8伏特而小於電源VCC以獲得任一電流流經電晶體110，其中任一電流將通過電晶體104而被鏡像。所以，所有的電流流經放大器100的右側時，電晶體112將具有0.7的VDS。因為所有的電晶體以非常小的VDS和VGS來運行，所以如先前所述那樣，溝道長度必須基本上處於最小允許長度，以便具有適當的溝道寬度。
現在再參閱圖5，利用1.6伏特的電源VCC、固定在0.8伏特的線116上的INB信號、在大於0.25伏特小於0.8伏特之間轉換的線116上的線114的IN信號，以及利用如通常那樣的處於0.0伏特的電晶體106和112的基底偏壓，來說明圖1所示放大器100電路的仿真操作。很明顯，差動放大器100的輸出OUTbi變形並且不對稱。主要問題會出現是因為利用0.8伏特的信號INB，所以即使節點TAIL基本上接地也存在通過電晶體112的非常小的電流。接著，這樣導致流經電晶體110的非常小的電流通過電晶體104而被鏡像進而將節點OUTbi拉高。全部結果在於線124上的信號OUT具有一個非常失真的工作周期(duty cycle)。問題的根本原因在於電晶體112的閾值電壓過高。一種降低閾值的方法是稍微將電晶體112的基底往接地正向偏壓。
現在再參閱圖6，除將電晶體106和112的基底偏壓(NBIAS)設置為0.5伏特之外(儘管0.5伏特作為電晶體112的閾值電壓過高，電晶體106具有本身偏壓的基底以便維持對稱)，在與先前圖形曲線所述的那些先前條件相同的條件下而示出了放大器100電路的性能。如所能夠確定的那樣，結果能夠充分地提高放大器100電路的性能，但是具有55.6％工作周期的輸出仍舊不對稱。
當P溝道電晶體104、110「慢」(高閾值電壓，低飽和電流)並且N溝道電晶體106、112「快」(低閾值電壓，高飽和電流)以及輸入IN和INB的共模電平高時，具有NBIAS上正偏壓的閾值電壓減少的很慢並且放大器100的性能受到不利的影響。在這些條件下，當信號IN高時，節點OUTbi被下拉的太低。在以上電晶體和偏壓條件下，需要將NBIAS的電平設置為0V。所以需要一種手段以便回應於電晶體特徵、電壓以溫度變換從而控制基底偏壓(NBIAS)。
請再參閱圖7所示，是一產生並且控制NBIAS電平的電路700。該電路700包括以下相干部分第一差動放大器702，與有關所有其基底偏壓被控制的差動放大器相同，其在該實施例中是圖1所示的差動放大器。連接到節點「DRIVE」的差動放大器702的輸入等效於圖1中被連接到輸入「IN」的放大器的輸入。將節點DRIVE設置為通過由電阻R1和R2組成的電阻分壓器所確定的參考電壓。將該參考電平設定得稍微低於差動放大器702的第二輸入上的參考電平「INB」，其連接與其基底偏壓被控制的差動放大器的第二輸入端相同的信號，即圖1情況中的「INB」。在所示的電晶體704和706的公共連接漏極端720(OUTbi)上獲得差動放大器700的輸出。由於晶體感特徵、電源電壓、溫度以及「INB」電平的變換，所以放大器700的輸出電平也將變化。在圖1的情況中，由於相同的電晶體、電源電壓以及溫度變化，通過適當地選擇電阻R1和R2，能夠進行差動放大器700的輸出改變以便反映其基底偏壓被控制的差動放大器的輸出變化。
電路700進一步包括一個第二電流鏡和差動放大器724，包括串聯連接的P溝道電晶體726和N溝道電晶體728，以及與之並聯的串聯連接的P溝道電晶體732和N溝道電晶體734。電晶體726和732的源極端連接到VCC，同時電晶體728和734的源極端通過電流源N溝道電晶體730而耦接到電路接地的參考電壓電平，所述電源N溝道電晶體730的柵極端接VCC。
將電晶體726和732的柵極端一起耦接到電晶體732的漏極端以便形成電流鏡。電晶體728的柵極端連接到OUTbi節點720，同時將電晶體734的柵極連接到串聯連接的電阻R4和R5的中間(節點TRIP)，其中串聯連接的電阻R4和R5包括連接在VCC和接地端之間的分壓器736。
在電晶體726和728之間提供節點738(OFFi)以作為一對串聯連接的反相器740，742的輸入，該一對反相器用於將(OFF)輸入到附加的反相器744和N溝道電晶體748的柵極端。電晶體706和712的基底接點連接到節點718，同時也耦接到串聯連接的電阻752(R0)和N溝道電晶體754之間的節點(NBIASI)，如所示那樣，電阻752(R0)和N溝道電晶體754耦接於VCC和接地端之間。與P溝道電晶體756的柵極端一樣，電晶體754的柵極端也耦接到節點718，其中P溝道電晶體756的源極和漏極端一起耦接到VCC。電晶體756在節點NBIASI上起到濾波器電容器的作用。同樣將節點718上的NBIASI信號提供到N溝道電晶體746的一端以便在線750上提供NBIAS信號。反相器744的輸出被提供到電晶體746的柵極端，同時電晶體748耦接到接地的線上以便回應於施加於電晶體748的柵極端的OFF信號。
通過第二差動放大器724來監控節點OUTbi720並且將節點OUTbi720與節點TRIP上的參考電壓進行比較。如果節點OUTbi720完全降到TRIP電平之下，那麼第二差動放大器切換並且導致線750上的NBIAS信號變為地電平(go to ground)，否則線718上的電壓(NBIASI)通過電晶體746而直到線750(NBIAS)，其中通過跨接在電晶體754上的電壓降來設置線718上的電壓。
如先前所示關於圖1所示的傳統MOS差動放大器100，其具有工作在飽和區域的電晶體108和具有足夠的差動輸入信號，當線114上的IN信號相對於線116上的INB信號為「高」時，通過電晶體106的用於節點120OUTbi的下拉電流，由於其VGS是固定的，其是通過流經電晶體108上的電流來確定的。該電流也不依賴於信號IN的絕對電平。當IN相對於INB為「低」時，通過電晶體104的用於節點120OUTbi的上拉電流，等於流經電流鏡電晶體110的電流，流經電流鏡電晶體110的電流再一次等於流經電晶體108的電流。該電流也不依賴於線116上信號INB的絕對電平。所以，因為對於兩個電晶體來說，用於反相器122輸入端的負載電容的充電電流是相同的，所以節點120OUTbi上的上升和下降邊緣轉換基本上相同。
如先前所述那樣，不能夠獲得理想的特徵並且通過電晶體106和112的電流也不再完全被電晶體108的VGS所控制，但同樣依賴於IN線114和INB線116上的電壓的絕對電平。由於信號IN在INB的固定參考電平上上下變動，所以IN的「高」值高於INB的「高」值。所以當IN「高」時而通過電晶體106的下拉電流比當IN「低」時而通過電晶體112的電流要大，導致更小的上拉電流通過電晶體104。進一步，通過電晶體104的上拉電流不等於通過電流鏡電晶體110的電流，原因是兩個電晶體的不同的漏極到源極電壓。這些不同於理想的分歧的最終結果在於節點120OUTbi上的下拉電流大於上拉電流並且如根據圖6所能夠確定的那樣，下降和上升邊緣電壓轉換不對稱。
為了獲得對稱的轉換，必須增加上拉電流而不增加下拉電流。根據該發明，通過從節點MIRROR到接地端添加一個附加的電流路徑來實現上述目的，該電流路徑不流經晶體感108(圖1)。
請再參閱圖8，示出一根據本發明的差動放大器電路800，其中增加上拉電流而不增加下拉電流，以便通過附加一個從節點MIRROR到接地端而不流經電晶體808(相應於圖1的電晶體108)的電流路徑而獲得對稱轉換。
差動放大器電路800包括以下相干部分一個電流鏡和差動放大器802，包括串聯連接的P溝道電晶體804和N溝道電晶體806，與上述兩個電晶體相併聯的是串聯連接的P溝道電晶體810和N溝道電晶體812。電晶體804和810的源極端連接到VCC，同時電晶體806和812的源極端經由電流源N溝道電晶體808而耦接到電路的接地端，所述電流源N溝道電晶體808的柵極耦接到VCC。電晶體804和810包括一個電流鏡，同時電晶體806和812包括一個差動對。電晶體808包括一個電流源。
將電晶體804和810的柵極端一起耦接到電晶體810的漏極端(節點MIRROR)，該電晶體810具有如所指示的寄生電容。電晶體806的柵極端連接到輸入線814(IN)，同時電晶體812的柵極端連接到一個互補輸入線816(INB)。將電晶體806和812的後柵極或基底接點一起耦接到第三輸入線818(NBIAS)。在電晶體804和806公共連接的漏極端的節點820(節點OUTbi)處獲得差動放大器電路800的輸出，以用於反相器822的輸入和隨後線824上的輸出(OUT)。節點820也展示出如所指示的寄生電容。
差動放大器電路800進一步包括如先前所述那樣的一個附加的電流路徑，該附加的電流路徑包括耦接在電晶體810的基底接點和接地端之間的串聯連接的N溝道電晶體826和828，電晶體826的基底接點耦接到線818並且其柵極端耦接到線816。如所示那樣，電晶體828的柵極端耦接到VCC。
通過提供這個附加的電流路徑，當附加的電流流經電晶體810時，電晶體810的VGS增加，接著，電晶體804的VGS增加並且因此上拉電流將增加而不影響通過電晶體806的下拉電流。能夠調節電晶體826和828的尺寸以致於通過電晶體804的上拉電流足夠提供對稱的電壓轉換。
請參閱圖9所示，在有關先前所示的曲線而所述的以及有關圖6所述的相同的條件下來說明先前圖形中所示的差動放大器電路800的回應。現在節點820上的正向和負向轉換幾乎對稱並且工作周期非常接近50％。圖8所示的差動放大器電路800可優選地代替圖7所示的第一差動放大器702以便使得NBIAS控制電路能夠更加精確地追蹤差動放大器電路800的性能。
先前所述圖7的基底偏壓電路持續地接通以便維持基底偏壓電壓。在DRAM中，待機電流(standby current)非常關鍵並且當在移動操作中使用DRAMs時，該待機電流變得更加的關鍵。為此原因，希望得到一種用於減少NBIAS產生和控制電路上的待機電流的裝置。DRAMS包括一個用於控制時間間隔的內部時序電路，在所述時間間隔上，當處於所謂的「自更新模式」時，自動更新DRAM中存儲的信息。本發明的一個實施例使用該相同的內部時序電路和時間間隔以便將圖7所示的差動放大器接通短暫的一段時間，並且在該時間期間對節點「OFF」上的電壓電平採樣以便周期地將NBIAS設置為如先前所述的合適的電平。在採樣周期之間斷開流經差動放大器的電流。採樣間隔的周期一般來說是10納秒，同時DRAM的內部定時器的周期一般是5微秒。所以，由NBIAS產生和控制電路所下拉的平均電流減少2000級。
請參閱圖10所示，是實施上述電源節約特性的電路900。輸入信號REGPLSB是一個能夠周期地產生以便更新DRAM的有效低脈衝。REGPLSB的脈衝寬度比接通差動放大器、採樣節點「OFF」上的電平以及設置NBIAS所要求的脈衝寬度要寬。在節點「ENABLE」上產生一個較短的脈衝，該脈衝具有通過反相器I9-I13的延遲來設置的寬度。當信號「PASS」高時，通過傳輸閘M24/M12來採樣節點「OFF」的電壓電平，並且基於「OFF」的電平，將鎖存器I3/I5設置為合適的狀態以便既能設置NBIAS等於NBIASI上的電壓或能夠接地。
在關閉傳輸閘之前，給予差動放大器足夠的時間以便調整並且使得「OFF」節點達到其合適的電平是重要的。如果過早採樣「OFF」，那麼節點將始終是高的以及電晶體M8接通並且將NBIAS放電為地電位。如果被給予足夠的時間以便進行調整的「OFF」的校正電平是低，那麼對於NBIAS來說將要花費很長時間來達到其合適電平，因為節點NBIASI上R0和M9組合的阻抗很高。反相器鏈I6-I21上的延時對「OFF」的採樣進行足夠長時間的延遲以便確保節點達到其穩定的狀態值。
電阻R1的額定值是60k歐姆，電阻R2的額定值是40k歐姆，電阻R3的額定值是25k歐姆，電阻R4的額定值是100k歐姆，以及電阻R0的額定值是500k歐姆。當然，如期望一特殊應用那樣，能夠改變這些值。
請參閱圖11所示，圖11的時序圖示出了與圖10的基底偏壓產生器電路900相關聯的REGPLSB、ENABLE以及PASS信號的相對時序。
雖然結合具體的部件、電路以及偏壓技術而描述了以上本發明的原理，但是應該清楚地理解，僅作為實例而非對發明範圍的限制來進行以上的描述。特別是，應該意識到上述公開內容的教導將向相關技術的這些技術人員建議其他的修改。所述修改可以包括其他的特徵，這些其他的特徵可以是本事已知的和可用於代替或除在此已經描述的特徵之外的特徵。儘管在特徵的特殊組合的該申請中闡明了權利要求，但是應當理解在此公開內容的範圍也包括以明顯方式或隱含方式或任一一般化或其修改形式所公開的任一新穎的特徵或一些新穎特徵的組合，其對本領域技術人員來說是顯而易見的，公開內容的範圍是否涉及與目前在任一權利要求中要求的相同的發明並且是否緩和了一些或所有與該發明面臨的相同的技術問題。因此申請人在進行該申請或進行從該申請中獲得任一進一步的申請期間，保留對所述特徵和/或所述特徵的組合闡明新權利要求的權利。
權利要求
1.一種差動放大器，在其輸出上提供回應於施加於此的差動輸入信號的基本對稱的電壓傳輸，其特徵在於該放大器包括電流鏡，耦接到電源電壓源；差動對，用於接收耦接於所述電流鏡的所述差動輸入信號並且定義其之間的輸出；電流源，用於將所述差動對耦接到參考電壓源；電流路徑，耦接於所述電流鏡的公共控制節點與所述參考電壓源之間；以及偏壓信號產生器，具有一個選擇性地將偏壓信號耦接到所述差動對的輸出。
2.根據權利要求1所述的差動放大器，其特徵在於其中所述的偏壓產生器進一步包括一個用於選擇性地將偏壓信號耦接到所述電流路徑的輸出。
3.根據權利要求1所述的差動放大器，其特徵在於其中所述的偏壓產生器進一步包括一個電源節約電路。
4.根據權利要求1所述的差動放大器，其特徵在於其中所述的偏壓產生器回應於採樣間隔以便提供偏壓信號。
5.根據權利要求4所述的差動放大器，其特徵在於其中所述的採樣間隔小於自更新模式的時間間隔。
6.一種差動放大器，其特徵在於其包括電流鏡，包括具有第一、第二和控制端的第一和第二電晶體，所述電流鏡耦接到電源電壓源；差動對，包括具有第一、第二、控制以及基底端的第三和第四電晶體；所述差動對耦接到所述電流鏡；電流源，包括具有第一、第二以及控制端的第五電晶體，所述電流源耦接到所述差動對和參考電壓源；電流路徑，耦接於所述電流鏡的公共控制端與所述參考電壓源之間；以及控制電路，耦接到所述第三和第四電晶體的所述基底端以便選擇性控制它們的閾值電壓。
7.根據權利要求6所述的差動放大器，其特徵在於其中所述的控制電路進一步包括一個耦接於所述電流路徑的輸出。
8.根據權利要求6所述的差動放大器，其特徵在於其中所述的控制電路進一步包括一個電源節約電路。
9.根據權利要求6所述的差動放大器，其特徵在於其中所述的控制電路回應於採樣間隔以便提供偏壓信號。
10.根據權利要求9所述的差動放大器，其特徵在於其中所述的採樣間隔小於自更新模式的時間間隔。
11.一種用於控制差動放大器的基底偏壓的方法，其特徵在於其包括感測所述差動放大器的所述輸出上的信號電平；以及基於所述被感測的信號電平，來選擇性控制所述差動對的基底偏壓。
12.根據權利要求11的用於控制差動放大器的基底偏壓的方法，其特徵在於其進一步包括將一個附加的偏壓電流路徑提供給所述第一和第二差動對以便使得上拉電流增加而基本上不增加相應的下拉電流。
13.根據權利要求12的用於控制差動放大器的基底偏壓的方法，其特徵在於其進一步包括選擇性控制所述附加的偏壓電流路徑的基底偏壓。
14.根據權利要求11的用於控制差動放大器的基底偏壓的方法，其特徵在於其進一步包括在第一操作模式期間，將控制電路提供給基底偏壓控制，並且在第二操作模式中，關閉所述控制電路。
15.根據權利要求14的用於控制差動放大器的基底偏壓的方法，其特徵在於其中所述的控制電路回應於採樣間隔以便提供偏壓信號。
16.根據權利要求15的用於控制差動放大器的基底偏壓的方法，其特徵在於其中所述的採樣間隔小於自更新模式的時間間隔。
17.一種差動放大器，其特徵在於其包括電流鏡，包括具有第一、第二和控制端的第一和第二電晶體，所述電流鏡耦接到電源電壓源；差動對，包括具有第一、第二、控制以及基底端的第三和第四電晶體；所述差動對耦接到所述電流鏡；電流源，包括具有第一、第二以及控制端的第五電晶體，所述電流源耦接到所述差動對和參考電壓源；以及控制電路，耦接到所述第三和第四電晶體的所述基底端，以便選擇性控制它們的閾值電壓。
18.一種基底偏壓產生電路，其特徵在於其包括差動放大器；以及耦接到所述差動放大器的切換電路，具有一個用於接收時間信號的輸入和一個用於提供開關基底偏壓信號的輸出。
19.根據權利要求18的基底偏壓產生器電路，其特徵在於其進一步包括一個電源節約電路。
20.根據權利要求18的基底偏壓產生器電路，其特徵在於其中所述的時間信號小於自更新模式的時間間隔。
全文摘要
本發明是關於一種低壓差動放大器電路以及能夠調節輸入電平增加範圍的偏壓控制技術，其中通過使用基底偏壓來控制N溝道差動輸入電晶體的閾值電壓，以便允許較寬範圍的輸入信號電平。差動放大器能夠低壓操作之外，進一步公開一種基於放大器的輸出電平，來控制差動放大器的輸入電晶體的基底偏壓的技術，其中引入一個附加的偏壓電流，該電流能夠使得上拉電流增加而不增加下拉電流。
文檔編號H03F3/45GK1713521SQ20041010010
公開日2005年12月28日 申請日期2004年11月29日 優先權日2004年6月15日
發明者D 亥特利 約翰, 艾倫 佛伊 強 申請人:茂德科技股份有限公司(新加坡子公司)