高壓NPN器件及其版圖結構的製作方法與工藝
2023-05-17 10:00:01
本發明涉及半導體製造技術領域，特別涉及一種高壓NPN器件及其版圖結構。
背景技術：
高壓半導體器件一般應用在輸入輸出電路，存儲電路及其類似電路。其中，高壓雙極互補型金屬氧化物半導體(HVBICMOS)以CMOS器件為主要單元電路，在要求驅動大電容負載之處加入雙極器件或電路，兼有高集成度、低功耗和高速大驅動能力等特點，是新一代高性能的半導體器件。基於HVBICMOS工藝的高壓NPN器件的具體結構，請參考圖1，其為現有技術的高壓NPN器件的版圖，如圖1所示，高壓NPN器件包括有源區和環繞有源區的溝槽區域，其中，有源區包括發射極區(E)、集電極區(C)和基極(B)，所述發射極區(E)、集電極區(C)和基極(B)均位於高電壓N阱(HVNW)的內部。圖2是現有技術的高壓NPN器件的剖視圖，如圖2所示，發射極區(E)、集電極區(C)和基極(B)形成於具有P阱、高電壓N阱(HVNW)和埋層(NBL)的半導體襯底上，埋層(NBL)位於高電壓N阱(HVNW)下方，且埋層(NBL)的寬度與高電壓N阱(HVNW)的寬度相當，發射極區(E)、集電極區(C)和基極區(B)均位於高電壓N阱(HVNW)的上面，其中，集電極區(C)包括第一重摻雜N型區和位於第一重摻雜N型區下面的高電壓N阱(HVNW)，發射極區(E)包括第二重摻雜N型區和位於第二重摻雜N型區下面的P阱，而基極區(B)包括一重摻雜P型區和其下方的P阱，第一重摻雜N型區、第二重摻雜N型區和重摻雜P型區分別引出集電極、發射極和基極。請繼續參考圖2，電子在高壓NPN器件中可以自發射極區(E)經由箭頭所示的側向電子注入路徑和垂直電子注入路徑注入集電極區(C)。發射極區(E) 通過溝槽隔離區(STI)與基極區(B)和高電壓N阱(HVNW)實現側向隔離。為了滿足高壓的需求，高壓NPN器件一般會拉開集電極區(C)和基極區(B)的間距，並降低高電壓N阱(HVNW)的濃度摻雜。由於高壓NPN器件中的高電壓N阱(HVNW)是低摻雜的，在高壓大電流注入的時候，高壓NPN器件的輸出曲線會出現上翹，使得耗散功率變大，結溫升高，器件的可靠性變差，安全工作區受到了極大的限制。
技術實現要素：
本發明的目的在於提供一種高壓NPN器件及其版圖結構，以解決現有的高壓NPN器件在高壓大電流注入時輸出曲線出現上翹的問題。為解決上述技術問題，本發明提供一種高壓NPN器件，所述高壓NPN器件包括：發射極區、集電極區、基極區和P型雜質區；所述發射極區、集電極區、基極區和P型雜質區均通過淺溝槽隔離區相互隔離；所述P型雜質區位於所述集電極區和所述基極區之間，並與所述半導體襯底相接。可選的，在所述的高壓NPN器件中，所述半導體襯底具有高電壓N阱、第一P阱、第二p阱和埋層；所述高電壓N阱包圍所述第一P阱和第二P阱；所述埋層位於所述基極區的下面，且與所述高電壓N阱中遠離所述基極區的一側接觸。可選的，在所述的高壓NPN器件中，所述集電極區包括第一重摻雜區和位於第一重摻雜區下面的高電壓N阱；所述發射極區包括第二重摻雜區和位於第二重摻雜區下面的第一P阱；所述基極區包括第三重摻雜區和位於第三重摻雜區下面的第一P阱；所述P型雜質區包括第四重摻雜區和位於第四重摻雜區下面的第二P阱。可選的，在所述的高壓NPN器件中，所述埋層、第一重摻雜區和第二重摻雜區均為N型導電型，所述第三重摻雜區和第四重摻雜區均為P型導電型。可選的，在所述的高壓NPN器件中，所述高電壓N阱為輕攙雜N型雜質區。可選的，在所述的高壓NPN器件中，所述埋層的寬度與所述基極區兩端的距離相等。本發明還提供了一種高壓NPN器件的版圖結構，所述高壓NPN器件的版圖結構包括：高電壓N阱、發射極區、集電極區、基極區、P型雜質區和淺溝道隔離區；所述發射極區、集電極區、基極區和淺溝道隔離區均設置於所述高電壓N阱的內部；所述基極區和所述發射極區的中心在同一位置，且所述基極區圍繞於所述發射極區；所述P型雜質區位於所述集電極區和所述基極區之間，且所述P型雜質區的寬度大於高電壓N阱的寬度；所述發射極區、集電極區、基極區、P型雜質區均被所述淺溝道隔離區所圍繞。可選的，在所述的高壓NPN器件的版圖結構中，所述集電極區和發射極區均為N型導電型，所述基極區為P型導電型。綜上所述，本發明高壓NPN器件及其版圖結構中，集電極區和基極區之間引入了P型雜質區，所述P型雜質區與襯底相接產生JFET效應，從而提高了高壓NPN器件的安全工作區，即使在注入高壓大電流的情況下，所述高壓NPN器件的輸出曲線也不會出現上翹。附圖說明圖1是現有技術的高壓NPN器件的版圖；圖2是現有技術的高壓NPN器件的剖視圖；圖3是本發明實施例的高壓NPN器件的剖視圖；圖4是本發明實施例的高壓NPN器件的版圖。具體實施方式以下結合附圖和具體實施例對本發明提出的高壓NPN器件及其版圖結構作進一步詳細說明。根據下面說明和權利要求書，本發明的優點和特徵將更清楚。需說明的是，附圖均採用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本發明實施例的目的。【實施例一】請參考圖3，其為本發明實施例的高壓NPN器件的剖視圖。如圖3所示，所述高壓NPN器件形成於半導體襯底上，所述高壓NPN器件包括：發射極區、集電極區、基極區和P型雜質區；所述發射極區、集電極區、基極區和P型雜質區位於所述半導體襯底10的上面，並通過淺溝槽隔離區(STI)相互隔離；所述P型雜質區位於集電極區和基極區之間，並與所述半導體襯底10相接。具體的，所述半導體襯底10具有高電壓N阱11、第一P阱12、第二p阱13和埋層14。其中，所述高電壓N阱11為輕攙雜N型雜質區，所述埋層14為N型攙雜區。所述埋層14的位置位於所述基極區的下面，並與所述高電壓N阱區11中遠離所述基極區的表面接觸，所述高電壓N阱11包圍所述第一P阱12和第二P阱13。請繼續參考圖3，如圖3所示，所述集電極區包括第一重摻雜區15和位於第一重摻雜區15下方的高電壓N阱11，所述第一重摻雜區15與所述高電壓N阱11接觸，所述集電極區通過第一重摻雜區15引出集電極。所述發射極區包括第二重摻雜區16和位於第二重摻雜區16下方的第一P阱12，所述第二重摻雜區16與所述第一P阱12接觸，所述發射極區通過第二重摻雜區16引出發射極。所述基極區包括第三重摻雜區17和位於第三重摻雜區17下方的第一P阱12，第三重摻雜區17與所述第一P阱12接觸，所述基極區通過第三重摻雜區17引出基極。如圖3所示，所述基極區圍繞於所述發射極區，且通過淺溝槽隔離區19與所述發射極區隔離，所述基極區兩端的距離與所述埋層14的寬度d相等。所述P型雜質區包括第四重摻雜區18和位於第四重摻雜區18下方的第二P阱13，第二P阱13與所述第四重摻雜區18接觸。所述埋層14、第一重摻雜區15、高電壓N阱11和第二重摻雜區16均為第一導電型，即N型導電型。所述第三重摻雜區17和第四重摻雜區18均為第二 導電型，所述第二導電型的導電類型與所述第一導電型的導電類型相反，即為P型導電型。請繼續參考圖3，如圖3所示，發射極區、集電極區、基極區和P型雜質區均被淺溝槽隔離區19所環繞，淺溝槽隔離區19即絕緣區。發射極區、集電極區、基極區和P型雜質區通過淺溝槽隔離區19彼此隔離。由於所述高壓NPN器件中集電極區和基極區的間距比較大，而且，集電極區結構中的高電壓N阱11是低摻雜的，能夠集中更多載流子，因此，集電極與發射極之間可以施加高電壓。而且，在本發明實施例的高壓NPN器件中引入了P型雜質區，所述P型雜質區伸出高電壓N阱11一定的距離並與所述半導體襯底10相接，由此，在高電壓N阱11與P型雜質區之間形成了一個PN結。PN結的存在增加了發射極到集電極的距離，同時改善了此處的電場強度和電流密度，最終減小了器件的耗散功率，增加了耐壓性，提高了其安全工作區。由此可見，所述高壓NPN器件利用了JFET效應，在JFET效應中PN結作為柵極(背柵)控制源/漏電流的大小。源漏電壓較低時，JFET處於線性工作狀態，源漏電流隨著源漏電壓的升高而增大；在源漏電壓較高時，溝道的寬度變窄，JFET處於飽和電流工作狀態，源漏電流不會隨著源漏電壓的升高而增大。因此，提高了高壓NPN器件的安全工作區。【實施例二】請參考圖4，其為本發明實施例的高壓NPN器件的版圖。如圖4所示，所述高壓NPN器件的版圖結構包括：高電壓N阱20、發射極區21、集電極區22、基極區23、P型雜質區24和淺溝道隔離區25；所述發射極區21、集電極區22、基極區23和淺溝道隔離區25均設置於所述高電壓N阱20的內部；所述基極區23和所述發射極區21的中心在同一位置，且所述基極區23圍繞於所述發射極區21；所述P型雜質區24位於所述集電極區22和所述基極區23之間，且所述P型雜質區24的寬度大於高電壓N阱20的寬度；所述發射極區21、集電極區22、基極區23、P型雜質區24均被所述淺溝道隔離區25所圍繞。具體的，高壓NPN器件的版圖結構的基本過程包括：首先，確定高電壓N 阱20的位置和寬度，高電壓N阱20是輕攙雜N型雜質區域，定義了整個高壓NPN器件的區域；接著，確定集電極區和基極區之間的距離；然後，確定基極區和發射極區的位置和寬度；之後，確定P型雜質區的位置和寬度，P型雜質區要求伸出高電壓N阱20；最後採用條形的版圖結構，定義發射極區、基極區、集電極區、基極區和集電極區之間的P型雜質區。其中，基極區為P型導電型，集電極區和發射極區均為N型導電型。請繼續參考圖4，如圖4所示，發射極區、集電極區、基極區、P型雜質區的寬度分別是E、C、B、P。其中，P型雜質區的寬度P最長，超出了高電壓N阱20的寬度，P型雜質區的寬度P可以根據產品的要求進行調整，通常的，P型雜質區的寬度P越大，安全工作區越大。採用所述高壓NPN器件的版圖結構所製造的高壓NPN器件，其輸出曲線更加平滑，可靠性更好，安全工作區更寬。綜上，在本發明實施例提供的高壓NPN器件中引入了P型雜質區，利用P型雜質區與高電壓N阱之間的JFET效應提高了安全工作區，使得所述高壓NPN器件在注入高壓大電流的情況下輸出曲線也不會出現上翹，從而提高了所述高壓NPN器件的安全工作區，優化了高壓NPN器件的性能。同時，本發明實施例提供了高壓NPN器件的版圖結構，可以用於製造所述高壓NPN器件，通過調整高壓NPN器件的版圖結構中的P型雜質區的寬度，提高安全工作區，能夠適應不同產品的需求。上述描述僅是對本發明較佳實施例的描述，並非對本發明範圍的任何限定，本發明領域的普通技術人員根據上述揭示內容做的任何變更、修飾，均屬於權利要求書的保護範圍。