一種雙dsp高速靜止無功發生裝置製造方法
2023-05-17 01:01:31
一種雙dsp高速靜止無功發生裝置製造方法
【專利摘要】本發明提供了一種雙DSP高速靜止無功發生裝置，包括電流電壓信號採集模塊、FPGA晶片、第一DSP晶片、第二DSP晶片、變流模塊及併網接入模塊。所述FPGA晶片讀取電流電壓信號採集模塊採集到的電網的電流電壓信號輸出給所述第一DSP晶片，第一DSP晶片分析出電網無功電流信號、諧波信號、不平衡電流信號並形成與這些信號電流方向相反的指令電流信號輸出給所述第二DSP晶片，第二DSP晶片根據指令電流信號計算出PWM信號的佔空比並輸出給FPGA晶片，FPGA晶片調製出PWM信號輸出到所述變流模塊，變流模塊根據PWM信號形成和電網諧波電流大小相等，方向相反的補償電流，經併網接入模塊注入到電網。該裝置具有調節速度快、運行範圍寬、實現感性和容性的雙向補償，連續平滑補償優點。
【專利說明】一種雙DSP高速靜止無功發生裝置
【技術領域】
[0001]本發明涉及電力設備無功補償【技術領域】，特別是涉及一種雙DSP高速靜止無功發生盤習
目.0
【背景技術】
[0002]隨著國民經濟的快速發展，電力電子產品大量用於現代工業控制領域，對電能質量的要求也越來越高，其中最突出的是電壓質量和諧波質量的問題。對於電壓質量，主要是電壓幅值不符合電能質量要求，即由於無功調節的不利導致。由於電網無功補償不足，電網在小負荷運行下因無功過剩的影響導致電網電壓上揚，需斷開一些傳輸距離長又近似空載運行的線路或者安裝電抗器來避免裝置電壓過分偏高，當負荷水平上升時，導致電網電壓偏低。電網中無功功率的傳輸不但會產生很大的有功損耗，而且沿傳輸途徑還會產生很大的電壓降落，同時使視在功率增大，這將對裝置產生一系列負面影響，如增加設備容量，線路損耗，功率因數降低等等。
[0003]目前，晶閘管投切電容器TSC具有成本低、可靠性較高等優點，在電力裝置中得到了廣泛應用，但是晶閘管投切電容器TSC存在分級調節、連續可控性差、不能實現連續平滑補償等缺點。現有技術中的無功補償裝置自身產生的高頻載波也會回饋電網造成二次汙染，而且容易過補償，因此現有技術很難滿足現代電網對無功補償技術提出的新要求。
【發明內容】
[0004]本發明的目的在於克服上述現有技術的不足，提供一種調節速度快、運行範圍寬、可實現感性和容性的雙向補償，連續平滑補償，自動合理限制補償電流的雙DSP高速靜止無功發生裝置。
[0005]本發明是這樣實現的:一種雙DSP高速靜止無功發生裝置，與電網電性連接，其特徵在於，包括電流電壓信號採集模塊、FPGA晶片、第一 DSP晶片、第二 DSP晶片、變流模塊及併網接入模塊；
[0006]所述電流電壓信號採集模塊輸出端電性連接所述FPGA晶片輸入端，所述FPGA晶片的輸出端分別電性連接所述第一 DSP晶片的輸入端以及所述第二 DSP晶片的輸入端，所述第一 DSP晶片的數據交換埠和所述第二 DSP晶片的數據交換埠電性連接，所述FPGA晶片用於讀取所述電流電壓信號採集模塊採集到的電網中的電流信號及電壓信號並將所述電流信號及所述電壓信號輸出給所述第一 DSP晶片，所述第一 DSP晶片用於分析所述電網的無功電流信號、諧波信號、不平衡電流信號並形成指令電流信號並輸出所述第二 DSP晶片，所述指令電流信號的電流方向與所述電網的無功電流信號、諧波電流、不平衡電流信號的電流方向相反，所述第二 DSP晶片用於根據所述指令電流信號並結合PI調節的電壓環控制算法和無差拍的電流環控制算法計算出PWM信號的佔空比並將所述PWM信號的佔空比輸出給所述FPGA晶片，所述FPGA晶片用於根據所述PWM信號的佔空比調製出PWM信號並輸出到所述變流模塊，所述變流模塊用於根據PWM信號形成一個和諧波電流大小相等，方向相反的補償電流，所述併網接入模塊用於將所述補償電流注入到所述電網中。
[0007]進一步地，還包括併網電流採集模塊以及裝置運行狀態採集模塊；
[0008]所述併網電流採集模塊用於採集所述併網接入模塊輸出的補償電流信號，並將所述補償電流信號輸出到所述FPGA晶片，所述FPGA晶片將所述補償電流信號與所述指令電流信號進行相位比較，並執行鎖相環計算，所述FPGA晶片根據計算結果對所述PWM信號進行調節，使輸出的補償電流具有正確的相位；所述裝置運行狀態採集模塊用於採集所述裝置的運行狀態信號，並將所述運行狀態信號反饋給所述FPGA晶片，所述FPGA晶片根據所述運行狀態信號作出相應的控制動作。
[0009]進一步地，所述電流電壓信號採集模塊包括電流互感器、電壓互感器，運算放大器，AD米集模塊；
[0010]所述運算放大器與所述電壓互感器共同組成了信號調理模塊，所述電流互感器對電網電流信號進行檢測，並將電網的電流信號轉為小電壓信號輸入所述運算放大器進行放大轉換成與所述AD採集模塊相匹配的電壓信號並輸出給所述AD採集模塊，同時所述電壓互感器將電網電壓信號轉為與所述AD採集模塊相匹配的電壓信號並輸出給所述AD採集模塊，所述AD採集模塊將採樣到的信號進行模數轉換後實時發送給所述FPGA晶片。
[0011 ] 進一步地，所述變流模塊包括IGBT驅動單元、電性連接於所述IGBT驅動單元輸出端的IGBT開關單元，所述IGBT驅動單元包括與非門電路、IGBT驅動晶片以及隔離變壓器，所述與非門電路的輸入端與所述FPGA晶片的輸出端連接，用於接收所述FPGA晶片調製出的PWM信號，所述PWM信號經所述與非門電路整形輸出後進入所述IGBT驅動晶片形成用於驅動所述IGBT開關單元的驅動信號，所述驅動信號經所述隔離變壓器輸出到所述IGBT開關單元的驅動端。
[0012]進一步地，所述IGBT驅動晶片包括軟關斷輸入端，所述軟關斷輸入端通過第一控制線與FPGA晶片的控制輸出端電性連接。
[0013]進一步地，所述併網接入模塊包括低通濾波單元和電抗器，所述低通濾波單元的輸出端與所述電抗器輸入端電性連接，所述低通濾波單元用於濾掉所述IGBT開關單元形成的尚頻開關諧波。
[0014]進一步地，所述併網接入模塊還包括接觸器，所述接觸器連接於所述電抗器的輸出端及電網之間，所述接觸器的控制端通過第二控制線連接至所述FPGA晶片的控制信號輸出端。
[0015]進一步地，所述裝置運行狀態採集模塊包括IGBT開關單元的散熱器溫度傳感器、IGBT開關單元的工作狀態傳感器、IGBT開關單元的直流母線過流過壓傳感器、接觸器溫度傳感器、裝置散熱風扇運行狀態傳感器，以及與每一傳感器--對應電性連接的雙運放濾波調理單元。
[0016]進一步地，還包括人機界面，所述人機界面為觸控螢幕，其通過485接口與第一 DSP晶片或FPGA晶片通信，所述人機界面用於顯示裝置工作狀態、各個指標的參數波形。
[0017]進一步地，還包括後臺通訊模塊，所述後臺通訊模塊的接口採用標準通訊接口，用於提供與上層控制裝置的連接以及並機運行的通道。
[0018]本發明有益效果:本發明提供一種雙DSP高速靜止無功發生裝置，該裝置調節速度快、運行範圍寬、可實現感性和容性的雙向補償，連續平滑補償，並且能自動合理限制補償電流。
【專利附圖】
【附圖說明】
[0019]為了更清楚地說明本發明的技術方案，下面將對實施方式中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施方式，對於本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以從這些附圖獲得其他的附圖。
[0020]圖1為本發明雙DSP高速靜止無功發生裝置較佳實施例的結構框圖；
[0021]圖2為本發明雙DSP高速靜止無功發生裝置較佳實施例的電流電壓信號採集模塊結構框圖；
[0022]圖3為本發明雙DSP高速靜止無功發生裝置較佳實施例的變流模塊結構框圖；
[0023]圖4是本發明雙DSP高速靜止無功發生裝置較佳實施例的併網接入模塊結構框圖。
[0024]圖5是本發明雙DSP高速靜止無功發生裝置較佳實施例的裝置運行狀態採集模塊結構框圖。
【具體實施方式】
[0025]下面將結合本發明實施方式中的附圖，對本發明實施方式中的技術方案進行清楚、完整地描述。以上所述是本發明的優選實施方式，應當指出，對於本【技術領域】的普通技術人員來說，在不脫離本發明原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也視為本發明的保護範圍。
[0026]圖1為本發明雙DSP高速靜止無功發生裝置較佳實施例的結構框圖。該裝置與電網電性連接，包括電流電壓信號採集模塊1、FPGA晶片2、第一 DSP晶片3、第二 DSP晶片4、變流模塊5及併網接入模塊6。
[0027]所述電流電壓信號採集模塊I輸出端電性連接所述FPGA晶片2輸入端，所述FPGA晶片2的輸出端分別電性連接所述第一 DSP晶片3的輸入端以及所述第二 DSP晶片4的輸入端，所述第一 DSP晶片3的數據交換埠和所述第二 DSP晶片4的數據交換埠電性連接，所述FPGA晶片2用於讀取所述電流電壓信號採集模塊I採集到的電網中的電流信號及電壓信號並將所述電流信號及所述電壓信號輸出給所述第一 DSP晶片3，所述第一 DSP晶片3用於分析所述電網的無功電流信號、諧波信號、不平衡電流信號並形成指令電流信號並輸出所述第二DSP晶片4。所述指令電流信號的電流方向與所述電網的無功電流信號、諧波電流、不平衡電流信號的電流方向相反。所述第二 DSP晶片4用於根據所述指令電流信號並結合PI調節的電壓環控制算法和無差拍的電流環控制算法計算出PWM信號的佔空比並將所述PWM信號的佔空比輸出給所述FPGA晶片2，所述FPGA晶片2用於根據所述PWM信號的佔空比調製出PWM信號並輸出到所述變流模塊5。所述變流模塊5用於根據所述PWM信號形成一個和諧波電流大小相等，方向相反的補償電流，所述併網接入模塊6用於將所述補償電流注入到所述電網中。電壓環採用PI調節，其中比例環節及時反映控制裝置的偏差信號，信號一旦產生，控制器立即產生控制作用，以減少偏差；積分環節主要用於消除靜差，提高裝置的無差度；電流環採用無差拍控制，在每一個開關周期內計算變流模塊在一下開關周期的佔空比，使電流跟蹤參考電流，具有電流跟蹤快速，算法易於數字實現等優點。該技術方案跟現有技術相比先進之處在於:該裝置運行範圍寬、可實現感性和容性的雙向補償，連續平滑補償，採用雙DSP分析、控制使得調節速度快。
[0028]該裝置進一步包括併網電流採集模塊7以及裝置運行狀態採集模塊8 ;所述併網電流採集模塊7採集併網接入模塊6輸出的補償電流信號，並輸出到所述FPGA晶片2，所述FPGA晶片2將該補償電流信號與指令電流信號進行相位比較，並執行鎖相環計算並根據計算結果對所述FPGA晶片2形成的PWM信號進行調節，使輸出的補償電流具有正確的相位，所述裝置運行狀態採集模塊8將採集到的裝置運行狀態信號反饋給所述FPGA晶片2，由所述FPGA晶片2根據運行狀態信號作出相應的控制動作，例如發現哪個傳感器採集到的溫度過高，散熱風扇發生故障等異常情況，所述FPGA晶片2控制裝置停止工作並發出不同響聲的警報。該技術方案跟現有技術相比先進之處在於:該裝置根據併網電流採集模塊7反饋的補償電流信號和裝置運行狀態採集模塊8反饋的裝置運行狀態信號自動合理限制輸入電網的補償電流，避免過補償。
[0029]圖2為本發明雙DSP高速靜止無功發生裝置較佳實施例的電流電壓信號採集模塊I結構框圖。所述電流電壓信號採集模塊I包括電流互感器11、電壓互感器12，運算放大器13，AD採集模塊14。
[0030]所述運算放大器13與所述電壓互感器12共同組成了信號調理模塊123。所述電流互感器11對電網電流信號進行檢測，並將電網的電流信號轉為小電壓信號輸入所述運算放大器13進行放大轉換成與所述AD採集模塊14相匹配的電壓信號並輸出給所述AD採集模塊14。同時，所述電壓互感器12將電網電壓信號轉為與所述AD採集模塊14相匹配的電壓信號並輸出給所述AD採集模塊14，所述AD採集模塊14將採樣到的信號進行模數轉換後實時發送給所述FPGA晶片2。該技術方案跟現有技術相比先進之處在於:1.能實現同步對電壓電流信號進行長時間採樣2.採樣更加精確，減少誤差。
[0031]圖3為本發明雙DSP高速靜止無功發生裝置較佳實施例的變流模塊5結構框圖。所述變流模塊5包括IGBT驅動單元51、連接於所述IGBT驅動單元51輸出端的IGBT開關單元52，所述IGBT驅動單元51包括與非門電路511、IGBT驅動晶片512以及隔離變壓器513，所述與非門電路511的輸入端與所述FPGA晶片2的輸出端連接，接收所述FPGA晶片2調製出的PWM信號，所述PWM信號經所述與非門電路511整形輸出進入所述IGBT驅動晶片512形成所述IGBT開關單元52驅動信號，所述IGBT開關單元52驅動信號經所述隔離變壓器513輸出到所述IGBT開關單元52的驅動端。所述IGBT驅動晶片512包括軟關斷輸入端，所述軟關斷輸入端通過第一控制線與FPGA晶片2的控制輸出端電性連接。所述IGBT驅動晶片512集成過壓、過流、過溫、軟關斷的功能。該技術方案跟現有技術相比先進之處在於:該裝置具有防過載、過壓、欠壓、過流功能。
[0032]圖4是本發明雙DSP高速靜止無功發生裝置較佳實施例的併網接入模塊6結構框圖。所述併網接入模塊6包括低通濾波單元61和電抗器62，所述低通濾波單元61用以濾掉IGBT開關單元52形成的高頻開關諧波，所述低通濾波單元61的輸出端與所述電抗器62輸入端電性連接。所述併網接入模塊6還包括接觸器63。接觸器不僅能接通和切斷電路，而且還具有低電壓釋放保護作用，適用於頻繁操作和遠距離控制。所述接觸器63的輸入端與所述電抗器62的輸出端電性連接，所述接觸器63的輸出端電性連接電網，所述接觸器63的控制端通過第二控制線電性連接至所述FPGA晶片2的控制信號輸出端。
[0033]圖5是本發明雙DSP高速靜止無功發生裝置較佳實施例的裝置運行狀態採集模塊8結構框圖。所述裝置運行狀態採集模塊8包括IGBT開關單元的散熱器溫度傳感器81、IGBT開關單元的工作狀態傳感器82、IGBT開關單元的直流母線過流過壓傳感器83、接觸器溫度傳感器84、裝置散熱風扇運行狀態傳感器85，以及與每一傳感器一一對應電性連接的雙運放濾波調理單元86。
[0034]該裝置還包括人機界面9，所述人機界面9為觸控螢幕，其通過485接口與第一 DSP晶片3通信，所述人機界面9用以顯示裝置工作狀態、各個指標(電壓，電流等)參數波形，該裝置還包括後臺通訊模塊10，所述後臺通訊模塊10接口採用標準通訊接口，以提供與上層控制裝置的連接以及並機運行的通道。
[0035]顯然，本發明的上述實施例僅僅是為清楚地說明本發明所作的舉例，而並非是對本發明的實施方式的限定。對於所屬領域的普通技術人員來說，在上述說明的基礎上還可以做出其它不同形式的變化或變動。這裡無需也無法對所有的實施方式予以窮舉。凡在本發明的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本發明權利要求的保護範圍之內。
【權利要求】
1.一種雙DSP高速靜止無功發生裝置，與電網電性連接，其特徵在於，包括電流電壓信號採集模塊、FPGA晶片、第一 DSP晶片、第二 DSP晶片、變流模塊及併網接入模塊； 所述電流電壓信號採集模塊輸出端電性連接所述FPGA晶片輸入端，所述FPGA晶片的輸出端分別電性連接所述第一 DSP晶片的輸入端以及所述第二 DSP晶片的輸入端，所述第一 DSP晶片的數據交換埠和所述第二 DSP晶片的數據交換埠電性連接，所述FPGA晶片用於讀取所述電流電壓信號採集模塊採集到的所述電網的電流信號及電壓信號並將所述電流信號及所述電壓信號輸出給所述第一 DSP晶片，所述第一 DSP晶片用於分析所述電網的無功電流信號、諧波信號、不平衡電流信號並形成指令電流信號並輸出所述第二 DSP晶片，所述指令電流信號的電流方向與所述電網的無功電流信號、諧波電流、不平衡電流信號的電流方向相反，所述第二 DSP晶片用於根據所述指令電流信號並結合PI調節的電壓環控制算法和無差拍的電流環控制算法計算出PWM信號的佔空比並將所述PWM信號的佔空比輸出給所述FPGA晶片，所述FPGA晶片用於根據所述PWM信號的佔空比調製出所述PWM信號並輸出到所述變流模塊，所述變流模塊用於根據所述PWM信號形成一個和諧波電流大小相等，方向相反的補償電流，所述併網接入模塊用於將所述補償電流注入到所述電網中。
2.根據權利要求1所述的雙DSP高速靜止無功發生裝置，其特徵在於，還包括併網電流採集模塊以及裝置運行狀態採集模塊； 所述併網電流採集模塊用於採集所述併網接入模塊輸出的補償電流信號，並將所述補償電流信號輸出到所述FPGA晶片，所述FPGA晶片將所述補償電流信號與所述指令電流信號進行相位比較，並執行鎖相環計算，所述FPGA晶片根據計算結果對所述PWM信號進行調節，使輸出的補償電流具有正確的相位；所述裝置運行狀態採集模塊用於採集所述雙DSP高速靜止無功發生裝置的運行狀態信號，並將所述運行狀態信號反饋給所述FPGA晶片，所述FPGA晶片根據所述運行狀態信號作出相應的控制動作。
3.根據權利要求1所述的雙DSP高速靜止無功發生裝置，其特徵在於，所述電流電壓信號採集模塊包括電流互感器、電壓互感器，運算放大器，AD採集模塊； 所述運算放大器與所述電壓互感器共同組成信號調理模塊，所述電流互感器對電網電流信號進行檢測，並將電網的電流信號轉為小電壓信號輸入所述運算放大器進行放大轉換成與所述AD採集模塊相匹配的電壓信號並輸出給所述AD採集模塊，同時所述電壓互感器將電網的電壓信號轉換為與所述AD採集模塊相匹配的小電壓信號並輸出給所述AD採集模塊，所述AD採集模塊將採樣到的信號進行模數轉換處理後實時發送給所述FPGA晶片。
4.根據權利要求1所述的雙DSP高速靜止無功發生裝置，其特徵在於，所述變流模塊包括IGBT驅動單元、電性連接於所述IGBT驅動單元輸出端的IGBT開關單元，所述IGBT驅動單元包括與非門電路、IGBT驅動晶片以及隔離變壓器，所述與非門電路的輸入端與所述FPGA晶片的輸出端連接，用於接收所述FPGA晶片調製出的PWM信號，所述PWM信號經所述與非門電路整形輸出後進入所述IGBT驅動晶片形成用於驅動所述IGBT開關單元的驅動信號，所述驅動信號經所述隔離變壓器輸出到所述IGBT開關單元的驅動端。
5.根據權利要求4所述的雙DSP高速靜止無功發生裝置，其特徵在於，所述IGBT驅動晶片包括軟關斷輸入端，所述軟關斷輸入端通過第一控制線與FPGA晶片的控制輸出端電性連接。
6.根據權利要求1所述的雙DSP高速靜止無功發生裝置，其特徵在於，所述併網接入模塊包括低通濾波單元和電抗器，所述低通濾波單元的輸出端與所述電抗器輸入端電性連接，所述低通濾波單元用於濾掉所述IGBT開關單元形成的高頻開關諧波。
7.根據權利要求6所述的雙DSP高速靜止無功發生裝置，其特徵在於，所述併網接入模塊還包括接觸器，所述接觸器連接於所述電抗器的輸出端及電網之間，所述接觸器的控制端通過第二控制線連接至所述FPGA晶片的控制信號輸出端。
8.根據權利要求2所述的雙DSP高速靜止無功發生裝置，其特徵在於，所述裝置運行狀態採集模塊包括IGBT開關單元的散熱器溫度傳感器、IGBT開關單元的工作狀態傳感器、IGBT開關單元的直流母線過流過壓傳感器、接觸器溫度傳感器、裝置散熱風扇運行狀態傳感器，以及與每一傳感器一一對應電性連接的雙運放濾波調理單元。
9.根據權利要求1所述的雙DSP高速靜止無功發生裝置，其特徵在於，還包括人機界面，所述人機界面為觸控螢幕，其通過485接口與第一 DSP晶片或FPGA晶片通信，所述人機界面用於顯示所述的雙DSP高速靜止無功裝置工作狀態、各個指標的參數波形。
10.根據權利要求1所述的雙DSP高速靜止無功發生裝置，其特徵在於，還包括後臺通訊模塊，所述後臺通訊模塊的接口採用標準通訊接口，用於提供與上層控制裝置的連接以及並機運行的通道。
【文檔編號】H02J3/18GK104485674SQ201410795094
【公開日】2015年4月1日 申請日期:2014年12月18日 優先權日:2014年12月18日
【發明者】呂韜, 劉賢斌, 李德深, 劉成華 申請人:深圳市三和電力科技有限公司