一種自適應工藝和溫度補償的高頻環振型鎖相環電路的製作方法

2023-04-23 00:53:41

專利名稱：一種自適應工藝和溫度補償的高頻環振型鎖相環電路的製作方法
技術領域：
本發明屬於集成電路技術領域，具體涉及一種能在各種工藝和溫度下自適應頻率補償的高頻環振型鎖相環電路。
背景技術：
隨著通信技術的進步，信息發送和接收的速率趨於更快。這要求有更高頻率更高精度的穩定時鐘電路實現數據的發送和恢復(接收)。深亞微米CMOS工藝、低抖動(相位噪聲)鎖相環作為一個IP核，可以在工藝和性能兼容的前提下，應用於多種不同的場合，如千兆/萬兆乙太網，UWB等，具有較高的實用價值。同時，低抖動的片上可調時鐘還可作為電路測試的有力輔助工具，為ADC等電路提供良好的測試環境，減少外灌時鐘過程引入不必要的噪聲。
環型結構壓控振蕩器(VCO)的輸出信號較LC諧振結構質量稍差，但其好的片內集成特性以及天然的寬範圍多相位輸出特性使它具有廣泛的應用空間。特別是隨著工藝尺寸的下降，其噪聲性能大大改善。傳統提高環振頻率的方法一般是降低環路級數(如差分結構2級環和單端結構3級環)。但是在很多應用中(例如數字時鐘恢復)較多相位的輸出是必須的。VCO本徵輸出的相位越多，越能夠緩解內插電路的壓力，更有利於採樣相位的均勻。目前廣泛流行的提高環振輸出頻率的方法是採用多通路環VCO，在同樣數目相位輸出情況下，該結構能更有效提高輸出頻率，並具有好的噪聲性能。
然而對於高頻設計，環振VCO單元的延遲時間很容易受到工藝和溫度變化的影響。這些小的時間波動在低頻設計中或許無足輕重(因為變化量相對低頻周期來說非常小)，但卻大大影響著高頻頻率的變化。為了克服這些因素對高頻環振的影響，往往需要很大的VCO增益來提高頻率覆蓋率。但是這樣卻造成了環路性能的惡化。現有的開關電容和電流(產生多條近似平行增益曲線)的方法大都用來擴展載波覆蓋範圍，與分頻係數相關的數字控制信號來時鐘電路自外部[1]，並不能夠自動地對某一中心頻率相對於PVT的波動進行頻率調整。即使有些應用了閾值電壓檢測等技術，用動態偏置電路改變控制電壓的輸出值來調整鎖相環頻率對於工藝和溫度的偏差[2]，也只適用於較低的頻率範圍，也就是控制電壓的變化範圍仍能夠覆蓋中心頻率。但對於某些頻率要求非常高的設計，或者環振VCO單元對於工藝和溫度變化更為敏感的結構，單純靠改變偏置電路和控制電壓的微調是不夠的，需要對VCO本身的輸出頻率作出補償(或者說校準)，而且這種補償必須是自動的，並對VCO其它參數(如增益Kvco)影響較小。
參考文獻[1]Adrian Maxim，「A 0.16-2.55GHz CMOS Active Clock Deskewing PLL Using Analog PhaseInterpolation,」IEEE JSSC，VOL.40，pp.110-131，January 2005[2]Krishnakumar Sundaresan，Phillip E.Allen and Farrokh Ayazi「Process and temperatureCompensation in a 7MHz CMOS Clock Oscillator」，IEEE JSSC，VOL.41，pp.433-442，February 2006[3]Yalcin Alper Eken and John P.Uyemura，「A 5.9-GHz Voltage-Controlled Ring Oscillator in0.18-um CMOS」，IEEE JSSC，VOL.39，pp.230-233，January 2004發明內容本發明的目的在於提供一種能在各種工藝和溫度下對壓控振蕩器(VCO)輸出頻率作出自適應補償的高頻環振型鎖相環電路。
本發明提出的高頻環振型鎖相環電路，其結構如圖1所示，它包括一自鑑頻鑑相器(PFD)49，它將輸入參考時鐘和N分頻器55的反饋時鐘進行比較；一個差分電荷泵50，它與一個無源的濾波器51相結合將鑑頻鑑相器49產生的相位誤差轉換成差分控制電壓；一個線性的雙端轉單端放大器52，它將差分控制電壓轉換成一個單一控制電壓，來調諧帶補償開關的多通路環壓控振蕩器(VCO)53的輸出頻率；一個共模反饋電路54，連接在差分電荷泵50和雙端轉單端放大器52之間，將差分電荷泵50輸出的差分控制電壓信號的共模電平控制在後級電路允許的電平範圍內；一個帶補償開關的多通路環壓控振蕩器53，連接於雙端轉單端放大器52的輸出端；一個N分頻器55，連接於鑑相鑑頻器49和壓控振蕩器53之間；一個自適應補償開關控制電路56，一端連接雙端轉單端放大器52的輸出端，並於壓控振器53連接，用於在工藝波動和工作溫度變化情況下對壓控振蕩器53的頻率偏移進行補償；該電路模塊具有兩個參考電壓，其值為壓控振蕩器53的控制電壓線性度最好的一段的兩個極值(極大值和極小值)，其內部的比較電路將控制電壓與極值進行比較和延遲檢測，最終判斷其工藝和溫度對電路的影響程度並依此進行相應補償；上述電路結構中，所述的帶補償開關的多通路環壓控振蕩器53，其主體結構採用多通路、子環結構，其中，對於某個節點，有兩條不同的通路將其與輸入連接在一起，這兩條通路中一條通路為主通路，亦稱基本環，另一條通路為輔助通路，亦稱輔助環；除主體結構外還在其壓控正反饋通路中並聯有可選負載管陣列，在該負載管陣列的柵極連接互補控制開關。
下面進一步描述本發明電路的設計思想和電路結構。
在高頻環振型鎖相環中，振蕩器具有相對較大的噪聲貢獻，這是結構本身決定的。為了降低總的輸出噪聲，必須儘量將其它模塊等效輸出噪聲降到最小。基於這樣的考慮，本發明採用較大的電荷泵電流(≈1mA)，以換取更優的性能(電荷泵對鎖相環輸出的等效噪聲譜密度Scp∝1/Icp)。然而這樣大的充放電電流也容易產生較大的絕對失配電流，而差分輸出電荷泵能夠很好抑制電流失配的影響。但是差分電荷泵50產生的是差分控制電壓，對於只有單端控制的VCO來說，還必需一個具有良好線性的雙端轉單端(DTOS)放大器52來實現低紋波的單端控制電壓輸出。本發明採用源極電阻負反饋來提高該電路的線性度(Gm＝gm/(1+gmR1)≈1/R1)，並在電流輸出端接一相同類型的阻值成比例的電阻將電流轉換成控制電壓(Vout＝Gm×R2＝R2/R1)。用此方法不僅實現了線性的轉換增益，更使得增益只和電阻的相對值有關而和絕對值無關。而在實際的工藝實現中，電阻設計很容易達到非常高的相對精度，因此實現了增益的精確可調且簡單易行。
既然採用差分輸出，共模反饋電路54是必不可少的。本發明的共模反饋電路54採用簡單的對稱NMOS和PMOS網絡，不需要外加參考電平。利用兩對工作在深線性區的NMOS和PMOS管，靈敏的檢測輸入電壓共模電平的漂移情況，並根據檢測結果快速改變PMOS網絡的上拉強度和NMOS網絡的下拉強度，將輸入的共模電平調回預先設定電平。
本發明一個重要的部分在於自適應溫度和工藝補償VCO53及其控制開關的設計。對高頻環振型VCO(尤其是上述控制電壓範圍較小的結構)，以典型(typical)模型計算和仿真的結果，在流片工藝變化較大(FF或者SS)情況下，很可能偏離實際。這樣微小的變化在RC乘積絕對值較大時並不明顯，但是在其絕對值很小時就會產生很大的影響。這樣大的相對波動單純依靠控制電壓的變化是很難捕捉到正確頻率的(控制電壓範圍和VCO增益同時限制了頻率變化範圍)。而採用自適應開關進行頻率校準以後，在極限狀態下，控制電壓對應頻率能夠很好覆蓋到所需頻率。
環振型VCO的頻率常會受其級數和輸出相位數目的限制，為了提高其輸出頻率又保持其原有輸出相位，本發明採用了多通路、子環結構的VCO。即對於某一個節點，有兩條不同的通路將其與輸入連接在一起。如一個正常的三級環路(單端)應由三個相同增益級首尾連接而成一個閉環，如圖2的實線路徑所示。在這個基本環中，每個增益級提供一個節點，相鄰節點之間插有一個增益(延遲)級，節點數目與增益級數目相同，該例中為3。而多通路結構則在此基本環的基礎之上，增加了一條輔助通路，如圖2的虛線路徑所示。輔助環與基本環共用原有的3個節點，即節點數目保持不變。但是在輔助環中，相鄰節點並不是原環路中相鄰節點。如圖2所示，基本環中一個節點經由兩個增益級的延遲後到達第三個節點，但在輔助環中該節點的信號只需經由一個增益級便到達第三節點，縮短了信號在環路中的傳輸時間。對於VCO來說，最小的延遲時間決定了最高振蕩頻率。多通路結構由於引入了更快的信號傳輸途徑，將傳輸延時有效降低(為兩條通路延遲的加權平均)，因此有效地提高了頻率。
採用新型的連接方式可以在不改變延遲級數的情況下有效提高VCO的最高振蕩頻率。環振在高頻下的相位噪聲特性和延遲單元結構的選擇密切相關。如果不考慮電源等外來噪聲的幹擾，全開關即滿幅振蕩信號的傳輸應該是比較好的選擇。文獻[3]提出一種先進的延遲單元結構並付之應用。該電路具有快慢兩對輸入埠，分別由兩對MMOS和PMOS單管增益級構成，輸出連接在一起(指相同極性)。可變負載由一對PMOS管實現，並由交叉耦合的兩個壓控NMOS管控制，通過改變正反饋的耦合強度改變頻率的大小。然而，該環振雖然具有頻率較高，噪聲特性較好的優點，但控制電壓線性範圍較小，這不利於應用在寬可調諧範圍設計中，即使輸出單一頻率，當工藝和溫度條件較大波動時，其較小的頻率覆蓋範圍亦不能很好的滿足設計需要。鑑於此，本發明對其進行了改進，使其保持其原有優良性能同時，更能有效工作於極端工藝和溫度條件下，大大增強該設計的適應性。新的延遲單元除採用上述主體結構外，還加入一系列可選並聯負載以及它們的控制開關，用來自適應調節VCO輸出中心頻率，以迎合工藝和外界環境的變化。
但是由於頻率提高因子並非隨尺寸單調變化，而且必須滿足巴克豪森的振蕩準則，輔助通路的增益不能任意增加或減小，因此為了儘量不影響輔助通路增益，並聯負載陣列選擇與壓控通路中的PMOS管負載並聯。而開關位置的選取亦是設計的關鍵，本發明選擇將控制開關接於負載管柵級，這樣小尺寸的開關電阻對RC常數就沒有直接貢獻，而其對正反饋通路反饋強度的微弱影響亦不會惡化輸出頻率。
該設計的另一個關鍵之處在於自適應開關電路56，這裡採用了控制電壓作為判定信號。當VCO的控制電壓不能覆蓋到所需頻率(fref×N)，它會漂至電荷泵輸出電壓的極值，然後長時間保持不變。這裡利用控制電壓的這一特性，選擇VCO線性度最好的一段的極值作為參考電壓(vref_high和vref_low)。經過一段時間的延遲檢測(因為鎖相環正常頻率捕捉過程中，有時也會出現控制電壓短暫到極值情況，而只有連續長時間保持在極值才意味工作失常)，確認此時鎖相環確實無法鎖定後，採取開關策略。
本發明的創新和價值在於有效解決了高頻高性能的多通路環型振蕩器對於工藝和溫度敏感的問題，並能保證鎖相環優良性能基本不變。該發明通過自適應反饋監控並補償的方法大大增強了高頻多通路環振型鎖相環的實際應用性。而這種頻率自校準的思想也可很好地應用於其它高頻環振型鎖相環中，具有簡便易行，移植性好的特點，因而有很高的應用價值。


圖1為本發明的自適應工藝和溫度補償的鎖相環整體結構框圖。
圖2為多通路環基本原理。
圖3為帶快通路輸入埠的差分結構壓控振蕩器(VCO)延遲單元連接方式。
圖4為現有的多通路延遲單元。
圖5為加入工藝和溫度補償負載陣列的多通路延遲單元。
圖6為自適應開關狀態轉換示意。
圖7為自適應監控開關原理框圖。
圖8為壓控振蕩器(VCO)版圖後仿真增益曲線。
圖9為環路在幾種極端條件下閉環鎖定情況。
圖中標號49為鑑頻鑑相器，50差分電荷泵，51為無源環路濾波器，52線性雙端轉單端放大器，53為自適應壓控振蕩器(VCO)，54為共模反饋，55為分頻器，56為自適應開關控制模塊，80為控制電壓節點；58為多通路結構中快通路增益級，59為多通路環結構中慢通路增益級，81～83為多通路環內部節點，60為普通多通路環振中延遲單元，61為改進的具有頻率校準開關的多通路延遲單元；86和88為原始延遲單元中壓控管，89和90為延遲單元主通路增益管，91和94為延遲單元輔助通路增益管，92和93為延遲單元PMOS負載，20～27是可選負載，10～17為與可選負載一一對應的校準開關，30～37是為避免高阻態的互補開關；76和77是判斷控制電壓是否超出極值的兩個比較器，70是提供加(減)數1的或門，71～73是自適應控制開關中可控加減的3bit計數器，74和75是延遲檢測單元，78是計數器輸出信號到控制開關的解碼電路。
具體實施例方式
下面結合附圖1～9對本發明作進一步描述。
圖1為自適應工藝和溫度補償的鎖相環整體框圖。49為鑑頻鑑相器(PFD)，它將輸入參考時鐘和分頻反饋時鐘進行比較。50是差分輸出電荷泵，它與無源的濾波器51相結合將PFD(40)產生的相位誤差轉換成差分控制電壓。由於所應用的VCO為單端控制，該差分控制電壓經過一個線性的雙端轉單端放大器52產生單一控制電壓來調諧自適應頻率校準VCO 53的輸出頻率。由於差分控制電壓的採用，一個共模反饋電路54須被加入，用以保證差分輸出信號的共模電平在後級電路允許的電平範圍內。晶振參考時鐘採用125MHz，反饋分頻器55的分頻係數為37，VCO輸出頻率為4.625MHz。這樣高頻的輸出對於依靠n級RC延遲計算時鐘周期的環形振蕩器來說，其工藝和溫度的波動易造成較大的相對頻率偏移。而且這種偏移往往不能依靠控制電壓的微調簡單彌補。因此一個額外的自適應補償開關控制電路56被用在各種工藝波動和工作溫度變化情況下對自適應VCO 53的大幅度頻率偏移進行補償。該模塊具有兩個輸入參考壓，其值為VCO控制電壓線性度最好的一段的兩個極值，內部比較電路將控制電壓與極值進行比較和延遲檢測，最終判斷其工藝和溫度對電路的影響程度並依此進行相應的補償。
發明中應用的自適應VCO是基於一種新型的多通路環的原型。圖2顯示了多通路環的工作原理。加入輔助通路(虛線所示)後節點82到83的傳輸延遲為td，如果設沒有輔助通路時的延遲時間(也就時一個倒相延遲單元的延遲時間)為td0。又假設輔助環中的非倒相延遲單元和主環中倒相延遲單元具有相同的負載和驅動特性(也即有相同的延遲特性)，那麼在輸出節點上將有均勻的延遲內插分配。以節點83為例，經由一個倒相延遲單元的傳輸時間為t＝td+td0，而經由輔助環中非倒相延遲單元驅動的延遲時間為t＝0+td0，總的延遲時間為二者平均t-=(td+td0+0+td0)/2=td0+td/2]]>又知C點的總傳輸延時為t＝2td，有2td＝(td+td0+0+td0)/2＝td0+td/2td＝2/3×td0 (2)於是，較之傳統的單通路結構頻率提高了50％。對於固定級數和相位的環振來說，主通路的傳輸是主導的，輔助通路只是協助增強主通路的延遲時間，其強度必須低於主通路，以避免多餘的振蕩頻率出現幹擾主振蕩頻率。圖3是本發明中應用的4輸入埠多通路環形VCO，延遲單元為3級。該結構中的延遲單元將圖2中的快慢增益通路結合在一起構成了一個完整的模塊，更符合一般意義上對環振型VCO延遲單元的定義。
圖4顯示了能應用於圖3框架中的一種新型的結構簡單、噪聲性能好的多通路結構延遲單元。該延遲單元將壓控頻率端放在交叉耦合正反饋迴路中，通過改變耦合路徑的強度調節RC延遲的大小。當控制電壓升高，MOS管86和88的導通能力增強即導通電阻變小，正反饋增強，差分輸出保持高、低電平不變的趨勢增強，延遲時間變大，VCO 53輸出頻率降低。
MOS管91和94是輔助通路即快通路的輸入管，它們直接置於兩個NMOS主輸入對管89和90之上，形式較為對稱。但需要注意，要提高頻率，91和94管的尺寸選擇很關鍵，頻率提高因子的非單調性頻率不會隨著它們的尺寸增加一直增加，同時「巴克豪森準則」也必須滿足，過大強度的快通路有時反而會造成頻率的下降甚至根本不能起振。
但是，這種環振的控制電壓線性範圍卻比較窄，即使輸出單一頻率，其較小的頻率覆蓋範圍亦不能很好的滿足工藝和溫度的波動對頻率範圍的要求。
針對該延遲單元的這一窄範圍低強壯性的特點，本發明對其進行有效改進，如圖5所示。其中電晶體86、88、89、90、91、92、93、94是原有的主體單元結構，電晶體20～27是加入的可選並聯負載陣列，與其一一對應的校正開關為10～17，用來根據工藝和外界環境的變化自適應調節VCO輸出頻率。控制開關的數目M可以根據設計需要和複雜度來增減，本例設計中取為4，即在典型情況的正負兩個方向各留兩個開關的調節裕度。為版圖設計匹配，可選負載陣列中每一路可選並聯負載和開關的尺寸都是完全相同的。
並聯的PMOS負載陣列的位置可以有兩種管子91(或94)兩端或管子92(或93)兩端。但是輔助通路的增益是一個不能夠隨意變動很大的參量。因此，並聯負載加在92(93)兩端是明智的選擇。對於開關，最簡單的想法是應該將開關10～17分別與對應的PMOS負載管20～27串聯起來，通過控制開關的打開和關閉決定是否將該負載併入迴路。可是對於高頻環振來說，負載電阻和電容的微弱變化也會對輸出頻率造成較大的影響小尺寸的開關具有較大的電阻，和PMOS負載管串聯起來大大增加了RC乘積；而較大的開關不僅浪費面積又具有比較大的寄生電容，同樣不利於頻率的提高。為了不使開關電阻較大地幹擾高頻輸出頻率，選擇將互補開關30-37置於可選負載管20～27的柵級。雖然置於正反饋迴路中的開關會對耦合強度有些影響，但輸出頻率的惡化程度卻比直接串聯好得多。又因為高阻態是電路中不希望出現的狀態，需要一組互補開關30～37，開關在某個負載沒有被選中的時候將其柵極接為高電平屏蔽。
對於一個固定的控制電壓，當開關S1～S4全部打開的時候，延遲單元的負載為所有PMOS管負載並聯，電阻最小，頻率最高。當開關S1～S4全部關閉的時候，延遲單元恢復至原始結構(即圖4)，並聯電阻數目最少，阻值最大，頻率最低。當開關導通數目介於0、4之間時，頻率在兩個極值之間變化。在電路起始時，默認為典型工藝和環境(TT@75℃)，延遲單元工作於中間狀態，即S1和S2導通，S3和S4關斷。如果VCO的輸出頻率在控制電壓可及範圍之內達到所需，維持該狀態。反之，如果不能滿足需要的頻率，則需通過自適應開關機制自動校準。
為了有效模擬實際，高頻環振仿真中應該加入版圖寄生參數才能得到準確的輸出頻率。這不僅包括器件、連線本身的電阻電容也包括平行和垂直連線間的耦合電容(RCC參數提取)。由於高頻環振中電流較大，較寬的金屬連線會帶來很大的電容負載，加上各種耦合效果，後仿真的頻率比單純線路仿真會有較大偏差。因此為得到需要頻率，需要在後仿真基礎上對電路參數(或者版圖布局)進行修改。圖6給出了VCO版圖參數提取後仿真得到的頻率隨控制電壓(線性度最好的一段，即有效區間)變化曲線。曲線62、63分別代表在沒有採用頻率校準機制下，工藝角FF@75℃和SS@75℃下增益曲線與典型情況曲線64在任何電壓下不能交迭，即沒有公共部分。這意味著當僅工藝偏差存在時電路已經無法鎖定在正確頻率。而自校準開關引入後，可以看到開關的通斷有效的平移了增益曲線(65～68)，使得在控制電壓允許範圍以內，工藝變化對頻率變化的影響大幅度削弱，在TSMC 0.18um最極端工藝下(一定的溫度範圍內)VCO都能自動覆蓋一個共同頻率(4.625GHz)，且VCO的增益基本保持不變。
圖7顯示了隨流片工藝和工作溫度變化開關的自動開關的控制狀態圖。每個狀態上的數字依次表示S1～S2的狀態，「1」為導通，「0」為關閉。雙環代表起始狀態，設定為TT@75℃情況(1100)。如果流片工藝發生偏差或者起始工作溫度過高或過低，開關狀態會根據實線的路徑進行調節，直至覆蓋到需要的頻率。此時由工藝和起始溫度帶來的偏差基本消除。如果工作過程中，環境發生了較大的變化，如溫度驟升或者驟降，造成頻率範圍超出所需頻率，需要逆向調節來滿足頻率捕捉，這是圖7中虛線所示情況。但需要注意，開關的不連續變化必須能夠通過控制電壓的微調彌補。當然，任何電路必有一定適用範圍，超出兩個極值狀態的工藝和溫度變化，電路無法通過自身結構校準，則必須重新進行參數設計。
對於頻率自動校準開關的實現，首先要監視環路工作狀態。鎖相環具有兩個天然鎖定判定信號可提供控制電壓和鑑相器輸出的電流開關，它們具有不同的判定方法。這裡選用控制電壓作為監控信號。如圖8所示，當控制電壓vctrl低於下限值vref_low或者高於上限值vref_high(線性度最好的一段的兩個端電壓)，並保持較長一段時間，意味著電路由於工藝或是溫度的波動偏離了正常的工作範圍，無法鎖定。所以當延遲檢測單元74、75檢測到比較器76、77輸出的有效使能信號後，立即進行延遲檢測，如果判斷出控制電壓超出限定的極限值的時間超過設定時間，方向指示信號con_m或com_p會變成0，與非門70輸出為1，觸發3bit計數器71～73工作。如果vctrl＞vref_high，con_p為0(有效)，表示計數器71～73正向計數，其3比特輸出結果經由解碼電路78後，令開關導通的數目增加一個。如果此後控制電壓恢復正常範圍，則狀態保持。反之如果vctrl仍然持續超出vref_high，再一個延遲單元的延遲時間後，計數器再加1，導通開關再增加一個。對該電路設計，兩個開關打開後已能基本覆蓋工藝極值(SS和FF)和溫度較大範圍的變化。但是不排除意外可能使vctrl仍然不能回歸正常，第三次延遲後計數器再加1，達到」A2A1A0」＝」010」，這是一個溢出標誌，指示電路在現有條件下無法正常工作，同時將該狀態鎖定(為避免狀態循環)。當然，如果此狀態不是由不可修復的工藝造成，隨著環境變化，vctrl可能自動恢復至正常範圍，甚至保持低於vref_low，即con_m有效標誌著VCO頻率過高，需要系統關閉一些開關。這時con_m作為」A2A1A0」＝」010」的解鎖信號會將計數器解除鎖定，計數器71～73開始倒向計數。如果初始狀態vctrl＜vref_high，con_m為0(有效)，則以上過程逆向，con_p作為」A2A1A0」＝」100」的解鎖信號。
圖9是整個鎖相環設計的閉環仿真結果。為了驗證輸出頻率的工藝和溫度補償特性，即在各種工藝和溫度條件下環路輸出頻率的自適應校準特性，仿真包括TT@75℃、SS@75℃、SS@125℃、FF@25℃四種情況。因為這四種情況分別說明了環路工作在無開關變化(即維持初始值不變)、部分開關打開、全部開關打開、全部開關關斷四種代表性策略。結果顯示出在幾種極端環境下，環路通過自適應檢測和開關補償校準能夠很好的進入鎖定狀態，輸出穩定的高頻時鐘。發明中的自適應校準延遲單元及與之配合的自適應監控系統對於流片工藝波動和工作溫度波動的補償是行之有效的，整個環路設計亦是一個很有應用價值的強壯的(robust)高頻時鐘發生電路。
權利要求
1.一種自適應工藝和溫度補償的高頻環振型鎖相環電路，其特徵在於包括一自鑑頻鑑相器(49)，它將輸入參考時鐘和N分頻器(55)的反饋時鐘進行比較；一個差分電荷泵(50)，它與一個無源的濾波器(51)相結合將鑑頻鑑相器(49)產生的相位誤差轉換成差分控制電壓；一個線性的雙端轉單端放大器(52)，它將差分控制電壓轉換成一個單一控制電壓，來調諧帶補償開關的多通路環壓控振蕩器(53)的輸出頻率；一個共模反饋電路54，連接在差分電荷泵(50)和雙端轉單端放大器(52)之間，將差分電荷泵(50)輸出的差分控制電壓信號的共模電平控制在後級電路允許的電平範圍內；一個帶補償開關的多通路環壓控振蕩器(53)，連接於雙端轉單端放大器(52)的輸出端；一個N分頻器(55)，連接於鑑相鑑頻器(49)和壓控振蕩器(53)之間；一個自適應補償開關控制電路(56)，一端連接雙端轉單端放大器(52)的輸出端，並於壓控振器(53)連接，用於在工藝波動和工作溫度變化情況下對壓控振蕩器(53)的頻率偏移進行補償；該電路模塊具有兩個參考電壓，其值為壓控振蕩器(53)的控制電壓線性度最好的一段的兩個極值，其內部的比較電路將控制電壓與極值進行比較和延遲檢測，最終判斷其工藝和溫度對電路的影響程度並依此進行相應補償。
2.根據權利要求1所述的鎖相環電路，其特徵在於所述的帶補償開關的多通路環壓控振蕩器53，其主體結構採用多通路、子環結構，其中，對於某個節點，有兩條不同的通路將其與輸入連接在一起，這兩條通路中一條通路為主通路，另一條通路為輔助通路；除主體結構外還在其壓控正反饋通路中並聯有可選負載管陣列，在該負載管陣列的柵極連接有互補控制開關。
3.根據權利要求2所述的鎖相環電路，其特徵在於所述的共模反饋電路(54)採用對稱NMOS和PMOS網絡。
4.根據權利要求2所述的鎖相環電路，其特徵在於所述的可選負載陣列中，每一路可選負載及及其開關的尺寸是相同。
全文摘要
本發明屬於集成電路技術領域，具體為一種在各種工藝和溫度下自適應頻率補償的高頻環振型鎖相環電路。該電路由一個能夠自適應校準中心頻率的多通路環形壓控振蕩器、差分電荷泵、線性雙轉單電路、分頻器等電路構成。其中，自適應多通路壓控振蕩器具有快慢兩條增益通路，其負載管串接於壓控通路中，形成正反饋。為工藝和溫度補償設計的可選負載陣列和開關與原PMOS負載並列，並由一個自動開關控制模塊根據工藝和溫度條件監控環路鎖定狀況，並決定並聯負載的數目。該發明通過自適應反饋監控並補償的方法大大降低了高頻多通路環振型鎖相環在實際應用對工藝和溫度的依賴性，其簡便易行、移植性好的特點更使其具有高的應用價值。
文檔編號H03L7/18GK1937410SQ20061003015
公開日2007年3月28日 申請日期2006年8月17日 優先權日2006年8月17日
發明者陸平, 葉凡, 任俊彥, 鄭增鈺, 李寧 申請人:復旦大學