薄膜電晶體數組結構及其製造方法

2023-04-23 00:20:01 1

專利名稱：薄膜電晶體數組結構及其製造方法
技術領域：
本發明有關於一種薄膜電晶體(thin-film transistor, TFT)數組結構 及其製造方法，尤指一種將儲存電容設置於數據線區域，使得儲存電容 區域不佔據畫素顯示區域，以提高開口率的薄膜電晶體數組結構及其制 造方法。
背景技術：
近年來在顯示器市場上，逐漸以輕薄短小並且無輻射危害的平面顯 示器為主流產品。其中，使用薄膜電晶體的液晶顯示器(liquid crystal display, LCD)由於具有較高的解析度且適用於各種尺寸的面板，因此 目前市面上主要的平面顯示器產品是以薄膜電晶體液晶顯示器(TFT LCD)為主。請參閱圖1，其為習知薄膜電晶體液晶顯示器的薄膜電晶體結構示意 圖，其是以五道光罩的製程加以完成。首先，在一基板101上沉積第一 導電層102，並且使用第一道光罩定義出所需的圖形，以作為柵極電極。 然後，依序沉積柵極絕緣層103、半導體層104以及n型摻雜半導體層 105，並且使用第二道光罩定義出所需的圖形。接著，形成第二導電層106， 並且使用第三道光罩定義出所需圖形，以作為源極電極以及漏極電極。 在使用第三道光罩的製程中，同時也利用背通道蝕刻(back channel etching, BCE)去除柵極電極上方的n型摻雜半導體層105。然後，沉積 保護層107並且使用第四道光罩蝕刻形成接觸孔108。最後，沉積ITO
透明電極109並且使用第五道光罩定義出所需圖形。透過上述五道光罩 製程即可完成薄膜電晶體矩陣用以控制平面顯示器上各畫素的顯示效 果。在圖1中，此種利用五道光罩所形成的薄膜電晶體數組結構是利用 第一導電層102、柵極絕緣層103、保護層107以及透明電極109的三層 結構作為儲存電容110。該儲存電容110的作用在於使充電電壓能保持至 下一次畫面更新的時候。儲存電容(Cs) IIO又可分為"柵極上儲存電容"(Cs on gate )以 及"共極上儲存電容"(Cs on common)兩種，分別如圖2A與圖2B中 所示。由於儲存電容的布局主要包括儲存電容電極以及連接各畫素的儲 存電容間的訊號線。因此，柵極上儲存電容相較於共極上儲存電容，由 於柵極線可作為連接各畫素的儲存電容間的訊號線與部分的儲存電容電 極面積，因此不需額外增加訊號線，即可獲得較高的開口率。然而，在圖2A與圖2B中，由於儲存電容包夾兩層介電層，不論是 柵極上儲存電容或是共極上儲存電容的儲存電容結構為了達到儲存足夠 的電容量，因此會布設於掃描線112與數據線113所圍繞的區域當中， 並且佔據相當的面積，因此畫素顯示區域114皆會因儲存電容110的存 在而降低開口率。為了有效提升開口率，美國專利第6，262，784號揭露了一種主動矩陣 型顯示裝置，其是利用第一導電層、畫素電極與該兩者之間所包夾的介 電層來形成儲存電容結構。此外，美國專利第6,262,784號所揭露的儲存 電容結構為了降低電容寄生效應，該專利的實施必須使用特殊的布局設 計。然而，就該美國專利所揭露的技術而言，其儲存電容的區域仍佔據 了一定的畫素顯示區域，因而限制了其開口率的大小。
因此，亟需一種薄膜電晶體數組結構及其製造方法，使得儲存電容 的區域不佔據畫素顯示區域，以提高開口率，並且透過將平坦層厚度加 厚以解決電容的寄生效應問題。發明內容本發明的主要目的在於提供一種薄膜電晶體數組結構及其製造方 法，其是透過將儲存電容布設於數據線區域，藉以提升畫素的開口率。本發明的另一目的在於提供一種薄膜電晶體數組結構及其製造方 法，其是透過將平坦層厚度加厚，藉以解決電容的寄生效應問題。為達上述的目的，本發明提供一種薄膜電晶體數組結構，包括一基 板上所依序形成的一第一導電層、 一絕緣層、 一半導體層、 一摻雜半導 體層、 一上透明電極、 一平坦層、 一第二導電層以及一保護層，使得該 薄膜電晶體數組包括多數個畫素，每一該畫素包括 一薄膜電晶體，使用該第一導電層作為該薄膜電晶體的一柵極，並且使用該第二導電層作 為該薄膜電晶體的一漏極與一源極； 一掃描線，電性連接於該薄膜晶體 管的該柵極； 一數據線，電性連接於該薄膜電晶體的該源極/該漏極；一 儲存電容，由該第一導電層、該絕緣層以及該上透明電極所形成於該數 據線的區域，其中該上透明電極作為該儲存電容的一上電極且該第一導 電層作為該儲存電容的一下電極，並且該儲存電容透過該上透明電極而 電性連接至該薄膜電晶體的該漏極/該源極，以維持該薄膜電晶體所對應 的該畫素的一充電電壓；以及一畫素電極，使用該上透明電極而電性連 接至該薄膜電晶體的該漏極/該源極；其中該畫素的畫素顯示區域定義為 未與該薄膜電晶體、該掃描線、該數據線以及該儲存電容重疊的該上透 明電極區域。 為達上述的目的，本發明更提供一種薄膜電晶體數組的製造方法， 包括以下步驟於一基板上形成一第一導電層，以定義出一薄膜電晶體 區域、 一掃描線區域、 一數據線區域與一儲存電容區域，該第一導電層 作為該薄膜電晶體的一柵極以及該儲存電容的一下電極，其中該儲存電 容區域位於該數據線區域；於該第一導電層上方依序形成一絕緣層、一 半導體層以及一摻雜半導體層，並且移除該薄膜電晶體區域以外的該半 導體層以及該摻雜半導體層；於該摻雜半導體層上方以及未覆蓋該摻雜 半導體層的該絕緣層上方定義出一上透明電極，作為一畫素電極與該儲 存電容的一上電極；分別形成圖案化的平坦層於該儲存電容的上電極、 該掃描線區域以及該數據線區域上方；形成一圖案化的第二導電層於該 平坦層以及該上透明電極上方，以作為該薄膜電晶體的一漏極與一源極 以及該儲存電容的一下電極；以蝕刻方式，依序去除該柵極電極上方的 該上透明電極、該摻雜半導體層及部分的該半導體層；以及形成一圖案 化的保護層。在一具體實施例中，該第一導電層可為一柵極金屬層與一下透明電 極。較佳者，柵極金屬層包括鉻(Cr)、 Mo (鉬)、鋁(Al)、鉭(Ta)與 其組合的至少一種。較佳者，該下透明電極包括氧化銦錫(ITO)與氧化 銦鋅(IZO)的至少一種。較佳者，該絕緣層材料包括氧化矽、氮化矽以及氮氧化矽的至少一 種。該半導體層為一非晶矽層。該摻雜半導體層為一n型非晶矽層。該 上透明電極包括氧化銦錫(ITO)與氧化銦鋅(IZO)的至少一種。該平 坦層包括至少一有機高分子材料。該第二導電層包括鉻(Cr)、鋁(Al) 與其組合的至少一種。該保護層包括氧化矽、氮化矽以及氮氧化矽的至 少一種。


圖1為習知薄膜電晶體結構示意圖；圖2A為習知的柵極上儲存電容結構示意圖；圖2B為習知的共極上儲存電容結構示意圖；圖3A至圖3G為本發明的薄膜電晶體數組結構的製造流程示意圖； 圖4為本發明一較佳具體實施例的薄膜電晶體數組結構的上視示意 圖；以及圖5為本發明另一較佳具體實施例的薄膜電晶體數組結構的上視示 意圖。主要組件符號說明101- 基板102- 第一導電層103- 柵極絕緣層104- 半導體層105- n型摻雜半導體層106- 第二導電層107- 保護層108- 接觸孔109- 透明電極110- 儲存電容111- 共極區域112- 掃描線113- 數據線114- 畫素顯示區域301- 基板302- 第一導電層303- 柵極金屬層304- 下透明電極305- 絕緣層306- 非晶矽半導體層307- n型摻雜非晶矽半導體層308- 上透明電極309- 儲存電容310- 平坦層311- 第二導電層312- 保護層 41-薄膜電晶體
411柵極 412漏極/源極42- 掃描線43- 數據線44- 共極線45- 畫素顯示區域具體實施方式
為使貴審査員對於本發明的特徵、目的及功能有更進一步的認知與理解，茲配合圖示詳細說明如後請參閱圖3A至圖3G，其為本發明的薄膜電晶體數組結構的製造流 程示意圖。首先，如圖3A所示，在一基板301上沉積一第一導電層302， 並且利用第一道光罩來圖案化該第一導電層302，以定義出一薄膜電晶體 區域、 一掃描線區域(圖中未示)、 一數據線區域(圖中未示)與一儲存 電容區域，該第一導電層作為該薄膜電晶體的一柵極電極以及該儲存電 容的一下電極。在本發明中，該儲存電容區域位於該數據線區域。較佳 者，該第一導電層302包括一柵極金屬層303以及一下透明電極304。如 此在對畫素顯示區域中的第二導電層311 (圖3E)作選擇性蝕刻時，該 下透明電極304會保護住第一導電層302不被蝕刻液蝕刻。否則，第一 導電層302必須選用不會被第二導電層311 (圖3E)的蝕刻液所蝕刻的 材質。在本具體實施例中，該柵極金屬層303可選用例如鉻(Cr)、 Mo (鉬)、鋁(Al)或鉅(Ta)等金屬或其合金。在本具體實施例中，該下 透明電極304可使用氧化銦錫(ITO)或氧化銦鋅(IZO)。接著，如圖3B所示,依序沉積一絕緣層305 、 一非晶矽半導體層(a-Si) 306以及一n型摻雜非晶矽半導體層307。然後，再利用第二道光罩作圖 案化處理，使該非晶矽半導體層306以及該n型摻雜非晶矽半導體層307 僅形成於該薄膜電晶體的柵極電極上方。在本具體實施例中，該絕緣層 305材料可採用氧化矽(SiOx)、氮化矽(SiNx)、氮氧化矽(SiOxNy)或其它同性質的絕緣材料。請續參閱圖3C，於基板上沉積一上透明電極308，並利用第三道光 罩作圖案化處理，使該上透明電極覆蓋於該摻雜半導體層307上方以及 未覆蓋該摻雜半導體層307的該絕緣層305上方，作為畫素顯示區域215 (圖4)的畫素電極與儲存電容的上電極。藉此，由第一導電層302、絕 緣層305以及上透明電極308所組成的三層結構即可形成儲存電容309。 在本具體實施例中，該上透明電極308可使用氧化銦錫或氧化銦鋅。然後，利用第四道光罩形成如圖3D所示的平坦層310，以覆蓋該儲 存電容的上電極、該掃描線區域以及該數據線區域上方。由於該平坦層 310的厚膜，故而可有效降低寄生電容效應。在本具體實施例中，該平坦 層310包括至少一有機高分子材料(例如，壓克力)。接著，如圖3E所示，利用第五道光罩定義出一第二導電層311於該 平坦層310以及該上透明電極308上方。在本具體實施例中，該第二導 電層311可選用例如鉻(Cr)或鋁(Al)等金屬或其合金。接著，如圖3F所示，利用蝕刻處理，將薄膜電晶體的柵極電極上方 的上透明電極308、 n型摻雜非晶矽半導體層307部分的該非晶矽半導體 層306依序去除，藉以形成薄膜電晶體的源極與漏極。最後，如圖3G所示，利用第六道光罩於該基板301最上層定義出一
圖案化的保護層(passivation layer) 312，並且，利用選擇性蝕刻將畫素 電極與焊墊上的第二導電層去除，至此，薄膜電晶體結構於焉完成。其 中，該保護層是用以與大氣隔絕並提升組件可靠度。在本具體實施例中， 該保護層312可採用氧化矽(SiOx)、氮化矽(SiNx)、氮氧化矽(SiOxNy) 或其它類似材料。請參閱圖4，其為本發明一較佳具體實施例的薄膜電晶體數組結構的 上視示意圖。如圖4所示，本發明的薄膜電晶體數組結構包括多數個畫 素，每一該畫素包括 一薄膜電晶體41，是使用該第一導電層作為該薄 膜電晶體41的一柵極411，並且使用該第二導電層作為該薄膜電晶體41 的一漏極與一源極412; —掃描線42，電性連接於該薄膜電晶體41的該 柵極411; 一數據線43，電性連接於該薄膜電晶體41的該漏極/該源極 412; —儲存電容309，由該第一導電層、該絕緣層以及該上透明電極308 (圖中的斜線部分)所形成於該數據線43的區域，其中該上透明電極308 作為該儲存電容的一上電極且該第一導電層作為該儲存電容的一下電 極，並且該儲存電容309透過該上透明電極308而電性連接至該薄膜晶 體管41的該漏極/該源極412，以維持該薄膜電晶體41所對應的該畫素 的一充電電壓；以及一畫素電極，使用該上透明電極308而電性連接至 該薄膜電晶體41的該源極/該漏極412;其中該畫素的畫素顯示區域45 定義為未與該薄膜電晶體41、該掃描線42、該數據線43以及該儲存電 容309重疊的該上透明電極區域308。因此，在本發明中由於儲存電容 309布設於數據線43區域，因此與習知技術相較之下，可獲得較高的開 口率，故能有效提升顯示器的畫質。圖5為本發明另一較佳具體實施例的薄膜電晶體數組結構的上視示 意圖。所不同於圖4者，在圖5中，儲存電容309 (如圖中虛線所示)的 下電極是與共極線44相連接，而非與柵極線相連接。雖然圖5的畫素結 構的開口率不如圖4的畫素結構，但由於儲存電容309是布設於數據線 43區域，因此與習知技術相較之下，仍可獲得較高的開口率。綜上所述，當知本發明提供一種薄膜電晶體數組結構及其製造方法， 其將儲存電容設置於數據線區域，使得儲存電容的區域不佔據畫素顯示 區域，以提高開口率，並且透過平坦層的厚膜厚度以解決電容的寄生效 應問題。故本發明實為一富有新穎性、進步性，及可供產業利用功效者， 應符合專利申請要件無疑，爰依法提請發明專利申請，懇請貴審査員早 日賜予本發明專利，實感德便。但以上所述，僅為本發明的較佳實施例而已，並非用來限定本發明 實施的範圍，即凡依本發明申請專利範圍所述的形狀、構造、特徵、精 神及方法所為的均等變化與修飾，均應包括於本發明的申
權利要求
1、一種薄膜電晶體數組結構，包括一基板上所依序形成的一第一導電層、一絕緣層、一半導體層、一摻雜半導體層、一上透明電極、一平坦層、一第二導電層以及一保護層，使得該薄膜電晶體數組包括多數個畫素，每一該畫素包括一薄膜電晶體，是使用該第一導電層作為該薄膜電晶體的一柵極，並且使用該第二導電層作為該薄膜電晶體的一漏極與一源極；一掃描線，電性連接於該薄膜電晶體的該柵極；一數據線，電性連接於該薄膜電晶體的該源極/該漏極；一儲存電容，由該第一導電層、該絕緣層以及該上透明電極所形成，該儲存電容與該數據線的布設區域重疊，其中該上透明電極作為該儲存電容的一上電極且該第一導電層作為該儲存電容的一下電極，並且該儲存電容透過該上透明電極而電性連接至該薄膜電晶體的該漏極/該源極；以及一畫素電極，是使用該上透明電極而電性連接至該薄膜電晶體的該漏極/該源極。
2、 如權利要求1所述的薄膜電晶體數組結構，其特徵在於該第一導電層包含一柵極金屬層與位於該柵極金屬層之上的一下透明電極。
3、 如權利要求1所述的薄膜電晶體數組結構，其特徵在於該半導 體層為一非晶矽層。
4、 如權利要求1所述的薄膜電晶體數組結構，其特徵在於該摻雜 半導體層為一n型非晶矽層。
5、 如權利要求1所述的薄膜電晶體數組結構，其特徵在於該平坦層包括至少一有機高分子材料。
6、 一種薄膜電晶體數組的製造方法，其特徵在於包括以下步驟 於一基板上形成一第一導電層，以定義出一薄膜電晶體區域、 一掃描線區域、 一數據線區域與一儲存電容區域，該第一導電層作為該薄膜 電晶體的一柵極以及該儲存電容的一下電極，其中該儲存電容區域位於 該數據線區域；於該第一導電層上方依序形成一絕緣層、 一半導體層以及一摻雜半 導體層，並且移除該薄膜電晶體區域以外的該半導體層以及該摻雜半導 體層；於該慘雜半導體層上方以及未覆蓋該摻雜半導體層的該絕緣層上方 定義出一上透明電極，作為一畫素電極與該儲存電容的一上電極；分別形成圖案化的平坦層於該儲存電容的上電極、該掃描線區域以 及該數據線區域上方；形成一圖案化的第二導電層於該平坦層以及該上透明電極上方，以 作為該薄膜電晶體的一漏極與一源極以及該儲存電容的一下電極；以蝕刻方式，依序去除該柵極電極上方的該上透明電極、該摻雜半 導體層及部分的該半導體層；以及形成一圖案化的保護層。
7、 如權利要求6所述的薄膜電晶體數組的製造方法，其特徵在於 該第一導電層可為一柵極金屬層與一下透明電極。
8、 如權利要求6所述的薄膜電晶體數組的製造方法，其特徵在於 該半導體層為一非晶矽層。
9、 如權利要求6所述的薄膜電晶體數組的製造方法，其特徵在於 該摻雜半導體層為一 n型非晶矽層。
10、 如權利要求6所述的薄膜電晶體數組的製造方法，其特徵在於該平坦層包括至少一有機高分子材料.
全文摘要
一種薄膜電晶體數組結構及其製造方法，將儲存電容設置於數據線區域，使得儲存電容的區域不佔據畫素顯示區域，以提高開口率。該薄膜電晶體數組結構包括一基板上所依序形成的一第一導電層、一絕緣層、一半導體層、一摻雜半導體層、一上透明電極、一平坦層、一第二導電層以及一保護層，使得該薄膜電晶體數組包括多數個畫素，每一該畫素包括一薄膜電晶體、一掃描線、一數據線、一儲存電容、以及一畫素電極。
文檔編號H01L27/12GK101165905SQ20061014094
公開日2008年4月23日 申請日期2006年10月17日 優先權日2006年10月17日
發明者郭建忠 申請人:勝華科技股份有限公司