串行-並行轉換電路和使用這種轉換電路的半導體顯示器件的製作方法

2023-04-23 10:41:51 3

專利名稱：：串行-並行轉換電路和使用這種轉換電路的半導體顯示器件的製作方法
技術領域：
：本發明涉及將串行數字數據轉換為並行數字數據的串行-並行轉換(SPC)電路。本發明還涉及包括這種SPC電路的半導體器件。
背景技術：
：輸入信號是數字數據的半導體器件的例子是有源矩陣型液晶顯示器件。近年來，有源矩陣型液晶顯示器件已經由多個TFTs(薄膜電晶體)構成，而TFT是由多晶矽形成的，並且這種有源矩陣型液晶顯示器件單一地形成有用於顯示圖象的有源矩陣電路和用於驅動該有源矩陣電路的驅動電路。用於數字數據的串行-並行轉換(SPC)電路接收數字數據的輸入(以下稱為「輸入數字數據」)作為輸入信號，並將通過暫時延長輸入數字數據的脈衝長度(脈衝長度可以被延長任何倍數，但是最普通的是延長n倍，其中字母n表示最少為2的自然數)修改的數字數據輸送給有源矩陣型液晶顯示器件的源信號線驅動電路。輸入數字數據的脈衝長度被暫時延長為n倍不會有別的影響，只是會將輸入數字數據的頻率降低為1/n。用於數字數據的SPC電路具有如下所述的重要性。要輸入給有源矩陣型液晶顯示器件的數字數據通常在幾十MHz，但是為符合近來更高清晰度、更高解析度和更多灰度等級的需求，在一百和幾十MHz的數字數據可被統一化。不管怎樣，包含在有源矩陣型液晶顯示器件的源信號線驅動電路中的TFT具有不足以處理這種較高頻率的數字數據的性能，並且它們不能操作或者在可靠性上有困難。因此必須將輸入數位訊號的頻率降低到源信號線驅動電路能夠完美地操作的程度。關於這一點，用於數字數據的SPC電路的功能是降低輸入數字數據的頻率。順便提及，與源信號線驅動電路相比，用於數字數據的SPC電路的規模較小，並且SPC電路中的時鐘信號不易變為「遲鈍」(作為在時鐘信號脈衝的上升或下降的信號延遲)，因此可以在較高的速度驅動SPC電路。如上所述，用於數字數據的SPC電路可以比源信號線驅動電路等更快地被驅動。但是對於符合近來對更高清晰度、更高解析度和更多灰度等級的需求的可靠性和穩定性來說SPC電路的更快操作某種程度上說是不利的。迄今為止已經被本發明人使用的用於數字數據的SPC電路的例子是轉讓給本申請同一受讓人的日本專利申請特許公開No.11-231798(1999)中公開的用於數字數據的SPC電路。該日本專利申請對應美國專利申請系列號09/206297和歐洲專利申請特許公開No.0921517A。所述用於數字數據的例子SPC電路對於其操作來說需要在與輸入數字數據的頻率相同的頻率的時鐘信號。例如，為了將80MHz的串行輸入數字數據轉換成八個並行數字數據，通常給該SPC電路輸送80MHz的時鐘信號。這種操作在功耗、穩定性、可靠性等上是有問題的。
發明內容本發明是鑑於上述問題做出的，並且本發明的目的是提供用於數字數據的新的串行-並行轉換(SPC)電路，該電路的功耗、穩定性和可靠性都優異。下面簡述根據本發明的SPC電路和包含該SPC電路的半導體顯示器件的結構。根據本發明，用於數字數據的串行-並行轉換(SPC)電路將以mHz串行輸入的數字數據轉換為(m·2-y)Hz的2y並行數字數據並輸出2y並行數字數據(其中字母m表示正數，字母y表示自然數)，用於數字數據的串行-並行轉換電路用最高(m/2)Hz的多個時鐘信號操作。通過這種方式，本發明的SPC電路容許用在最高是要輸入的數字數據的頻率的1/2的頻率的時鐘信號操作。此外，在本說明書中，經常限定時鐘信號和數位訊號的頻率，但是它們應該是覆蓋等效頻率的近似頻率。而且，根據本發明，用於數字數據的串行-並行轉換(SPC)電路將以mHz串行輸入的數字數據轉換為(m·2-y)Hz的2y並行數字數據並輸出2y並行數字數據(其中字母m表示正數，字母y表示自然數)，用於數字數據的串行-並行轉換電路用最高(m/2)Hz和最低(m·2-y)Hz的多個時鐘信號操作。此外，根據本發明用於數字數據的串行-並行轉換(SPC)電路將以mHz串行輸入的x位數字數據的各位數字數據轉換為(m·2-y)Hz的2y並行數字數據並輸出2y並行數字數據(其中字母m表示正數，字母x和y表示自然數)；用於數字數據的串行-並行轉換電路包括x個SPC/位電路，所述x位數字數據的各位數字數據輸入給該x個SPC/位電路，每個所述SPC位電路包括第一級到第y級電路，第y級電路把串行輸入的2y-1數字數據的頻率降低一半，並把該2y-1數字數據轉換為2y並行數字數據。另外，根據本發明用於數字數據的串行-並行轉換(SPC)電路把以mHz串行輸入的x位數字數據的各位數字數據轉換為(m·2-y)Hz的2y並行數字數據並輸出2y並行數字數據(其中字母m表示正數，字母x和y表示自然數)；用於數字數據的串行-並行轉換電路包括x個SPC/位電路，所述x位數字數據的各位數字數據輸入給該x個SPC/位電路，每個所述SPC/位電路包括數量由下面給出的公式(1)表示的基本單元，數量由公式(1)表示的所述基本單元的每個把串行輸入的數字數據的頻率轉換為一半，並把串行輸入的數字數據轉換為兩個並行數字數據。k=1y2k-1----(1)]]>此外，根據本發明一種半導體顯示器件具有其中象素TFTs排列成矩陣形的有源矩陣電路、驅動該有源矩陣電路的源信號線驅動電路和柵信號線驅動電路、和用於數字數據的串行-並行轉換電路，其中該用於數字數據的串行-並行轉換電路把以mHz串行輸入的數字數據轉換為(m·2-y)Hz的2y並行數字數據並輸出2y並行數字數據(其中字母m表示正數，字母y表示自然數)；該半導體顯示器件用最高(m/2)Hz的多個時鐘信號操作。此外，根據本發明一種半導體顯示器件具有其中象素TFT排列成矩陣形的有源矩陣電路、驅動該有源矩陣電路的源信號線驅動電路和柵信號線驅動電路、和用於數字數據的串行-並行轉換電路，其中該用於數字數據的串行-並行轉換電路把以mHz串行輸入的數字數據轉換為(m.·2-y)Hz的2y並行數字數據並輸出2y並行數字數據(其中字母m表示正數，字母y表示自然數)；該半導體顯示器件用最高(m/2)Hz和最低(m·2-y)Hz的多個時鐘信號操作。此外，根據本發明一種半導體顯示器件具有其中象素TFTs排列成矩陣形的有源矩陣電路、驅動該有源矩陣電路的源信號線驅動電路和柵信號線驅動電路、和用於數字數據的串行-並行轉換電路，其中該用於數字數據的串行-並行轉換電路把以mHz串行輸入的x位數字數據的各位數字數據轉換為(m·2-y)Hz的2y並行數字數據並輸出該並行數字數據(其中字母m表示正數，字母y表示自然數)；用於數字數據的串行-並行轉換電路包括x個SPC/位電路，所述x位數字數據的各位數字數據輸入給該x個SPC/位電路，每個所述SPC/位電路包括第一級到第y級電路，第y級電路把串行輸入的2y-1數字數據的頻率降低一半，並把該2y-1數字數據轉換為2y並行數字數據。另外，根據本發明一種半導體顯示器件具有其中象素TFT排列成矩陣形的有源矩陣電路、驅動該有源矩陣電路的源信號線驅動電路和柵信號線驅動電路、和用於數字數據的串行-並行轉換電路，其中該用於數字數據的串行-並行轉換電路把以mHz串行輸入的x位數字數據的各位的數字數據轉換為(m·2-y)Hz的2y並行數字數據並輸出2y並行數字數據(其中字母m表示正數，字母y表示自然數)；用於數字數據的串行-並行轉換電路包括x個SPC位電路，所述x位數字數據的各位的數字數據輸入給該x個SPC/位電路，每個所述SPC/位電路包括數量由下面給出的公式(1)表示的基本單元，數量由公式(1)表示的所述基本單元的每個把串行輸入的數字數據的頻率降低到1/2，並把串行輸入的數字數據轉換為兩個並行數字數據。k=1y2k-1----(1)]]>圖1是實施例1中的用於數字數據的串行-並行轉換(SPC)電路的方塊圖；圖2是表示實施例1的SPC電路中的時鐘發生器和SPC/位電路的電路布局的示意圖；圖3是表示實施例1的SPC電路中的SPC基本單元的電路布局的示意圖；圖4A、4B和4C是表示實施例1的SPC電路中的D-鎖存電路的電路布局的示意圖；圖5是用於解釋實施例1的SPC電路的操作的時序圖；圖6是實施例2中用於數字數據的串行-並行轉換(SPC)電路的方塊圖圖7是表示實施例2的SPC電路中的時鐘發生器和SPC/位電路的電路布局的示意圖；圖8是表示實施例2的SPC電路中的數字數據重新排列開關的電路布局的示意圖；圖9是用於解釋實施例2的SPC電路的操作的時序圖；圖10是採用根據本發明的用於數字數據的串行-並行轉換(SPC)電路的實施例3中的有源矩陣型液晶顯示器件的方塊圖；圖11A-11E是表示製造實施例3的有源矩陣型液晶顯示器件的工藝的例子的剖視圖；圖12A、12B和12C是表示製造實施例3的有源矩陣型液晶顯示器件的工藝的例子的剖視圖；圖13A、13B和13C是表示製造實施例3的有源矩陣型液晶顯示器件的工藝的例子的剖視圖；圖14A、14B和14C是表示製造實施例3的有源矩陣型液晶顯示器件的工藝的例子的剖視圖；圖15A-15E是表示製造實施例4的有源矩陣型液晶顯示器件的工藝的例子的剖視圖；圖16A、16B和16C是表示製造實施例4的有源矩陣型液晶顯示器件的工藝的例子的示意圖；圖17A和17B分別是表示其中配備採用本發明的SPC電路的有源矩陣型半導體顯示器件的投影儀的例子示意圖；圖18A-18E分別是表示其中配備採用本發明的SPC電路的有源矩陣型半導體顯示器件的電子設備的例子示意圖；圖19是表示由實施例3中的製造工藝製造的本發明SPC電路的工作波形的波形圖；圖20A、20B和20C分別是表示由實施例3中的製造工藝製造的本發明SPC電路的工作波形的波形圖；圖21是表示TFT特性的曲線圖；圖22表示包括根據本發明的用於數字視頻數據的SPC電路的有源矩陣型液晶顯示器件的顯示例子；圖23表示採用各包括根據本發明的用於數字視頻數據的SPC電路的有源矩陣型液晶顯示器件的投影儀的顯示例子；圖24是表示無閾值混合反鐵電液晶的施加電壓-透射特性的曲線圖；圖25A和25B分別是表示根據本發明的有源矩陣型的EL板的例子的結構的頂部平面圖和剖視圖(實施例9)；圖26A和26B分別是表示本發明的有源矩陣型EL板的另一例子的結構的頂部平面圖和剖視圖(實施例10)；圖27是本發明有源矩陣型EL板的另一例子的剖視圖(實施例11)；圖28A和28B分別是圖27中所示的有源矩陣型EL板的例子的頂部平面圖和電路圖(實施例11)；圖29是本發明的有源矩陣型EL板的又一例子的剖視圖(實施例12)；和圖30A、30B和30C分別是解釋本發明有源矩陣型EL板的不同例子的電路圖(實施例13)。具體實施例方式現在結合實施例介紹根據本發明的用於數字數據的串行-並行轉換(SPC)電路。但是本發明的SPC電路不應該限於下面的實施例。(實施例1)下面參照圖1介紹根據本發明的用於數字數據的串行-並行轉換(SPC)電路的一個實施例。在圖1中，以方塊圖的形式示出本例中用於8位數字數據的SPC電路的電路布局。本例中的用於8位數字數據的SPC電路把以80MHz串行輸入的8位(DIGITALDATA-1(LSB)到DIGITALDATA-8(MSB))數字數據轉換成並行，並輸出每位10MHz的八個並行數字數據。在圖1所示的本例SPC電路中，符號CLK_GEN_L和CLK_GEN_R表示時鐘發生電路，每個時鐘發生電路產生SPC電路工作需要的多個時鐘信號。該時鐘發生電路CLK_GEN_L和CLK_GEN_R可以是本發明的SPC電路或其外部電路的一部分。本例中，40MHz(CK40)的時鐘信號和作為前一信號的反相信號的反相時鐘信號(CK40B)從SPC電路的外部輸入到各時鐘發生電路CLKGEN_L和CLK_GEN_R中。在這種方式中，時鐘信號的頻率可以是外部輸入的數字數據的頻率(本例中為80MHz)的1/2。這是本發明的SPC電路的特點之一。此外，復位信號(RES)饋送給時鐘發生電路CLK_GEN_L和CLK_GEN_R。本例的SPC電路的操作是由復位信號的脈衝輸入啟動的。每個時鐘發生電路CLK_GEN_L和CLK_GEN_R在外部輸入的40MHz時鐘信號的基礎上產生20MHz和10MHz的時鐘信號，並且將產生的時鐘信號和其反相時鐘信號輸送給後面要解釋的SPC/位電路。從圖1所示的每個時鐘發生器CLK_GEN_L和CLKG_EN_R的輸出節點CK40_O傳輸40MHz的時鐘信號，而從輸出節點CK40B_O傳輸其反相時鐘信號。此外，從每個發生器的輸出節點CK20_O輸送20MHz的時鐘信號，並從輸出節點CK20B_O輸送其反相時鐘信號。另外，從每個發生器的輸出節點CK10_O傳輸10MHz的時鐘信號，從輸出節點CK10B_O傳輸其反相時鐘信號。順便提及，在本例中採用了兩個時鐘發生器CLK_GEN_L和CLK_GEN_R，但也可以只採用其中的一個。SPC/位電路是對應數字數據的一個位的電路。本例中，在用於數字數據的SPC電路中包含了8個SPC/位電路(SPC/位-1電路到SPC/位-8電路)。由於本例的SPC電路處理8位的數字數據(DIGITALDATA-1(LSB)到DIGITALDATA-8(MSB))，因此數字數據的位數據(DIGITALVIDEO-1到DIGITALVIDEO-8)分別輸入到SPC/位-1電路到SPC/位-8電路。在從時鐘發生器CLK_GEN輸送的時鐘信號(CK40，CK40B，CK20，CK20B，CK10和CK10B)基礎上，SPC/位電路將以每位80MHz串行輸入的數字數據轉換成並行並以10MHz輸出8並行數字數據。這裡，參照圖2介紹作為本例的SPC電路組成部分的SPC/位電路。圖2表示本例的SPC電路中的時鐘發生器CLK_GEN_L和SPC/位-1電路，其中數字數據的最低位(DIGITALDATA-1)輸入到SPC/位-1電路。順便提及，分別輸入數字數據(DIGITALDATA-2到DIGITALDATA-8)的SPC/位電路基本上與圖2所示的SPC/位-1電路相同。如圖2所示，在本例中，SPC/位-1電路具有第一級電路(1級)、第二級電路(2級)和第三級電路(3級)。SPC/位-1電路包括七個SPC基本單元。更具體地說，第一級電路包括一個SPC基本單元，第二級電路包括兩個SPC基本單元，第三級電路包括四個SPC基本單元。第一級電路的SPC基本單元輸送以來自時鐘發生器CLK_GEN_L或CLKGEN_R的40MHz(CK40)的時鐘信號和其反相時鐘信號(CK40B)。80MHz的數字數據從SPC電路的外部輸入到第一級的SPC基本單元的輸入節點(IN)。最低位(DIGITALDATA-1)的80MHz的8-位數字數據從外部輸入到圖2所示的SPC/位-1電路的第一級電路的SPC基本單元的輸入節點(IN)。40MHz的數字數據從第一級電路的SPC基本單元的輸出節點OUT1和OUT2傳輸到第二級電路的兩個SPC基本單元的各對應輸入節點(IN)。第二級電路的兩個SPC基本單元被輸送以來自時鐘發生器CLK_GEN_L或CLK_GEN_R的20MHz(CK20)的時鐘信號和其反相時鐘信號(CK20B)。20MHz數字數據從第二級電路的SPC基本單元的輸出節點OUT1和OUT2輸送到第三級電路的四個基本單元的各對應輸入節點(IN)。第三級電路的四個SPC基本單元被輸送以來自鍾發生器CLK_GEN_L或CLK_GEN_R的10MHz(CK10)時鐘信號和其反相時鐘信號(CK10B)。從第三級電路的各SPC基本單元的輸出節點OUT1和OUT2輸送10MHz的數字數據。另外，也在分別輸入剩餘七位數字數據(DIGITALDATA-2到DIGITALDATA-8)的SPC/位-2電路到SPC/位-8電路中進行與上述相同的操作，因此從所有SPC/位電路的第三級電路的各SPC基本單元的輸出節點OUT1和OUT2傳輸10MHz的數字數據。這裡，參照圖3介紹構成本例SPC電路的SPC/位電路的SPC基本單元的電路布局。在圖3中，以方塊圖形式示出一個SPC基本單元的電路布局。本例中，任何SPC基本單元都具有如圖3所示的布置。但是，由於各級電路的SPC基本單元的操作頻率不同，因此它們最好由有不同特性的電晶體構成。在圖3所示的SPC基本單元中，符號H-DL和L-DL表示稱為「D-鎖存電路」的鎖存電路。鎖存電路H-DL是在輸入鎖存信號為Hi(高)時鎖住輸入信號(IN)的D-鎖存電路，而鎖存電路L-DL是在輸入鎖存信號為Lo(低)時鎖住輸入信號(IN)的D-鎖存電路。這裡，參照圖4A、4B和4C介紹本例中的D鎖存電路H-DL和L-DL的電路布局。但是也容許採用圖4A、4B和4C中所示那些電路以外的D鎖存電路。D-鎖存電路H-DL示於圖4A中，而D-鎖存電路L-DL示於圖4B中。每個鎖存電路H-DL和L-DL包括兩個時鐘反相電路和一個反相電路。「時鐘反相電路」是在輸入的時鐘信號和其反相時鐘信號基礎上工作的反相電路。本例中的時鐘反相電路的電路布局示於圖4C中。時鐘信號(CK)和其反相時鐘信號(CKB)輸入到各D-鎖存電路H-DL和L-DL中。在本例中，時鐘信號(CK)對應D-鎖存電路H-DL和L-DL中的鎖存信號。此外，在時鐘信號(CK)為Hi時，D-鎖存電路H-DL鎖住從輸入節點IN接收的輸入信號並從輸出節點OUT輸送輸出信號。另一方面，在時鐘信號(CK)為Lo時，D-鎖存電路L-DL鎖住從輸入節點IN接收的輸入信號並從輸出節點OUT輸送輸出信號。這裡，參照圖1和圖2及圖5的時序圖詳細介紹本例中的用於數字數據的SPC電路的操作。在圖5的時序圖中，示出了作為輸入到時鐘發生器CLK_GENL和CLK_GEN_R的信號的40MHz時鐘信號(CK40)(也是從時鐘發生器CLKGEN_L和CLK_GEN_R輸入到SPC/位電路的40MHz時鐘信號)、其反相信號(CK40B)和復位信號(RES)。此外，圖5中還示出了從時鐘發生器CLK_GEN輸入到SPC/位電路的20MHz時鐘信號(CK20)和10MHz時鐘信號(CK10)。而且還示出了80MHz的串行8-位數字數據的最低位(A、B、C、...A』、B』、C』、...、和A」、B」、C」、...)，這些數字數據分別輸送給SPC/位-1電路到SPC/位-8電路。此外，一個數字數據組(例如數據組A)的數據長度為12.5nsec。此外，從每個SPC/位電路的輸出節點OUT100和OUT200(1級)、其輸出節點OUT110、OUT120、OUT210和OUT220(2級)及其輸出節點OUT111(PAO)、OUT112(PEO)、OUT121(PCO)、OUT122(PGO)、OUT211(PBO)、OUT212(PFO)、OUT221(PDO)和OUT222(PHO)(3級)輸送的數位訊號示於圖5的時序圖中。如圖5的時序圖所示，每級的SPC基本單元將輸入數字數據的頻率降低到1/2(換言之，它是數據長度的兩倍)，並且將輸入數字數據順序地轉換為兩並行數位訊號。更具體地說，首先，每個SPC/位電路的1級SPC基本單元將以80MHz串行輸入的數字數據轉換成40MHz的並行數字數據，這些並行數字數據分別從輸出節點OUT100和OUT200傳輸到2級的兩個SPC基本單元的對應輸入節點(IN)。例如，1級的SPC基本單元將以80MHz串行輸入的數字數據(數據長度各為12.5nsec的A和B)轉換成40MHz的兩並行數字數據(數據長度各為25nsec的A和B)。其次，每個SPC/位電路的2級的兩個SPC基本單元將以40MHz串行輸入的數字數據轉換成20MHz的並行數字數據，它們分別從輸出節點OUT110和OUT120及OUT210和OUT220傳輸到3級的四個SPC基本單元。例如，2級的SPC基本單元將以40MHz串行輸入的數字數據(數據長度各為25nsec的A和C)轉換成20MHz的兩並行數字數據(數據長度各為50nsec的A和C)。另外，每個SPC/位電路的3級的四個SPC基本單元將以20MHz串行輸入的數字數據轉換成10MHz的並行數字數據，它們分別從輸出節點OUT111(PAO)和OUT112(PEO)、輸出節點OUT121(PCO)和OUT122(PGO)、OUT211(PBO)和OUT212(PFO)以及OUT221(PDO)和OUT222(PHO)傳輸。例如，3級的SPC基本單元將以20MHz串行輸入的數字數據(數據長度各為50nsec的A和E)轉換成10MHz的兩並行數字數據(數據長度各為100nsec的A和E)。因而，該10MHz的數字數據分別從輸出節點PAO、PBO、PCO、PDO、PEO、PFO、PGO和PHO傳輸。所有SPC/位電路中進行上述操作，結果使串行輸入的80MHz的8位數字數據轉換成10MHz的8個並行8-位數字數據。順便提及，前面已經介紹了涉及本發明的用於數字數據的串行-並行轉換電路將80MHz的8-位數字數據轉換成10MHz的8個並行8-位數字數據的情況的實施例。但是，可適用於本發明串行-並行轉換電路不限於此。根據本發明的用於數字數據的串行-並行轉換電路可以將以mHz串行輸入的數字數據轉換成(m·2-y)Hz的2y個並行數字數據，以便輸出並行數字數據。這裡，字母m表示正數，字母y表示自然數。應該理解，在這種情況下，本發明的串行-並行轉換電路可以用等於或低於(m/2)Hz的多個時鐘信號操作。這裡，對於多個時鐘信號所採用的頻率最高為(m/2)Hz，最低為(m·2-y)Hz。此外，在要被本發明的串行-並行轉換電路處理的數字數據為x位的情況下，輸入x位數字數據的各位的數字數據的SPC/位電路由SPC/位-1電路到SPC/位-x電路的x個SPC/位電路組成。另外，每個SPC/位電路包括多個SPC基本單元，其數量由下面給出的公式(1)表示。這裡，字母x表示最小為2的自然數。k=1y2k-1----(1)]]>更詳細地說，第一級電路包括一個SPC基本單元，第二級電路包括兩個SPC基本單元，第k級電路包括2k-1個SPC基本單元，第y級電路包括2y-1個SPC基本單元。這裡，字母k表示1到y(包括1和y)的自然數。x位數字數據的各位數字數據輸入給對應SPC/位電路。每個SPC/位電路的第k級電路把串行輸入的2k-1數字數據的頻率降低一半，第k級電路把串行輸入的2k-1個數字數據轉換成2k個並行數字數據。2k個並行數字數據輸出到作為後級的第(k+1)級電路的對應SPC基本單元。順便提及，末級的級別電路傳輸對應位數字數據作為SPC電路的輸出。如上所述，根據本發明的用於數字數據的串行-並行轉換電路不受數字數據的任何頻率、其位數量及其分割數量的限制。而且，本發明的串行-並行轉換電路只需要最高為要輸入的數字數據的頻率的一半的頻率的時鐘信號。因此，與現有技術的電路相比，本發明的串行-並行轉換電路的穩定性、可靠性和功耗更優異。(實施例2)現在介紹根據本發明的用於數字數據的串行-並行轉換(SPC)電路的另一實施例。本例中的SPC電路是對實施例1中的SPC電路添加了重新排列數字數據的功能。其餘的結構與實施例1的相同。現在參見圖6，其中以方塊圖示出了本例中的用於數字數據的SPC電路的電路布局。在本例中，與實施例1一樣，也處理8-位的數字數據。與實施例1中的SPC電路一樣，本例中用於8-位數字數據的SPC電路將以80MHz串行輸入的8-位數字數據(DIGITALDATA-1(LSB)到DIGITALDATA-8(MSB))轉換成並行並輸出每位10MHz的8個並行數字數據。如圖6所示在本例的SPC電路中，用於體現數字數據重新排列功能的數字數據重新排列信號(LR)及其反相信號(LRB)輸送給每個SPC/位電路的輸入節點LR_L和LRB_L。這裡，參照圖7介紹作為本例SPC電路的組成部分的SPC/位電路。圖7表示本例的SPC電路中的時鐘發生器CLKGENL和輸入數字數據的最低位(DIGITALDATA-1)的SPC/位-1電路。順便提及，分別輸入數字數據(DIGITALDATA-2到DIGITALDATA-8)的每個SPC/位電路基本上與圖6中所示的SPC/位電路相同。如圖7所示，在本例中，SPC/位-1電路包括7個SPC基本單元和8個數字數據重新排列開關SW_LR。7個SPC基本單元的連接與實施例1中的相同。這裡，本例中的數字數據重新排列開關SW_LR的電路圖示於圖8中。本例中，開關SW_LR包括兩個模擬開關，每個模擬開關由P-溝道電晶體(PchTr)和N-溝道電晶體(NchTr)構成。本例中的數字數據重新排列開關SW_LR可以根據作為輸入接收的信號LR和LRB從輸出節點P3輸送輸入節點P1或輸入節點P2的信號。當保持LR＝Hi(高)和LRB＝Lo(低)時，數字數據重新排列開關SW_LR從節點P3輸出輸入到節點P1的數字數據。另一方面，當保持LR＝Lo和LRB＝Hi時，數字數據重新排列開關SW_LR從節點P3輸出輸入到節點P2的數字數據。下面參照圖9的時序圖介紹本例中用於數字數據的SPC電路的操作。直到第三級電路的SPC基本單元的輸出節點OUT111、OUT112、OUT121、OUT122、OUT211、OUT212、OUT221和OUT222的信號的SPC基本單元的輸出信號與實施例1的相同，因此可參照實施例1。每個SPC/位電路的第三級電路的SPC基本單元將以20MHz串行輸入的數字數據轉換成10MHz的並行數字數據，它們分別從輸出節點OUT111和OUT112、OUT121和OUT122、OUT211和OUT212以及OUT221和OUT222傳輸。當輸入到數字數據重新排列開關SW_LR的信號為LR＝Hi和LRB＝Lo時，這些開關從節點P3輸出輸入給節點P1的數字數據。因此如圖9的時序圖所示，分別從輸出節點PAO、PEO、PCO、PGO、PBO、PFO、PDO、和PHO傳輸數字數據A、E、C、G、B、F、D、和H。當輸入到數字數據重新排列開關SWLR的信號為LR＝Lo和LRB＝Hi時，這些開關從節點P3輸出輸入給節點P2的數字數據。因此如圖9的時序圖示出的和括以括號的，分別從輸出節點PAO、PEO、PCO、PGO、PBO、PFO、PDO和PHO傳輸數字數據H、D、F、B、G、C、E、和A。在所有SPC/位電路中進行上述操作，結果，串行輸入的80MHz8-位數字數據被轉換成10MHz的8個並行8-位數字數據。在這種方式中，通過控制輸入給數字數據重新排列開關SW_LR的信號LR，可以重新排列要從串行-並行轉換電路輸出的數字數據。在本例中，通過控制輸入給數字數據重新排列開關的信號LR，重新排列要從串行-並行轉換(SPC)電路輸出的數字數據。但是，還可以採用這樣的方法預先重新排列要從SPC電路外部輸入的數字數據，然後將該重新排列的數據輸入給SPC電路。該方法對於實施例1的SPC電路中的不包含數字數據重新排列開關的方案尤其有用。(實施例3)在本例中，將介紹上述實施例1或2中的用於數字數據的串行-並行轉換(SPC)電路適用於用於有源矩陣型液晶顯示器件的驅動電路的情況。參見圖10，其中示出了本例中的有源矩陣型液晶顯示器件的示意方塊圖。數字1001表示源信號線驅動電路A，而標記1002表示源信號線驅動電路B。標記1003表示柵信號線驅動電路。此外，標記1004表示有源矩陣電路。以標記1005表示的是用於數字數據的SPC電路，該電路具有在前面實施例2中所述的數字數據重新排列功能。源信號線驅動電路A1001包括移位寄存電路(具有240級×2的移位寄存電路)1001-1、鎖存電路1(鎖住960×8個數字數據的鎖存電路)1001-2、鎖存電路2(鎖住960×8個數字數據的鎖存電路)1001-3、選擇電路1(選擇240個數字數據的選擇電路)1001-4、D/A(數字-模擬)轉換電路(轉換240個數字數據並且還稱為「DAC」的D/A轉換電路)1001-5和選擇電路2(選擇240個數字數據的選擇電路)1001-6。此外，該驅動電路A1001還包括緩衝電路和電平移位電路(都未示出)。此外，為便於說明，DAC1001-5中應該包含電平移位電路。時鐘信號(CK)和啟動脈衝(SP)輸入給移位寄存電路1001-1。輸入給鎖存電路1(1001-2)的是其頻率已經被SPC電路1005降低到10MHz的8個並行8-位數字數據。鎖存信號輸入給鎖存電路2(1001-3)。選擇信號輸入給選擇電路1(1001-4)。輸入給D/A轉換電路1001-5的是高電位電源電壓(DC_VIDEOH)、低電位電源電壓(DC_VIDEO_L)、偏移電源電壓(DC_VIDEO_M)和復位脈衝(ResA和ResB)。另外，選擇信號輸入給選擇電路2(1001-6)。源信號線驅動電路B1002的結構與源信號線驅動電路A1001的結構相同。順便提及，源信號線驅動電路A1001將視頻信號(灰度等級電壓信號)輸送給奇數個源信號線，而源信號線驅動電路B1002將視頻信號輸送給偶數個源信號線。此外，在本例的有源矩陣型液晶顯示器件中，兩個源信號線驅動電路A和B設置成為了電路布局的原因而垂直地保持其間的有源矩陣電路1004。但是，如果可以從電路布局的觀點來看，可以只設置一個源信號線驅動電路。同時，柵信號線驅動電路1003包括移位寄存電路、緩衝電路、電平移位電路等(都未示出)。有源矩陣電路1004具有數量為1920×1080(水平×垂直)的象素。象素TFTs(薄膜電晶體)分配給各象素。源信號線和柵信號線分別電連接到每個象素TFTs的源區和柵極。此外，象素電極與每個象素TFT的漏區電連接。每個象素TFT控制視頻信號(灰度等級電壓)到與之電連接的象素電極的輸送。該視頻信號(灰度等級電壓)輸送給各象素電極，並且所述電壓施加於夾在象素電極和對電極之間的液晶，由此驅動液晶。在本例中，80MHz的8-位數字數據從液晶顯示器件的外部輸入給串行-並行轉換(SPC)電路1005。SPC電路1005轉換外部輸入的80MHz的8-位數字數據，並且將10MHz的8個並行數字數據輸送給源信號線驅動電路A和B。這裡，接下來將介紹本例中的有源矩陣型液晶顯示器件的操作。首先，解釋源信號線側驅動電路A1001的操作。時鐘信號(CK)和啟動脈衝(SP)輸入給移位寄存電路1001-1。該移位寄存電路1001-1在時鐘信號(CK)和啟動脈衝(SP)的基礎上連續產生定時信號，並通過緩衝電路等(未示出)將該定時信號連續地輸送給後級電路。來自移位寄存電路1001-1的定時信號被緩衝電路等緩衝。輸送以定時信號的每個源信號線具有很大的負載電容(寄生電容)，這是因為大量電路或元件與之連接造成的。設置緩衝電路，以便防止每個定時信號的上升或下降由於大負載電容而變為「遲鈍」。接著，被緩衝電路緩衝的定時信號輸送給鎖存電路1(1001-2)。該鎖存電路1(1001-2)具有960級子鎖存電路，每個子鎖存電路處理8-位數字數據。當輸送以定時信號時，鎖存電路1(1001-2)連續地接受從本發明SPC電路1005饋送的8-位數字數據並將它們保持在其中。數字數據完全被寫入鎖存電路1(1001-2)的所有級的子鎖存電路的時間周期被稱為「行掃描周期」。就是說，在正向向前掃描的情況下，行掃描周期是從將數字數據寫入鎖存電路1(1001-2)的最左一級的子鎖存電路中的操作開始時的時間點到將數字數據寫入最右一級的子鎖存電路中的操作結束時的時間點的時間間隔。實際上，有時將水平回掃周期加上上述行掃描周期得到的時間周期稱為「行掃描周期」。一個行掃描周期結束後，與移位寄存電路1001-1的操作定時相符合，鎖存信號輸送給鎖存電路2(1001-3)。此時，被寫入並保持在鎖存電路1(1001-2)中的數字數據同時輸送給鎖存電路2(1001-3)，並且它們被寫入並保持在鎖存電路2(1001-3)的所有級的子鎖存電路中。在來自移位寄存電路1001-1的定時信號基礎上，從本發明的SPC電路1005傳輸的數字數據再次被連續地寫入已經向鎖存電路2(1001-3)傳輸保持的數字數據的鎖存電路1(1001-2)中。在第二周期的一個行掃描周期期間，被寫入並保持在鎖存電路2(1001-3)中的數字數據被選擇電路1(1001-4)連續地選擇並輸送給D/A轉換電路(DAC)1001-5。在本例中，選擇電路1(1001-4)具有子選擇電路，每個子選擇電路對應四個源信號線。順便說明一下，關於選擇電路，還可以採用在轉讓給本申請同一受讓人的日本專利申請特許公開No.11-167373(1999)中公開的選擇電路。該日本專利申請對應美國專利申請系列號09/162230和歐洲專利申請特許公開No.0938074A。根據輸入的選擇信號，一個行掃描周期(水平掃描周期)的每1/4，選擇電路1(1001-4)選擇和輸出對應四個源信號線的數字數據。在本例的選擇電路1(1001-4)中，設置每四分之一源信號線一個子選擇電路。這樣，從鎖存電路2(1001-3)輸送到對應源信號線的8-位數字數據被選擇一個行掃描周期的每1/4時間。被選擇電路1(1001-4)選擇的8-位數字數據輸送給DAC1001-5。在本例中，可以採用任何D/A轉換電路，但是採用在轉讓給與本申請相同的轉讓人的日本專利申請No.10-344732(1998)中公開的D/A轉換電路是有利的。用與前述選擇電路1(1001-4)相同的方式，每1/4掃描周期，從D/A轉換電路1001-5輸出的模擬數據(灰度等級電壓)被選擇電路2(1001-6)選擇並輸送給源信號線。輸送給源信號線的模擬數據輸送到與源信號線連接的有源矩陣電路1004的象素TFTs的源區。源信號線驅動電路B1002具有與前述源信號線驅動電路A1001相同的結構。該驅動電路B1002將模擬數據輸送給偶數個源信號線。柵信號線驅動電路1003包括輸送以來自移位寄存器(未示出)的定時信號的緩衝電路(未示出)，並將定時信號傳輸給對應柵信號線(掃描行)。用於一個水平行的象素TFTs的柵電極連接到每個柵信號線，並且需要用於一個水平行的所有象素TFTs同時被打開。因此，採用的緩衝電路具有大電流容量。在這種方式中，對應象素TFTs被來自柵信號線驅動電路1003的掃描信號切換，並且它們被輸送以來自源信號線驅動電路A(1001)和B(1002)的模擬數據(灰度等級電壓)，由此驅動液晶分子。當根據本發明用於數字數據的串行-並行轉換(SPC)電路適用於與本例一樣的有源矩陣型液晶顯示器件時，可以處理較高頻率的數字數據。下面將介紹製造包括本例中所述的本發明SPC電路的有源矩陣型液晶顯示器件的工藝的例子。本例中，通過舉例介紹液晶顯示器件，其中多個TFTs形成在具有絕緣表面的襯底上，並且在同一襯底上形成有源矩陣電路、源信號線驅動電路、柵信號線驅動電路、本發明的SPC電路、和其它外圍電路。用於製造這個例子的工藝示於圖11A-11E、圖12A-12C、圖13A-13E和圖14A-14C中。順便提及，在下面的例子中將介紹這樣的狀態其中有源矩陣電路的一個象素TFT同時形成有CMOS(互補MOS電晶體)電路，該CMOS電路是其它電路(源信號線驅動電路、柵信號線驅動電路、SPC電路和其它外圍電路)的基本電路。而且，在下面的例子中將介紹關於在CMOS電路中每個P-溝道TFT和N-溝道TFT包括一個柵極的情況的製造步驟，但是同樣可以製造以各包括多個柵極的TFTs如雙柵型或三柵型的TFTs為基礎的CMOS電路。此外，在下面的例子中介紹了作為雙柵N-溝道TFT的象素TFT，但是也可以用單柵型、三柵型等TFT代替。現在參照圖11A。首先，製備石英襯底5001作為具有絕緣表面的襯底。可以使用具有熱氧化膜的矽襯底代替石英襯底。而且還可以採用這樣的方法，其中非晶矽膜一次形成在石英襯底上，並完全熱氧化成絕緣膜。另外，容許採用形成有氮化矽膜作為絕緣膜的石英襯底、陶瓷襯底或矽襯底。然後形成基底膜5002。在本例中，氧化矽(SiO2)用於基底膜5002。在下一步驟形成非晶矽膜5003。調整非晶矽膜5003，使其最後厚度(考慮在熱氧化之後膜變薄獲得的厚度)可以為10到75nm(優選為15到45nm，更優選為25nm)。順便提及，在形成非晶矽膜5003時，完全控制膜中的雜質濃度是很重要的。在本例的情況下，在非晶矽膜5003中，C(碳)、N(氮)和O(氧)是雜質，它們會妨礙非晶膜後來的結晶。控制雜質C和N的濃度以使其在5×1018atoms/cm3以下(通常至多為5×1017atoms/cm3，優選至多為2×1017atoms/cm3)，而雜質O(氧)的濃度被控制在5×1019atoms/cm3以下(通常至多為1×1018atoms/cm3，優選至多為5×1017atoms/cm3)。原因是，以較高濃度存在的雜質對後來的結晶產生有害的影響並導致結晶膜的質量下降。在本說明書中，膜中雜質元素的濃度被定義為SIMS(二次離子質譜儀)的測量結果的最小值。為得到上述結構，本例中使用的低壓熱CVD爐通常應該進行乾洗處理，以便清洗膜形成室。乾洗可以用這種方法進行，即使ClF3(氟化氯)氣體以100到300sccm在被加熱到約200-400℃的爐子內流動，而後用熱分解產生的氟清洗膜形成室。另外，本發明人已經發現，在爐內溫度設置在300℃和ClF3氣體的流量設置在300sccm的情況下，在4小時內可以完全除去約為2μm厚的粘接物質(主要由矽組成)。而且，非晶矽膜5003中的氫的濃度是非常重要的參數，在將氫含量抑制在很低時，可以產生良好結晶性的膜。因此，利用低壓熱CVD形成非晶矽膜5003是有利的。還可以通過優化膜形成的條件而採用等離子體CVD。接下來，進行非晶矽膜5003的結晶步驟。可採用日本專利申請特許公開No.7-130652(1995)中公開的技術作為結晶的方法。該日本專利申請對應美國專利No.5643826和美國專利No.5923962。雖然可以依賴於在該日本專利申請中所述的實施例1和2的任一個的方法，但是在本例中可以有利地採用該日本專利申請(細節見日本專利申請特許公開No.8-78329(1996))的實施例2中所述的技術內容。日本專利申請特許公開No.8-78329中公開的技術是，首先形成厚度為150nm的用於選擇區域的掩模絕緣膜5004，該膜將要用催化劑元素摻雜。掩模絕緣膜5004具有多個開口，以便引入催化劑元素。晶體區的位置可以由這些開口來確定。此外，作為促進非晶矽膜5003結晶的催化劑元素，通過用含有鎳的溶液(乙酸鎳的乙醇溶液)5005旋塗塗敷所得到的襯底。除了鎳元素以外，鈷(Co)、鐵(Fe)、鈀(Pd)、鍺(Ge)、鉑(Pt)、銅(Cu)、金(Au)等任何一種都可以作為催化劑元素(圖11B)。而且，對於用催化劑元素的摻雜步驟也可以採用利用抗蝕劑掩模的離子注入或等離子體摻雜。在這種情況下，減小要摻雜的每個區域的佔據面積並控制後面將要介紹的每個橫向生長區域的生長距離是有利的。因此，這種技術對於構成微型電路非常有效。完成用催化劑元素的摻雜步驟之後，在450℃對得到的襯底進行脫氫處理一個小時左右。之後，通過在500-960℃(通常為550-650℃)下在惰性氣氛、氫氣氛或氧氣氛中對得到的襯底進行熱處理4小時-24小時，使非晶矽膜5003結晶。在本例中，熱處理是在600℃下在氮氣氛中進行了12小時。在這種情況下，優先從出現在用催化劑元素Ni摻雜的區域5004中的晶核進行非晶矽膜5003的結晶，由此形成晶體區5007，每個晶體區是由基本上與襯底5001的襯底平面平行生長的多晶矽膜構成。晶體區5007被稱為「橫向生長區」。由於橫向生長區具有以相對均勻狀態聚集的分立的晶體，因此作為整體來說具有結晶性優異的優點(圖11C)。順便提及，也可以通過用乙酸鎳溶液塗敷其整個表面使非晶矽膜5003結晶，而不採用掩模絕緣膜5004。參照圖11D，其中示出了吸收催化劑元素的工藝。首先，用磷離子摻雜得到的襯底的選擇部分。使用摻雜劑磷的摻雜是在形成掩模絕緣膜5004的狀態中進行的。然後，用摻雜劑磷只摻雜未被掩模絕緣膜5004覆蓋的多晶矽膜5007的那些部分5008(這些部分應該稱為「磷摻雜區5008」)。在這種情況下，應該最佳選擇摻雜的加速電壓和由氧化膜構成的掩模5004的厚度，以免摻雜劑磷穿過掩模絕緣膜5004。雖然掩模絕緣膜5004不一定必須是氧化膜，但氧化膜是有利的，這是因為即使它直接與任何有源層接觸氧化膜也不會構成汙染的原因。摻雜劑磷的劑量可以在1×1014ions/cm2到2×1015ions/cm2數量級。在本實施例的例子中，摻雜劑磷可以利用離子摻雜設備以2×1015ions/cm2的劑量引入。另外，離子摻雜的加速電壓設置在10keV。通過10keV的加速電壓，摻雜劑磷幾乎不會穿過150nm厚的掩模絕緣膜。參照圖11E。接著，在600℃的氮氣氛中對得到的襯底進行熱退火1-12小時(本例中為12小時)，由此除去元素鎳。因此，如圖11E中的箭頭所示，元素鎳被向摻雜劑磷方向拉過去。在600℃的溫度，磷原子幾乎不會在膜5007內遷移，但是鎳原子可以遷移至少幾百μm左右等的距離。因此，可以理解磷是最適於除去鎳的元素之一。下面參照圖12A介紹構圖多晶矽膜5007的步驟。在這種情況下，應該防止留下其中吸除元素鎳的磷摻雜區5008。通過這種方式，獲得作為幾乎不含元素鎳的多晶矽膜的有源層5009、5010和5011。如此獲得的作為多晶矽膜的有源層5009、5010和5011用做後來TFTs的有源層。參照圖12B，用由含有矽的絕緣膜構成的厚度為70nm的柵絕緣膜5012疊加有源層5009、5010和5011。此外，在氧化氣氛中在800-1100℃(優選為950-1050℃)進行熱處理，由此在有源層5009、5010和5011和柵絕緣膜5012之間的界面形成熱氧化膜(未示出)。另外，可以用這種方式使對應要求高速度操作的本發明的SPC電路、驅動電路等的部分的柵絕緣膜5012變薄，即在已經形成這種柵絕緣膜5012之後，部分地除去柵絕緣膜，然後進一步形成柵絕緣膜。另外，可以在這個階段進行用於除去催化劑元素的熱處理(用於除去催化劑元素的工藝)。在這種情況下，使熱處理的氣氛含有滷族元素，並獲得利用滷族元素除去催化劑元素的除氣效果。其中，為了滿意地獲得在滷族元素基礎上的除氣效果，最好在700℃以上的溫度進行熱處理。在700℃和700℃以下的溫度，顯然處理氣氛中的滷素化合物變得很難分解，因此不能獲得除氣效果。在這種情況下，通常可用做含有滷族元素的氣體是選自下列含滷素化合物中的至少一種HCl、HF、NF3、HBr、Cl2、ClF3、BCl2、F2和Br2。在該步驟中，在例如使用化合物HCl的情況下，應該考慮到，在氯的作用下除去有源層中的元素鎳，從而形成易揮發的氯化鎳，該氯化鎳將蒸發到大氣中。此外，在使用滷族元素進行除去催化劑元素的工藝的情況下，該工藝應該在去掉掩模絕緣膜5004之後和有源層構圖之前進行。另外，最好在有源層的構圖之後進行用於催化劑元素的除氣工藝。並且，任何這種工藝都可以結合進行。然後，形成其主要成分是鋁的未示出的金屬膜，並構圖成後來柵極的原型。在本例中，形成的含2wt％鈧(Sc)的鋁膜的厚度為400nm。或者，可以用摻雜了賦予導電類型的雜質的多晶矽膜形成柵極。接下來藉助日本專利申請特許公開No.7-135318(1995)中公開的技術形成多孔陽極氧化膜5013-5020、非多孔陽極氧化膜5021-5024、和柵極5025-5028。(圖12B)。該日本專利申請對應美國專利申請No.5648277。用這種方式獲得圖12B的狀態之後，用作為柵極5025-5028和多孔陽極氧化膜5013-5020的掩模腐蝕柵絕緣膜5012。然後，去掉多孔陽極氧化膜5013-5020以獲得圖12C的狀態。另外，圖12C中的標號5029-5032表示上述處理之後的柵絕緣膜。現在參照圖13(A)，其中示出了用施加一種導電類型的雜質元素摻雜的步驟。對於N-溝道型，雜質元素可以是P(磷)或As(砷)，對於P-溝道型，雜質元素可以是B(硼)或Ga(鎵)。本例中，用於形成N-溝道和P-溝道TFTs的每個雜質摻雜步驟被分成兩個子步驟。首先，進行用於形成N-溝道TFTs的雜質摻雜步驟。在約80keV的高加速電壓下進行用本例中採用的雜質磷摻雜的第一子步驟，由此形成n-區。修調整該n-區，使其呈現1×1018到1×1019aroms/cm3的磷濃度。另外，在約10keV的低加速電壓下進行用雜質摻雜的第二子步驟，由此形成n+區。在這種情況下，由於加速電壓較低，柵絕緣膜5029-5032用做掩模。此外，調整n+區，使其呈現至多為500Ω(優選至多為300Ω)的表面電阻。通過上述步驟形成構成CMOS電路的N-溝道TFT的源區5033和漏區5034、其低濃度雜質區5037、和其溝道形成區5040。並調整構成象素TFT的N-溝道TFT的源區5035和漏區5036、其低濃度雜質區5038、和其溝道形成區5041、5042(圖13A)。另外，在圖13A所示的狀態中，構成CMOS電路的P-溝道TFT的有源層與N-溝道TFT的結構相同。接著如圖13B所示，提供覆蓋N-溝道TFTs的抗蝕劑掩模5043，用施加P型的雜質離子(本例中採用硼)摻雜得到的襯底。與用雜質摻雜的前述步驟一樣，該步驟也分成兩個子步驟。但是，由於N溝道型需要反型成P溝道型，因此以用P離子摻雜的前述濃度的幾倍高的濃度引入B離子。這樣就形成了構成CMOS電路的P-溝道TFT的源區5045和漏區5044、其低濃度雜質區5046、和其溝道形成區5047(圖13B)。此外，在用摻雜了施加導電類型的雜質的多晶矽膜形成柵極的情況下，可以利用用於形成低濃度雜質區的公知側壁結構。接著，通過爐退火、雷射退火、燈退火等的組合激活雜質離子。同時，修復由摻雜步驟造成的有源層的損傷。現在參見圖13C，形成由氧化矽膜和氮化矽膜組成的疊層膜，作為第一層間絕緣膜5048，該膜帶有接觸孔。而後，形成源極和漏極5049-5053。另外，還可以採用有機樹脂膜作為第一層間絕緣膜5048。下面參照圖14A、14B和14C。然後，形成氮化矽膜的第二層間絕緣膜5054。在下一步驟，形成由有機樹脂膜製成的厚度為0.5-3μm的第三層間絕緣膜5056。用於有機樹脂膜的可以是聚醯亞胺、丙烯酸樹脂、聚亞氨醯胺(polyimidoamide)等的任何一種。上述有機樹脂膜的優點是形成膜的方法很容易，該膜很容易增厚，由於有機樹脂的小介電常數而可以降低寄生電容，膜表面的平坦度優異。另外，也可以採用除了上述之外的有機樹脂膜。接著，腐蝕部分第三層間絕緣膜5056，在象素TFT的漏極5053上形成黑矩陣5055，其中第二層間絕緣膜5054插在黑矩陣5055和漏極5053之間。本例中，Ti(鈦)用於黑矩陣5055。另外，本例中，在象素TFT和黑矩陣5055之間形成存儲(retention)電容5058。接著，在第二層間絕緣膜5054和第三層間絕緣膜5056中形成接觸孔，並形成厚度為120nm的象素電極5057。這裡，由於本例介紹了透射型的有源矩陣型液晶顯示器件，因此採用ITO(氧化銦錫)的透明導電膜等作為形成象素電極5057的導電膜。然後，在350℃的氫氣氛中加熱整個襯底1-2小時，使其完全氫化，由此補償膜(尤其是有源層中的)中的懸掛鍵。另外，使用通過將氣體轉化為等離子體產生的氫進行氫化。經過上述步驟完成了有源矩陣襯底，其中CMOS電路和象素矩陣電路形成在同一襯底上。接下來介紹在通過上述步驟製備的有源矩陣襯底的基礎上製造有源矩陣型液晶顯示器件的工藝。在圖14B狀態中的有源矩陣襯底上形成定向膜5059。本例中，聚醯亞胺用於定向膜5059。然後製備對襯底。對襯底是由玻璃襯底5060、由透明導電膜製成的對電極5061和定向膜5062構成。在本例中，定向膜5062是聚醯亞胺膜。形成定向膜之後，進行磨擦處理。另外，在本例中，具有相對寬預傾斜(pretilt)角的聚醯亞胺用於定向膜。接著，按公知的單元組裝步驟利用密封部件(未示出)、間隔物(未示出)等將已經進行了上述步驟的有源矩陣襯底和對襯底彼此固定在一起。隨後，在兩襯底之間注入液晶5063，並用密封劑(未示出)完全密封所得到的結構。在本例中，向列液晶用做液晶5063。然後完成了如圖14C中所示的有源矩陣型透射液晶顯示器件。另外，可以使用雷射光束(通常為準分子雷射光束)代替本例中所述的非晶矽膜的結晶方法使非晶矽膜結晶。此外，使用「SmartCut」、「SIMOX」、「ELTRAN」等的SOI結構(SOI襯底)代替多晶矽膜，可很好地完成另一工藝。下面參照圖19、圖20A、20B和20C介紹本例中的有源矩陣型液晶顯示器件的操作結果。圖19表示在操作本例中的用於數字數據的串行-並行轉換(SPC)電路時獲得的波形圖。圖19中所示的是來自時鐘發生器CLK_GEN_L或CLK_GEN_R的時鐘信號的輸出波形。圖中，符號Ref1表示時鐘信號CK40_O(約40MHz)的輸出波形，符號Ref2表示時鐘信號CK20_O(約20MHz)的輸出波形，符號Ref3表示時鐘信號CK10_O(約10MHz)的輸出波形。另外，符號Ref5表示復位脈衝(RES)，符號Ref4表示實際測量SPC電路中的復位脈衝獲得的信號波形。圖20A、20B和20C表示SPC/位-1電路中的輸出波形，其中8-位數字數據中的最低位數字數據輸入給該SPC/位-1電路。圖20A示出了輸入給SPC/位-1電路的第一級(1級)的SPC基本單元的約40MHz(Ref1)的時鐘信號CK40和80MHz(Ref2)的數字數據，和分別從上述SPC基本單元的輸出節點OUT100和OUT200傳輸的40MHz(Ref3和Ref4)的兩並行數字數據。而且，還示出了復位脈衝(Ref5)。80MHz(Ref2)的數字數據輸送給SPC/位-1電路的輸入節點IN。該80MHz數字數據是串行數字數據，從最左邊的脈衝開始，它們依次具有電平Hi(高)、Lo(低)、Lo、Hi、Lo、Lo、Hi和Hi。另外，該80MHz串行數字數據對應這種的情況，即在圖5中的時序圖中，表示在行DIGITALDATA的數據A、D、G、和H是電平Hi，而其它數據是電平Lo。從分別從輸出節點OUT100和OUT200傳輸的數字數據(Ref3和Ref4)來看，可看到輸入的數字數據(Ref2)的頻率降低到1/2(約40MHz)並轉換成兩並行數字數據(Ref3和Ref4)的狀態。關於行DIGITALDATA的Hi數據A、D、G、和H從輸出節點OUT100和OUT200傳輸的順序，參照圖5的時序圖可清楚看到這種狀態。圖20B表示輸入到SPC/位-1電路的第二級(2級)的SPC基本單元的約20MHz(Ref1)的時鐘信號CK20和40MHz(Ref2)的數字數據，和分別從上述SPC基本單元的輸出節點OUT110和OUT120傳輸的20MHz的兩並行數字數據(Ref3和Ref4)。而且還示出了復位脈衝(Ref5)。在圖20B中，從由輸出節點OUT110和OUT120傳輸的數字數據(Ref3和Ref4)來看，可看到這樣的狀態，其中輸入的數字數據(Ref2)的頻率降低到一半(約20MHz)並轉換為兩並行數字數據(Ref3和Ref4)。此外，圖20C表示輸入給SPC/位-1電路的第三級(3級)的SPC基本單元的約10MHz(Ref1)的時鐘信號CK10和20MHz(Ref2)的數字數據，和分別從輸出節點OUT111和OUT112傳輸的10MHz(Ref3和Ref4)的兩並行數字數據。而且還示出了復位脈衝(Ref5)。在圖20C中，從分別從輸出節點OUT111和OUT112傳輸的數字數據(Ref3和Ref4)來看，可看到這樣的狀態，其中輸入的數字數據(Ref2)的頻率降低到1/2(約10MHz)並轉換為兩並行數字數據(Ref3和Ref4)。如上所述，儘管輸入的數字數據的頻率是約80MHz的較高頻率，根據本發明的用於數字數據的串行-並行轉換(SPC)電路呈現穩定操作。此外，此次製造的本發明SPC電路的最高操作頻率為140MHz(輸入的數字數據為140MHz，時鐘信號為70MHz)。(實施例4)在本例中將介紹用於製造有源矩陣型液晶顯示器件的工藝的另一例子，其中所述有源矩陣型液晶顯示器件包括如上面實施例3中所述的根據本發明的用於數字數據的串行-並行轉換(SPC)電路。而且在本例中，在具有絕緣表面的襯底上形成多個TFTs，並在相同襯底上形成有源矩陣電路、源信號線驅動電路、柵信號線驅動電路、本發明的SPC電路、和其它外圍電路。現在參照圖15A-15E和圖16A-16C介紹作為CMOS電路的基本排列的反相電路。現在參照圖15A-15E。可採用玻璃襯底、塑料襯底、陶瓷襯底等作為襯底6001。還可以採用矽襯底或金屬襯底，典型為不鏽鋼襯底，其表面形成有絕緣膜，如氧化矽膜或氮化矽膜。當然，也可以使用石英襯底。在其上要形成TFTs的襯底6001表面上形成由氮化矽膜構成的基底膜6002和由氧化矽膜形成的基底膜6003。這些基底膜是用等離子體CVD或濺射形成的，並設置以防止任何對TFTs有害的雜質從襯底6001擴散到半導體層中。為此，可形成由氮化矽膜構成的厚度為20-100nm、通常為50nm的基底膜6002，同時形成由氧化矽膜構成的厚度為50-500nm、通常為150-200nm的膠層膜6003。當然，還可以只形成由氮化矽膜構成的基底膜6002或由氧化矽膜構成的基底膜6003。在本例中，考慮到TFTs的可靠性，最希望的是雙層結構。希望要形成得與膠層膜6003接觸的半導體層是由用下述方式製造的晶體半導體製成，所述方式為通過以雷射結晶或熱退火為基礎的固相生長方法，使通過膜形成方法如等離子體CVD、減壓CVD或濺射形成的非晶半導體結晶。還可以施加由上述膜形成方法形成的微晶半導體。這裡可使用的半導體材料包括矽(Si)、鍺(Ge)、矽-鍺合金、和碳化矽。此外，也可以使用化合物半導體材料，如砷化鎵。該半導體層形成為10-100nm厚，典型為50nm。由等離子體CVD產生的非晶半導體膜含有10-40原子％比率的氫。關於這一點，通過在結晶步驟之前進行在400-500℃的熱處理步驟，希望對非晶半導體膜進行脫氫，使氫含量為5原子％或更少。此外，可以用其它形成方法形成非晶矽膜，如濺射或汽相澱積。在這種情況下，應該充分減少含在膜中的雜質元素如氧和氮。另外，由於可以用相同的膜形成方法形成基底膜和非晶半導體膜，因此可以連續形成基底膜6002、基底膜6003和另一半導體層。形成各膜之後，它們的表面不與大氣接觸，因此可以防止表面汙染。結果，可以消除造成TFTs特性分散的原因之一。使非晶半導體膜結晶的步驟可依賴於雷射結晶或熱結晶的公知技術。可以採用以使用催化劑元素的熱結晶技術為基礎的晶體半導體膜。另外，當對由採用催化劑元素的熱結晶技術形成的晶體半導體膜進行吸雜步驟以便除去催化劑元素時，可以獲得優異的TFT特性。根據利用第一光掩模的公知構圖方法，用抗蝕劑膜覆蓋如此形成的晶體半導體膜，並利用幹法腐蝕將其構圖成第一島形半導體層(有源層)6005和第二島形半導體層(有源層)6004。然後，用柵絕緣膜6006覆蓋第二島形半導體層6004和第一島形半導體層6005，其中柵絕緣膜6006的主要成分是氧化矽或氮化矽。可以用等離子體CVD或濺射方法形成厚度為10-200nm、優選50-150nm的柵絕緣膜6006(圖15A)。此外，使用第二光掩模形成覆蓋第二島形半導體層6004和第一島形半導體層6005的溝道形成區的抗蝕劑掩模6007和6008。在這種情況下，可以在形成布線的區域中形成抗蝕劑掩模6009。隨後，通過用施加n-導電類型的雜質元素摻雜，進行形成第二雜質區的步驟。作為雜質元素，公知為磷(P)、砷(As)、銻(Sb)等，這些雜質給晶體半導體材料賦予n-導電類型。在本例中採用了元素磷，但可採用使用磷化氫(PH3)的離子摻雜用於摻雜。在該步驟中，由於元素磷穿過柵絕緣膜6006以便用該元素摻雜下層半導體層，因此離子摻雜的加速電壓設置在80key的某高電壓。作為摻雜劑要引入到半導體層中的元素磷的濃度優選設置在1×1016-1×1019atoms/cm3範圍內。這裡該濃度設置為1×1018atoms/cm3。這樣，就在半導體層中形成了用元素磷摻雜的區域6010、6011。這裡形成的第二雜質區的部分用做LDD區(圖15B)。為去掉抗蝕劑掩模，可使用市場上可買得到的鹼性分解溶液，但本例中使用灰化也是有效的。灰化是這樣一種方法，即在氧化氣氛中生長等離子體，並使硬化的抗蝕劑暴露於等離子體，以便除去抗蝕劑。在本例中，在所述氣氛中向氧添加水蒸氣是有效的。隨後，在柵絕緣膜6006表面上形成第一導電層6012。第一導電層6012是使用主要成分為選自Ta、Ti、Mo和W的元素的導電材料形成的。此外，第一導電層6012的厚度設置在10-100nm，優選150-400nm(圖15C)。例如可以採用下列化合物中的任一種WMo、TaN、MoTa和WSix(其中保持2.4＜x＜2.7)。與元素Al或Cu相比，導電材料如Ta、Ti、Mo或W的電阻率較高。但是，在本例中，毫無疑問可以使用這些導電材料，從而相對於要製造的電路的面積來說，得到約100cm2的最大面積。然後，使用第三光掩模形成抗蝕劑掩模6013、6014、6015和6016。抗蝕劑掩模6013用於形成P溝道TFT的柵極，而抗蝕劑掩模6015和6016分別用於形成柵布線和其柵總線。此外，形成覆蓋第一島形半導體層6005整個表面的抗蝕劑掩模6014，它用於在下一步驟檢測引入半導體層的雜質的掩模。通過幹法腐蝕去掉第一導電層不需要的部分，由此形成第二柵極6017、柵布線6019和柵總線6020。在本例中，灰化對於消除腐蝕後留下的剩餘物是有效的。隨後，用剩下的未受損傷的抗蝕劑掩模6013、6014、6015和6016，以這樣的方式進行形成第三雜質區的步驟，其中用施加p-導電類型的雜質元素摻雜要在其中形成p-溝道TFT的第二島形半導體層6004的部分。公知作為這種雜質元素的是硼(B)、鋁(Al)和鎵(Ga)，它們可以給予p導電類型。在本例中，採用雜質元素硼，並且用乙硼烷(B2H6)實現離子摻雜。而且在這種情況下，離子摻雜的加速電壓設置為80keV，以便以2×1020atoms/cm3的濃度引入元素硼。這樣就形成了如圖15D所示的用元素硼以高濃度摻雜的第三雜質區6021、6022。在圖15D的步驟去掉抗蝕劑掩模之後，使用第四光掩模形成抗蝕劑掩模6023、6024和6025。第四光掩模用做形成n-溝道TFT的柵極，並用幹法腐蝕形成第一柵極6026。在這種情況下，形成第一柵極6026以便穿過柵絕緣膜與部分第二雜質區6010、6011疊加(圖15E)。此外，完全去掉抗蝕劑掩模6023、6024和6025之後，使用第五光掩模形成抗蝕劑掩模6029、6030和6031(參見圖16A)。形成抗蝕劑掩模6030以便覆蓋第一柵極6026並與部分第二雜質區6010、6011疊加。換言之，抗蝕劑掩模6030用於確定每個LDD區的偏移量。這裡，可以使用抗蝕劑掩模6030去掉部分柵絕緣膜，由此預先剝去要形成第一雜質區的半導體層的表面部分。對於這種情況，可以有效地進行用施予n-導電類型的雜質元素摻雜的下一步驟。然後，通過用施予n-導電類型的雜質元素摻雜進行形成第一雜質區的步驟。因此形成用做源區的第一雜質區6032和用做漏區的第一雜質區6033。本例中，使用磷化氫(PH3)的離子摻雜用於摻雜。而且，在本步驟中，由於元素磷穿過柵絕緣膜6006以便用該元素摻雜下層半導體層，因此離子摻雜的加速電壓設置在較高的80keV。這些區域中的磷元素的濃度比用施予n-導電類型的第一雜質元素摻雜的步驟中的濃度高，其最好設置為1×1019-1×1021atoms/cm3。本例中，該濃度設置為1×1020atoms/cm3(圖16A)。隨後，在柵絕緣膜6006、第一和第二柵極6026、6017、柵布線6027和柵總線6028的表面上形成第一層間絕緣膜6034和第二層間絕緣膜6035。第一層間絕緣膜6034是氮化矽膜，並且其厚度為50nm。另一方面，第二層間絕緣膜6035是氧化矽膜，其厚度為950nm。這裡形成的氮化矽膜的第一層間絕緣膜6034是用於進行熱處理步驟所必須的。該膜對於防止第一和第二柵極6026、6017、柵布線6027和柵總線6028被氧化是很有效的。需要進行用於激活賦予n-導電類型和p-導電類型並以單獨的濃度引入的雜質元素的熱處理步驟。該步驟可以通過用電熱爐的熱退火、用前述準分子雷射器的雷射退火或用滷素燈的快速退火(RTA)來完成。雷射退火可以在低襯底加熱溫度激活雜質元素，但是很難激活隱藏在柵極下面區域中的雜質元素。因而，本例中採用熱退火。這種情況下的條件是氮氣氛，加熱溫度為300-700℃，優選350-550℃。本例中熱處理是在450℃下進行2小時。在熱處理步驟，可以預先向氮氣氛中加入3-90％的氫。此外，進行完熱處理步驟之後，最好是進行氫化步驟，該氫化步驟是在含3-100％氫的氣氛中、在150-500℃、優選為300-450℃的溫度下進行2-12小時。或者，可以在150-500℃、優選200-450℃的襯底溫度下進行氫等離子體處理。對於任何一種情況，氫可以補償留在半導體層中或其界面的缺陷，由此提高TFTs的特性。然後，使用第六光掩模，用預定抗蝕劑掩模覆蓋第一層間絕緣膜6034和第二層間絕緣膜6035，並通過腐蝕形成具有通到各TFTs的源區和漏區的接觸孔。此外，形成第二導電層，並藉助採用第七光掩模的構圖步驟形成源極6036、6037和漏極6038。在本例中，用於電極的第二導電層形成為三層結構，其中利用濺射連續形成100nm厚的Ti膜、含Ti且厚度為300nm的Al膜和150nm厚的Ti膜，但圖中未示出。對於上述步驟，以自對準形成p-溝道TFT，以非自對準形成n-溝道TFT。CMOS電路的n-溝道TFT形成有溝道形成區6042、第一雜質區6045、6046和第二雜質區6043、6044。其中，第二雜質區6043、6044分別由與柵極疊加的區域(GOLD區)6043a、6044a和不與柵極疊加的區域(LDD區)6043b、6044b構成。此外，第一雜質區6045作為源區，而第一雜質區6046作為漏區。另一方面，p-溝道TFT形成有溝道形成區6039和第三雜質區6040、6041。此外，第三雜質區6040作為源區第三雜質區6041作為漏區(圖16B)。另外，圖16C表示反相電路的頂部平面圖，並且TFT部分的A-A』剖視結構、柵布線部分的B-B』剖視結構和柵總線部分的C-C』剖視結構對應圖16B中所示部分。本例中，柵極、柵布線和柵總線是由第一導電層形成的。在圖15A-15E和圖16A-16C中，示出了n-溝道TFT和p-溝道TFT互補地組合在其中的CMOS電路，但是也可以同樣製造採用n-溝道TFTs的NMOS電路、有源矩陣電路等。用與實施例3中相同的方法將如此製備的有源矩陣襯底製造成有源矩陣型液晶顯示器件。(實施例5)在上述實施例3和4的有源矩陣型液晶顯示器件中，以向列液晶為基礎的TN模式用做顯示模式，但也可以採用其它顯示模式。另外，可以使用無閾值反鐵電液晶或快速響應時間的鐵電液晶構成有源矩陣型液晶顯示器件。例如，可以採用在下列文獻中公開的液晶由H.Furue等人在1998年的SID中公開的「CharateristicandDrivingSchemeofPolymer-StabilizedMonostableFLCDExhibitingFastResponseTimeandHighContrastRatiowithGray-ScaleCapability」；T.Yoshida等人在1997年的SID文摘、841中公開的「AFull-ColorThresholdlessAntiferroelectricLCDExhitingWideViewingAnglewithFastResponseTime」；由S.Inui等人在J.Mater.Chem1996年的6(4)、第671-673頁中公開的「Thresholdlessantiferroelectricinliquidcrystalsanditsapplicationtodisplays」；和美國專利No.5594569。在某一溫度範圍內呈現反鐵電相的液晶稱為「反鐵電液晶」。具有反鐵電液晶的混合液晶包括稱為「無閾值混合反鐵電液晶」的液晶，其呈現透射率隨著電場連續變化的電光響應特性。已經發現，無閾值混合反鐵電液晶包括呈現所謂的「V形電光響應特性」的液晶和驅動電壓約為±2.5V(單元厚度為約1-2μm)的液晶。對此，圖24示出了呈現V形電光響應的無閾值混合反鐵電液晶的「光透射率與施加電壓」特性的例子。圖24所示曲線的縱坐標軸表示透射率，而橫坐標表示施加電壓。此外，在液晶顯示器件的入口側上的極化器的透射軸設置成基本上與無閾值混合反鐵電液晶的近晶層的法線方向平行，其中所述方向實際上與液晶顯示器件的摩擦方向一致。此外，顯示器件出口側的極化器的透射軸設置成基本上與入口側的極化器的透射軸垂直。從圖24可以看出，當採用這種無閾值混合反鐵電液晶時，可以實現低電壓驅動和灰度等級顯示。即使在這種低電壓驅動的無閾值混合反鐵電液晶用於包括本發明的用於數字數據的串行-並行轉換(SPC)電路的有源矩陣型液晶顯示器件的情況下，也可以降低DAC(D/A轉換電路)的輸出電壓，從而可以降低DAC的操作電源電壓，並且可以使驅動器的工作電源電壓設置為較低。因而可以實現有源矩陣型液晶顯示器件的低功耗和高可靠性。因此，在採用其LDD區(低濃度雜質區)相對較窄(例如0-500nm或0-200nm)的TFT的情況下，使用上述低電壓驅動的無閾值混合反鐵電液晶也是有效的。通常，無閾值混合反鐵電液晶呈現大幅度的自發極化，並且自身具有大的介電常數。因此，在無閾值混合反鐵電液晶用於液晶顯示器件的情況下，顯示器件的象素需要相對大值的存儲電容。要使用的無閾值混合反鐵電液晶最好具有自發極化。順便提及，由於通過採用上述無閾值混合反鐵電液晶實現了低電壓驅動，因此可以降低有源矩陣型液晶顯示器件的功耗。此外，具有如圖24所示的電光特性的任何液晶都可以用做根據本發明的液晶顯示器件的顯示介質。另外，根據其施加電壓可以調製其光學特性的任何其它顯示介質都可以用於包括本發明的SPC電路的有源矩陣型半導體顯示器件。例如，可以採用電致發光元件。另外，除了TFT以外，也可以使用MIM元件等作為構成有源矩陣型液晶顯示器件的有源矩陣電路的有源元件。而且，雖然上述實施例3和4中介紹了頂柵型的TFTs，但是包括本發明的SPC電路的有源矩陣型半導體顯示器件(通常為液晶顯示器件)可以由底柵型如反向交錯型的TFTs構成。(實施例6)採用根據本發明的用於數字數據的串行-並行轉換(SPC)電路的有源矩陣型半導體顯示器件(包括有源矩陣型液晶顯示器件)具有很多應用。在本例中，將介紹其中各裝有採用本發明SPC電路的有源矩陣型半導體顯示器件的半導體器件或裝置。上述半導體器件或裝置是視頻攝像機、靜止攝像機、投影儀、頭部安裝型顯示器、車輛導航設備、個人計算機、可攜式信息終端(如可移動計算機或可攜式電話機)，等等。這些例子示於圖17A和17B和圖18A-18E中。圖17A表示正面型投影儀，它由主體10001、有源矩陣型半導體顯示器件10002(通常為液晶顯示器件)、光源10003、光學系統10004和螢光屏10005構成。另外，雖然圖17(A)中示出了包括單個半導體顯示器件的正面型投影儀，可以通過組合三個有源矩陣型液晶顯示器件(分別對應顏色R、G和B中的光)實現更高解析度和更高清晰度的正面型投影儀。圖17B表示背面型投影儀，其中標號10006表示主體，標號10007是有源矩陣型半導體顯示器件，標號10008是光源，標號10009是反射器，標號10010是螢光屏在圖17B中，背面型投影儀包括三個有源矩陣型半導體顯示器件(分別對應顏色R、G和B中的光)。圖18A展示了可攜式電話機，它由主體11001、聲音輸出裝置11002、聲音輸入裝置11003、有源矩陣型半導體顯示器件11004、操作開關11005和天線11006構成。圖18B展示了視頻攝像機，它由主體12001、有源矩陣型半導體顯示器件12002、聲音輸入裝置12003、操作開關12004、電池12005和圖像接收裝置12006。圖18C表示可移動計算機，由主體13001、攝像裝置13002、圖像接收裝置13003、操作開關13004和有源矩陣型半導體顯示器件13005構成。圖18D表示頭部安裝型顯示器，由主體14001、有源矩陣型半導體顯示器件14002構成。圖18E表示可攜式筆記本(電子筆記本)，由主體15001、有源矩陣型半導體顯示器件15002、15003、存儲介質15004、操作開關15005和天線15006構成。(實施例7)在本例中，將介紹製造包括本發明的用於數字數據的串行-並行轉換(SPC)電路的有源矩陣型液晶顯示器件的例子。此外，在本例中，進行了與實施例3中所述的製造例子基本上相同的工藝，因此不再特別說明。在本實施例的例子中，在圖11A的狀態中，用乙酸鎳溶液塗敷非晶矽膜5003的整個表面而沒採用掩模絕緣膜5004，與用催化劑元素摻雜的步驟一樣。在結束用催化劑元素摻雜的步驟之後，在450℃對得到的襯底進行脫氫處理一個小時左右。然後，通過在惰性氣氛、氫氣氛或氧氣氛中在500-960℃(通常550-650℃)溫度下對得到的襯底進行熱處理4-24小時，使非晶矽膜5003結晶。在本例中，熱處理是在590℃在氮氣氛中進行8小時。而後，進行用於除去催化劑元素的熱處理(用於除去催化劑元素的工藝)。在本例的情況下，使熱處理的氣氛含有滷族元素，並獲得利用滷族元素除去催化劑元素的吸雜效果。這裡，為了滿意地實現以滷族元素為基礎的吸雜效果，最好在700℃以上的溫度下進行熱處理。在等於或低於700℃的溫度，顯然處理氣氛中的滷素化合物將很難分解，因此不能實現吸雜效果。在這種情況下，通常可用做含有滷族元素的氣體的是選自下列含有滷素化合物中的至少一種如HCl、HF、NF3、HBr、Cl2、ClF3、BCl2、F2和Br2。在本實施例中例子中，吸雜工藝是在含O2和HCl的氣氛中在950℃下進行的，同時形成熱氧化膜。隨後形成柵絕緣膜。在本實施例的例子中，柵絕緣膜的厚度設置為約50nm的最終厚度。關於其它步驟可以參照實施例3。由本實施例的製造工藝得到的TFTs的特性列於下面的表1中。表1表1中，I/W表示(溝道長度/溝道寬度)，Ion表示(ON電流)，Ioff表示(OFF電流)，Ion/Ioff表示(ON電流和OFF電流之間比值的常用對數)，Vth是(閾值電壓)，S值是(亞閾值電壓擺動)，μFE是(場效應遷移率)。此外，*μFE表示溝道長度L＝50μm的TFT的μFE。圖21表示通過本實施例的製造工藝得到的TFT特性的曲線。圖中，Vg表示柵電壓，Id表示漏電流，Vd表示漏電壓。(實施例8)在本例中，將介紹包括根據本發明的用於數字視頻數據的串行-並行轉換(SPC)電路並由本發明人製造的有源矩陣型液晶顯示器件的例子。下面的表2中列出了包括由本發明人製造的根據本發明的SPC電路有源矩陣型液晶顯示器件的技術指標。表2表2中的「數據驅動器」和「掃描驅動器」分別表示源信號線驅動電路和柵信號線驅動電路。在本實施例的例子中，源信號線反相顯示作為尋址模式。圖22表示在本例中所述的包括根據本發明的用於數字視頻數據(8位)的串行-並行轉換(SPC)電路的有源矩陣型液晶顯示器件。另外，圖23示出了採用在本例中所述的各包括根據本發明的用於數字視頻數據(8位)的SPC電路的有源矩陣型液晶顯示器件的正面型投影儀的顯示例子。關於該正面型投影儀，可以參照實施例6。從圖22和23可以看出，儘管1980×1080個象素的高解析度，包括本發明的SPC電路的有源矩陣型液晶顯示器件實現了非常高的清晰度顯示和非常精細灰度等級顯示。(實施例9)在本例中將介紹利用本發明製造EL(電致發光)顯示板的例子。圖25A是採用本發明的EL顯示板的頂部平面圖。參見圖25A，標號4010表示襯底，標號4011表示象素單元，標號4012表示源側驅動電路，標號4013表示柵側驅動電路。各驅動電路經過布線4014、4015和4016引到FPC(撓性印刷電路)4017(還可參見圖25B)，並與外部設備連接。在這種情況下，覆蓋部件7010、密封部件(也稱為「外殼部件」)7000(圖25B)和氣密密封部件(第二密封部件)7001設置成至少圍繞象素單元，並優選地圍繞驅動電路和象素單元。另外，圖25B示出了本實施例的EL顯示板的剖視結構。在襯底4010和膠層膜4021上形成用於驅動電路(這裡指的是n-溝道TFT和p-溝道TFT組合在其中的CMOS電路)的TFTs4022和用於象素單元(這裡指的只是用於控制流向EL元件的電流的TFT)的TFT4023。這些TFTs可以具有公知結構(頂柵結構或底柵結構)。本發明可用於驅動電路TFTs4022和象素單元TFT4023。當使用本發明完成驅動電路TFTs4022和象素單元TFT4023時，在由樹脂材料製成的層間絕緣膜(整平膜)4026上形成由透明導電膜構成並與象素單元TFT4023的漏電連接的象素電極4027。氧化銦和氧化錫的化合物(稱為「ITO」)或氧化銦和氧化鋅的化合物可用於透明導電膜。此外，形成象素電極4027之後，澱積絕緣膜4028並使其形成有在象素電極4027上的開口。接著形成EL層4029。通過任意組合公知EL材料，可使該EL層4029構形為多層結構或單層結構(空穴注入層、空穴傳輸層、發光層、電子傳輸層和電子注入層)。其結構可以由公知技術來確定。此外，EL材料被分類為低分子材料和高分子(聚合物)材料。在使用低分子材料的情況下，可利用汽相澱積，而在使用高分子材料的情況下，可利用簡單的方法，如旋塗、普通印刷或噴墨印刷。在本例中，EL層是通過利用遮光掩模的汽相澱積形成的。能發出不同波長光的發光層(紅光發光層、綠光發光層和藍光發光層)的每個象素是採用遮光掩模形成的，由此實現彩色顯示。還可採用顏色轉換裝置(CCM)和濾色器組合的方案，和白光發光層和濾色器組合的方案，並且還可以採用這些方法的任何一種。當然，還可以構成發單色光的EL顯示板。形成EL層4029之後，用陰極4030覆蓋。希望事先最大限度地除去存在於陰極4030和EL層4029之間邊界中的潮氣和氧。因而，需要這樣的措施，即在真空中連續形成EL層4029和陰極4030，或者在惰性氣氛中形成EL層4029，然後形成陰極4030，而不使得到的襯底暴露於大氣。在本例中，可以採用多室系統(成組工具系統)的膜形成設備完成上述膜的形成。此外，在本例中，陰極4030可採用由LiF(氟化鋰)膜和Al(鋁)膜組成的多層結構。具體地講，利用汽相澱積在EL層4029上形成厚度為1nm的LiF膜，並用厚度300nm的Al膜覆蓋。當然，也可以使用公知的陰極材料MgAg電極，此外，陰極4030與區域4031中的布線4016連接。該布線4016是用於給陰極4030施加預定電壓的電源電壓輸送線，並通過導電膏材料4032與FPC4017連接。為了使陰極4030和區域4031中的布線4016電連接，需要在層間絕緣膜4026和絕緣膜4028中形成接觸孔。可以預先在腐蝕層間絕緣膜4026時(在形成用於象素電極的接觸孔時)和在腐蝕絕緣膜4028(在形成EL層之前形成開口時)時形成這些接觸孔。或者，在腐蝕絕緣膜4028時，也可以用集合形式腐蝕層間絕緣膜4026。這種情況下，如果層間絕緣膜4026和絕緣膜4028由相同樹脂材料構成，則可以使接觸孔形成為有利形狀。形成覆蓋如此形成的EL元件表面的鈍化膜7013、填充部件7014和覆蓋部件7010。另外，在覆蓋部件7010和襯底4010之間設置密封部件7000，以便包圍EL元件部分，並且在密封部件7000外部形成氣密密封部件(第二密封部件)7001。這種情況下，填充部件7014也是作為用於粘接覆蓋部件7010的粘合劑。可用做填充部件7014的是PVC(聚氯乙烯)、環氧樹脂、矽氧烷樹脂、PVB(聚乙烯醇縮丁醛)或EVA(乙撐乙烯基乙酸酯)。當預先向填充部件7014中加入乾燥劑時，可有利地保持吸溼效果。另外，填充部件7014中可含間隔物。這種情況下，可選擇由BaO製成的粒狀材料作為間隔物，由此使間隔物本身具有吸溼性。在採用間隔物的情況下，鈍化膜7013可以弛豫間隔物壓力。還容許設置與鈍化膜7013分開的弛豫間隔物壓力的樹脂膜等。可用做覆蓋部件7010的是玻璃板、鋁板、不鏽鋼板、FRP(玻璃纖維增強塑料)板、PVF(聚氟乙烯)膜、Mylar膜、聚酯膜或丙烯酸(acrylic)膜。另外，在填充部件7014使用PVB或EVA材料的情況下，採用具有幾十μm厚的鋁箔夾在PVF膜或Mylar膜之間的結構的薄片是有利的。但是，根據從EL元件發出的光的方向(光的輻射方向)，要求覆蓋部件7010具有透光特性。此外，布線4016穿過密封部件7000和氣密密封部件7001與襯底4010之間的間隙電連接到FPC4017。雖然這裡已經介紹了布線4016，但其它布線4014、4015在密封部件7000和氣密密封部件7001下面穿過並與FPC4017電連接，與布線4016一樣。(實施例10)在本例中，參照圖26A和26B介紹使用本發明製造不同於實施例9的結構的EL層的例子。在這些圖中，與圖25A和25B相同的標號表示相同的部分，並省略了關於它們的說明。圖26A是本實施例中的EL顯示板的頂部平面圖，圖26B中示出了沿著圖26A中所示的A-A』平面截取的剖視圖。根據實施例9進行直到形成鈍化膜7013以便覆蓋EL元件表面步驟的步驟。另外，設置填充部件7014以便覆蓋EL元件。該填充部件7014也用做用於粘接覆蓋部件7010的粘合劑。可用做填充部件7014的是PVC(聚氯乙烯)、環氧樹脂、矽氧烷樹脂、PVB(聚乙烯醇縮丁醛)或EVA(乙撐乙烯基乙酸酯)。當預先向填充部件7014中加入乾燥劑時，可有利地保持吸溼效果。此外，填充部件7014中可含間隔物。這種情況下，可選擇由BaO等製成的粒狀材料作為間隔物，由此使間隔物本身具有吸溼性。在採用間隔物的情況下，鈍化膜7013可以弛豫間隔物壓力。還容許設置與鈍化膜7013分開的弛豫間隔物壓力的樹脂膜等。可用做覆蓋部件7010的是玻璃板、鋁板、不鏽鋼板、FRP(玻璃纖維增強塑料)板、PVF(聚氟乙烯)膜、Mylar膜、聚酯膜或丙烯酸膜。另外，在填充部件6004使用PVB或EVA材料的情況下，採用具有幾十μm厚的鋁箔夾在PVF膜或Mylar膜之間的結構的薄片是有利的。但是，根據從EL元件發出的光的方向(光的輻射方向)，要求覆蓋部件7010具有透光特性。然後，使用填充部件7014粘接覆蓋部件7010，之後安裝框架部件7011以便覆蓋填充部件7014的側表面(暴露表面)。用密封部件(用做粘合劑)7012粘接框架部件7011。在這種情況下，最好採用光固化樹脂用於密封部件7012。但是，如果EL層的熱電阻容許，可以使用熱固性樹脂。另外，要求密封部件7012是儘可能防止潮氣和氧進入的材料。還可以向密封部件7012中加入乾燥劑。此外，布線4016穿過密封部件6002和襯底4010之間的間隙與FPC4017電連接。雖然已經介紹了布線4016，但是其它布線4014、4015在密封部件7012下面穿過並與FPC4017電連接，與布線4016一樣。(實施例11)在本例中，在圖27中示出了EL顯示板的象素單元的更詳細的剖視結構，在圖28A中示出了其頂部平面圖，在圖28B中示出了電路圖。由於圖27、圖28A和圖28B中使用了通用的參考標記，因此它們可以互相參考。在圖27中，使用N-溝道TFTs形成設置在襯底3501上的開關TFT5302。雖然本例中採用了雙柵結構，但其本身結構和製造工藝與前述沒有太大區別，因此不再詳細說明。但是，實際上，雙柵結構是兩個TFTs串聯的結構，並且其優點是可以減小OFF電流的幅度。另外，本例中TFT3502具有雙柵結構，但也可以採用單柵結構或採用三柵結構或具有大量柵的多柵結構。而且，可以利用P-溝道TFTs形成TFT3502。同時，使用N-溝道TFT形成電流控制TFT3503。在這種情況下，開關3502的漏布線35通過布線36與電流控制TFT3503的柵極37電連接。此外，由標記38表示的布線是與開關TFT3502的柵極39a、39b電連接的柵布線。由於電流控制TFT3503是用於控制流過EL元件的電流量的元件，大量電流流過TFT，因此該TFT是非常容易由於熱量和熱載流子而退化的元件。因此採用如下結構是很有效的其中LDD區設置在電流控制TFT的漏一側上，以便通過柵絕緣膜與柵極疊加。此外，本例中示出的電流控制TFT3503是單柵結構，但也可以是多個TFTs串聯連接的多柵結構。另外，還容許採用這樣的結構，即多個TFTs並聯連接，以便將溝道形成區分成多個區域，由此可以以高效率輻射熱量。這種結構作為抵抗熱退化的一種手段是很有效的。而且，如圖28A所示，用做電流控制TFT3503的柵極37的布線穿過由標記3504表示的區域中的絕緣膜與電流控制TFT3503的漏布線疊加。在這種情況下，在由標記3504表示的區域中形成電容器。電容器3504用於保持施加於電流控制TFT3503的柵極的電壓。此外，漏布線40與電流饋送線(電源電壓線)3506連接，並且總保持預定電壓施加於布線40。開關TFT3502和電流控制TFT3503與第一鈍化膜41疊加，而第一鈍化膜41還與由樹脂絕緣膜構成的整平膜42疊加。利用整平膜42整平由於TFTs形成的階梯結構是很重要的。由於後面要形成的EL層很薄，因此有時會由於存在任何階梯結構而出現很差的發光。因而，希望在形成象素電極之前整平這些階梯結構，以使EL層可以形成為儘可能平的表面。標記43表示由高反射率的導電膜構成並與電流控制TFT3503的漏電連接的象素電極(EL元件的陰極)。低電阻的導電膜，如鋁合金膜、銅合金膜或銀合金膜，或者這些膜的疊層膜都可用做象素電極43。當然，還可以採用用任何其它導電膜的疊層結構。此外，在由絕緣膜(最好是樹脂)構成的存儲體44a、44b限定的溝槽(對應象素)中形成發光層45。順便提及，雖然這裡只示出了一個象素，但可以分別形成對應各顏色R(紅)、G(綠)、B(藍)的發光層。用於發光層的有機EL材料是π共軛聚合物系材料。上述典型的聚合物系材料是聚對苯撐亞乙烯(PPV)系、聚乙烯咔唑(PVK)系、聚氟系等。另外，PPV系有機EL材料包括很多種類。可以採用在例如H.Shenk，H.Becker，O.Gelsen，E.Kluge，W.Kreuder，andH.Spreitzer」PlolymersforLightEmittingDiodes」，EuroDisplay，Proceedings，1999，pp.33-37和日本專利申請特許公開No.10-92576(1998)中所述的任何材料。作為實際使用的發光層，對於發紅光的發光層可以使用氰基聚亞苯基1，2-亞乙烯基，發綠光的發光層可使用聚亞苯基1，2-亞乙烯基，發藍光的發光層可使用聚亞苯基1，2-亞乙烯基或聚烷基亞苯基。每個發光層的厚度可設置為30-150nm(優選40-100nm)。但是，上述材料只是對於發光層可採用的有機EL材料的例子而已，發光層根本不限於上述材料。可以通過任意組合發光層、電荷傳輸層和電荷注入層形成EL層(可以發光並使載流子遷移以便發光的層)。例如，本例中已經介紹了採用聚合物系材料作為發光層的例子，但也可以使用低分子有機EL材料。還可以使用無機材料如碳化矽用於電荷傳輸層或電荷注入層。公知材料可用做有機EL材料和無機材料。本例中，EL層具有疊層結構，其中發光層45與由PEDOT(聚噻吩)或PAni(聚苯胺)構成的空穴注入層46疊加。空穴注入層46與透明導電膜構成的陽極47疊加。在本例情況下，由發光層45產生的光射向EL顯示板的上表面側(TFT向上方向)，因此陽極必須可傳輸光。氧化銦和氧化錫的化合物或氧化銦和氧化鋅的化合物可用於透明導電膜。但是，由於在已經形成發光層和低熱電阻的空穴注入層之後形成陽極，因此該透明導電膜應該是可以在儘可能最低的溫度下形成的材料。在形成陽極47時，就完成了EL元件3505。此外，這裡「EL元件3503」表示由象素電極(陰極)43、發光層45、空穴注入層46和陽極47形成的電容器。由於象素電極43的面積基本上與圖28A中所示的象素的面積相符，因此整個象素用做EL元件。因而，光的利用效率很高，並且可獲得清晰的圖象顯示。同時，在本例中，陽極47還與第二鈍化膜48疊加。氮化矽膜或氧氮化矽膜可作為第二鈍化膜48。第二鈍化膜48使EL元件與外部隔離，並具有防止有機EL材料由於氧化而退化的功能和抑制氣體從有機EL材料逸出的作用。這樣，可提高EL顯示板的可靠性。如上所述，根據本發明的EL顯示板有由圖27中所示結構的象素構成的象素單元，並且包括OFF電流很低的開關TFTs和可避免熱載流子注入的電流控制TFTs。因而可以獲得具有高可靠性並能產生高質量圖象顯示的EL顯示板。使用本例的EL顯示板作為實施例6中的各電子設備的顯示單元也是有效的。(實施例12)在本例中將介紹在實施例11中所述象素單元中EL元件3505的結構被倒置的結構。參照圖29。順便提及，由於不同於圖27的結構的地方只在於部分EL元件和電流控制TFT，因此省略了其它部分的說明。參見圖29，用P-溝道TFT形成電流控制TFT3503。在本例中，透明導電膜用做象素電極(陽極)50。具體地說，該導電膜由氧化銦和氧化鋅的化合物構成。當然，還可以使用由氧化銦和氧化錫的化合物製成的導電膜。形成由絕緣膜製成的存儲體51a和51b之後；用溶液塗敷形成由聚乙烯咔唑製成的發光層52。發光層52可以順序與由乙醯丙酮化鉀(稱為「acacK」)製成的電子注入層53和由鋁合金製成的陰極54疊加。在此情況下，陰極54還用做鈍化膜。這樣就完成了EL元件3701。在本例的情況下，由發光層52產生的光射向形成有TFTs的襯底，如箭頭所示。使用本例的EL顯示板作為實施例6中的各電子設備也是有效的。(實施例13)在本例中，將參照圖30A、30B和30C介紹象素結構具有不同於圖28B的電路圖中所示結構的情況。在本例中，標記3801表示開關TFT3802的源布線，標記3803表示開關TFT3802的柵布線，標記3804表示電流控制TFT，標記3805表示電容器，標記3806、3808表示電源輸送線，標記3807表示EL元件。圖30A中所示的例子對應電源輸送線3806在兩象素之間公用的情況。即，本例的特點在於兩象素形成得相對於電源輸送線3806線性對稱。在這種情況下，可以減少電源輸送線的數量，因此可進一步提高象素單元的清晰度。此外，圖30B中所示的例子對應電源輸送線3808設置成與柵布線3803平行的情況。另外，在圖30B的結構中，電源輸送線3808和柵布線3803設置成互相不疊加。但是，如果在不同層中形成這兩布線，它們可以設置成穿過絕緣膜互相疊加的形式。在這種情況下，電源輸送線3808和柵布線3803可具有公共的佔據面積，使象素單元的清晰度更高。另外，圖30C所示例子的特點在於電源輸送線3808用與圖30B結構中的相同方式設置成與柵布線3803平行，並且兩象素形成得相對於電源輸送線3808線性對稱。電源輸送線3808設置成與柵布線3808a、3803b中的一個疊加也是有效的。這種情況下，可減少電源輸送線的數量，因而使象素單元的清晰度進一步提高。此外，本例的結構可以與實施例9或10的結構任意組合。使用具有本例象素結構的EL顯示板作為實施例6中的各電子設備的顯示單元也是有效的。(實施例14)在實施例11中所參照的圖28A和28B所示的結構中，為了保持施加於電流控制TFT3503的電壓而提供電容器3504，但是也可以省去電容器3504。在實施例11的情況下，電流控制TFT3503包括設置成穿過柵絕緣膜被柵極疊加的LDD區。通常，在各疊加區域中會形成稱為「柵電容」的寄生電容。本例的特點在於有效利用寄生電容來代替電容器3504。寄生電容的大小取決於柵極和每個LDD區之間的疊加面積。因此可以由包括在疊加區域中的每個LDD區的長度來確定。在實施例13中所參照的圖30A、30B和30C的各結構中可同樣省去電容器3805。此外，本例的結構可以與實施例9-13的結構任意組合。使用具有本例象素結構的EL顯示板作為實施例6中的各電子設備的顯示單元也是有效的。本發明具有以下效果。根據本發明用於數字數據的串行-並行轉換(SPC)電路只需要最高是要輸入的數字數據的頻率的一半的頻率的時鐘信號。因此，與現有技術的轉換電路相比，本發明的SPC電路的穩定性和可靠性更優異。而且，與現有技術用於數字數據的串行-並行轉換電路相比，本發明的SPC電路的組成元件和布線的數量更少，面積更小。因此可以使採用本發明SPC電路的有源矩陣型半導體顯示器件的尺寸更小。權利要求1.一種用於數字數據的串行-並行轉換電路，包括用於以mHz的串行數字數據的輸入端子；連接到該輸入端子的SPC電路；以及連接到該SPC電路的用於以(m·2-y)Hz的2y個並行數字數據的2y個輸出端子；其中字母m表示正數，字母y表示自然數；其中該用於數字數據的串行-並行轉換電路用最高為(m/2)Hz的多個時鐘信號操作，所述的串行-並行轉換電路被連接到2y個數字數據排列開關。2.一種用於數字數據的串行-並行轉換電路，包括用於以mHz的串行數字數據的輸入端子；連接到該輸入端子的SPC電路；以及連接到該SPC電路的用於以(m·2-y)Hz的2y個並行數字數據的2y個輸出端子；其中字母m表示正數，字母y表示自然數；其中該用於數字數據的串行-並行轉換電路用最高為(m/2)Hz、最低為(m·2-y)Hz的多個時鐘信號操作，所述的串行-並行轉換電路被連接到2y個數字數據排列開關。3.一種用於數字數據的串行-並行轉換電路，包括用於以mHz的x位輸入串行數字數據的x個輸入端子；x個SPC電路，其中所述x個SPC電路中的每個被連接到所述x個輸入端子中一個相應的輸入端子並包括第一到第y級電路；其中，所述x個SPC電路中的每個包括(m·2-y)Hz的2y個輸出並行數字數據；其中字母m表示正數，字母x和y表示自然數；其中該用於數字數據的串行-並行轉換電路用最高為(m/2)Hz的多個時鐘信號操作；並且第k級電路將2k-1個串行數字數據的頻率降到1/2，並將該2k-1個串行數字數據轉換成2k個並行數字數據，其中k表示自然數，所述的串行-並行轉換電路被連接到2y個數字數據排列開關。4.一種用於數字數據的串行-並行轉換電路，包括用於以mHz的x位輸入串行數字數據的x個輸入端子；x個SPC電路，其中所述x個SPC電路中的每個被連接到所述x個輸入端子中一個相應的輸入端子並包括個基本單元；其中，所述x個SPC電路中的每個包括(m·2-y)Hz的2y個輸出並行數字數據；這裡，字母m表示正數，字母x和y表示自然數；其中該用於數字數據的串行-並行轉換電路用最高為(m/2)Hz的多個時鐘信號操作；所述個基本單元中的每個將串行數字數據的頻率降到1/2，並將該串行數字數據轉換成兩個並行數字數據，所述的串行-並行轉換電路被連接到2y個數字數據排列開關。5.一種半導體顯示器件，包括其中象素TFT排列成矩陣形狀的有源矩陣電路；源信號線驅動電路；柵信號線驅動電路；和用於數字數據的串行-並行轉換電路，該串行-並行轉換電路包括用於以mHz的串行數字數據的輸入端子；連接到該輸入端子的SPC電路；以及連接到該SPC電路的用於(m·2-y)Hz的2y個並行數字數據的2y個輸出端子；這裡，字母m表示正數，字母y表示自然數；其中該用於數字數據的串行-並行轉換電路用最高為(m/2)Hz的多個時鐘信號操作，所述的串行-並行轉換電路被連接到2y個數字數據排列開關。6.一種半導體顯示器件，包括其中象素TFT排列成矩陣形狀的有源矩陣電路源信號線驅動電路柵信號線驅動電路和用於數字數據的串行-並行轉換電路，該串行-並行轉換電路包括用於以mHz的串行數字數據的輸入端子；連接到該輸入端子的SPC電路；以及連接到該SPC電路的用於(m·2-y)Hz的2y個並行數字數據的2y個輸出端子；這裡，字母m表示正數，字母y表示自然數；其中該用於數字數據的串行-並行轉換電路用最高為(m/2)Hz、最低為(m·2-y)Hz的多個時鐘信號操作，所述的串行-並行轉換電路被連接到2y個數字數據排列開關。7.一種半導體顯示器件，包括其中象素TFT排列成矩陣形狀的有源矩陣電路；源信號線驅動電路；柵信號線驅動電路和用於數字數據的串行-並行轉換電路，該串行-並行轉換電路包括用於以mHz的x位輸入串行數字數據的x個輸入端子；x個SPC電路，其中，所述x個SPC電路中的每個被連接到所述x個輸入端子中一個相應的輸入端子並包括第一到第y級電路；其中，所述x個SPC電路中的每個包括(m·2-y)Hz的2y個輸出並行數字數據；這裡，字母m表示正數，字母x和y表示自然數；其中該用於數字數據的串行-並行轉換電路用最高為(m/2)Hz的多個時鐘信號操作並且第k級電路將2k-1個串行數字數據的頻率降到1/2，並將該2k-1個串行數字數據轉換成2k個並行數字數據，其中字母k表示自然數，所述的串行-並行轉換電路被連接到2y個數字數據排列開關。8.一種半導體顯示器件，包括其中象素TFT排列成矩陣形狀的有源矩陣電路；源信號線驅動電路柵信號線驅動電路和用於數字數據的串行-並行轉換電路，該串行-並行轉換電路包括用於以mHz的x位輸入串行數字數據的x個輸入端子；x個SPC電路，其中，所述x個SPC電路中的每個被連接到所述x個輸入端子中一個相應的輸入端子並包括個基本單元；其中，所述x個SPC電路中的每個包括(m·2-y)Hz的2y個輸出並行數字數據；這裡，字母m表示正數，字母x和y表示自然數；其中該用於數字數據的串行-並行轉換電路用最高為(m/2)Hz的多個時鐘信號操作所述個基本單元中的每個將串行數字數據的頻率降到1/2，並將該串行數字數據轉換成兩個並行數字數據，所述的串行-並行轉換電路被連接到2y個數字數據排列開關。9.根據權利要求5-8中任一項的半導體顯示器件，還包括在每一象素中的一個EL元件。10.根據權利要求1-4中任一項的用於數字數據的串行-並行轉換電路，其中，所述串行-並行轉換電路的基本單元被連接到2y個數字數據重新排列開關。11.根據權利要求5-8中任一項的半導體顯示器，其中，所述串行-並行轉換電路的基本單元通過2y個數字數據重新排列開關被連接到所述的源信號線驅動電路。全文摘要在將串行輸入的數字數據轉換成並行數字數據的用於數字數據的串行－並行轉換(SPC)電路中，使用頻率最高為輸入數字數據的頻率的1/2的時鐘信號用於操作該SPC電路，由此改進了SPC電路的功耗、穩定性和可靠性。文檔編號H01L27/00GK1561004SQ20041005569公開日2005年1月5日申請日期2000年1月28日優先權日1999年1月28日發明者淺見宗廣,納光明,鹽野入豐,長尾祥,豐申請人:株式會社半導體能源研究所