用於以高數據速率執行晶片外數據通信的系統及方法

2023-04-23 10:53:31

專利名稱：用於以高數據速率執行晶片外數據通信的系統及方法
技術領域：
本發明的系統及方法涉及通信及無線相關技術。明確地說，本發明的系統及方法涉 及用於以高數據速率執行晶片外數據通信的系統及方法。
背景技水
通信裝置已變得越來越小且越來越強大，以便滿足消費者需求且改進便攜性及便利 性。消費者已變得依賴於例如蜂窩式電話、個人數字助理(PDA)、膝上型計算機、顯 示裝置、數字訂戶線(DSL)數據機等通信裝置。消費者已開始預期可靠的服務、 擴展的覆蓋區域及增加的功能性。無線通信裝置可被稱為移動臺、臺、存取終端、用戶 終端、終端、訂戶單元、用戶裝備等。
通信系統可同時支持多個通信裝置的通信。在一個實例中，無線通信裝置可經由上 行鏈路及下行鏈路上的發射而與一個或一個以上基站(其或者可被稱為存取點、節點B 等)通信。上行鏈路(或反向鏈路)指代從無線通信裝置到基站的通信鏈路，且下行鏈 路(或前向鏈路)指代從基站到無線通信裝置的通信鏈路。
無線通信系統可為能夠通過共享可用系統資源(例如，帶寬及發射功率)而支持與 多個用戶的通信的多址系統。此類多址系統的實例包括碼分多址(CDMA)系統、寬帶 碼分多址(WCDMA)、時分多址(TDMA)系統、全球移動通信系統(GSM)、頻分多 址(FDMA)系統及正交頻分多址(OFDMA)系統。
從裝置內的一個電路向所述裝置內的另一電路傳送數據可發生於所述通信裝置中的一些或全部通信裝置中，例如超級移動個人計算機(UMPC)。隨著這些裝置的尺寸減小而需要較小的集成電路。然而，隨著電路的幾何形狀減小，具有低功率及低抖動的高速率晶片外通信的困難增加。抖動可指代對產生輸出信號的時間與預期產生輸出信號的時間的變化的測量。因而，可通過提供用於以高數據速率執行晶片外數據通信的系統及方法而實現益處。


圖1為說明根據本發明的系統及方法的裝置的一個實例的框圖；圖2為根據本發明的系統及方法的一個實例的裝置的另一配置圖3為根據本發明的系統及方法的接收器的--個配置；圖4為說明接收器的另一配置的框圖5為說明可在接收器中使用的箝位裝置的一個實例的示意圖；圖6為說明接收器中的可編程洩漏裝置的一個配置的示意圖；圖7為說明接收器中的保護二極體及延遲元件的一個實例的示意圖；圖8為說明接收器中的二極體裝置的一個配置的示意圖9為說明用於實施高速、低功率及低抖動差分接收器的方法的一個實例的流程圖;圖10說明對應於圖9中所示的方法的裝置加功能塊；以及圖11說明可用於電子裝置的各種組件。
具體實施例方式
數據可在單一裝置內從一個集成電路(IC)傳送到另一IC或從所述另一IC傳送到所述一個IC，或在不同裝置之間傳送。IC可被稱為矽晶片。不同IC之間的數據通信可
被稱為晶片外數據通信。傳統的晶片外數據通信技術使用並行低速互補金屬氧化物半導
體(CMOS)數據線。然而，此傳統技術具有許多缺點。舉例來說，此傳統技術佔用大量IC表面區域。另外，其還需要較多封裝引腳。結果，矽成本及封裝成本增加。較小表面區域意味著IC上存在很少空間來添加執行其它功能的額外元件。
另外，電子裝置正變得越來越小。舉例來說， 一些無線通信裝置(例如，蜂窩式電話)呈"翻轉形式"，以便減小所述裝置的總尺寸。作為實例，呈"翻轉形式"的蜂窩式電話可被稱為翻蓋電話。所述電話的第一部分可從所述電話的第二部分"翻轉"打開及閉合。第一部分可包括顯示器。第二部分可包括小鍵盤。連接第一部分與第二部分的組件可被稱為轉向節。在晶片外通信期間，電話的第一部分中的第一 IC可將數據發送到電話的第二部分中的第二 IC/從電話的第二部分中的第二 IC接收數據。連接第一 IC與第二 IC的導線穿過轉向節。在使用上文描述的傳統技術的情況下，使用多個並行線(即，導線)來穿過小轉向節區域變得越來越困難。
一些技術已轉向針對晶片外數據通信使用串行高速數據線。串行高速數據線可最小化用於在裝置內的不同IC之間傳送數據的導線的數目。接收IC可實施晶片上串行到並行轉換，以便經由並行線將數據饋送到微處理器。微處理器可位於接收IC上。
然而，在使用串行數據線的增加的數據速率的情況下，CMOS軌到軌驅動器可能並不以此高數據速率操作。因而，需要高速及低功率串行線。低功率低抖動高速接收器是所述串行線的重要組件。抖動可指代對產生輸出信號的時間與預期產生所述輸出信號的時間的變化的測量。現有工業解決方案使用大量電流。電流的高使用對於底板交流電(AC)插座桌上型應用來說可能並不是不利的，因為大量電流並不是對電源的牽制。然而，消耗大量電流對於電池操作的手持式裝置來說是麻煩的。本發明的系統及方法概述用於接收器的高速、低功率及低抖動設計。所述接收器可實施於裝置內的一個或一個以上IC上。
本發明描述一種電子裝置。所述電子裝置包括第一集成電路(IC)及第二集成電路(IC)。電子裝置還包括經配置以將並行數據信號多路復用為串行數據信號的多路復用器，以及經配置以將串行數據信號從第一IC發射到第二IC的發射器。電子裝置進一步
包括經配置以接收串行數據信號的接收器。接收器包括經配置以將模擬節點的電壓擺動箝位於經確定的範圍內的箝位電路。箝位還有助於擴展接收器的帶寬。
本發明還描述一種用於執行晶片外數據通信的方法。將並行數據信號多路復用為串行數據信號。將串行數據信號從第一晶片發射到第二晶片。在第二晶片處，接收器處理所接收的數據。接收器電路中的箝位電路將與模擬節點相關聯的電壓擺動箝位於經確定的電壓範圍內。這有助於接收器的輸出級中的串聯電晶體離開飽和。箝位還有助於擴展接收器的帶寬。將來自接收器的串行數據輸出多路分用為並行數據信號。由處理器來處理並行數據信號。
本發明還描述一種設備。所述設備包括用於將並行數據信號多路復用為串行數據信號的裝置及用於將串行數據信號從第一晶片發射到第二晶片的裝置。所述設備還包括用於將與模擬節點相關聯的電壓輸出擺動箝位於經確定的電壓範圍內的裝置。這還擴展接收器的帶寬。所述設備進一步包括用於將串行數據信號多路分用為並行數據信號的裝置及用於處理所述並行數據信號的裝置。
本發明還描述一種用於執行晶片外數據通信的集成電路。所述集成電路包括經配置以接收串行數據信號的接收器。所述接收器包括經配置以對接收器內的模擬節點進行偏置並將與所述模擬節點相關聯的電壓擺動箝位於經確定的電壓範圍內的箝位電路。這還擴展接收器的帶寬。所述接收器進一步包括經配置以防止接收器的串聯輸出級裝置進入深截止區的可編程電流洩漏電路。另外，接收器包括經配置以將接收器的輸出箝位於邏輯低直到內部接收器節點接近對應靜態點且接收器偏置電流接近靜態值為止的延遲元件。
圖1為說明根據本發明的系統及方法的裝置100的一個實例的框圖。裝置IOO可為任何種類的電子裝置，包括但不限於無線通信裝置、媒體處理器、PDA、蜂窩式電話等。本發明的系統及方法提供待用於電子裝置100的不同部分之間(例如，不同IC、晶片、電路等之間)的數據通信的接收器。現參看圖l的圖式，第一部分160可包括處理模塊102且第二部分170可包括傳感器模塊112及顯示模塊114。在一個配置中，處理模塊102可為中央處理單元(CPU)、微控制器IC、移動臺數據機(MSM)等。
在--個配置中，傳感器模塊112可為圖像俘獲模塊，例如相機。另外，傳感器模塊112可為全球定位系統(GPS)模塊或可以高速率將數據發射到處理模塊102的任何其它類型的模塊。傳感器模塊112可包括包含發射器110B的主機模塊106B。發射器110B可將數據118B發射到處理模塊102。數據U8B可經由一個或一個以上導線122B而發射。處理模塊102可包括處理器116A及客戶端模塊104A。客戶端模塊104A還可包括接收器108A以接收數據118B。處理器116A可處理所述數據118B。
另外，處理模塊102可包括具有發射器110A的主機模塊106A。發射器IIOA可將數據118A發射到顯示模塊114。在一個配置中，顯示模塊114可為液晶顯示器(LCD)。處理模塊102可使用一個或一個以上導線122A將數據118A發射到顯示器114。顯示模塊114可包括具有接收所述數據118A的接收器108B的客戶端模塊104B。處理器116B可處理所接收的數據118A。每一部分160、 170內的元件的組合可各自被稱為有線收發器，因為每一部分160、 170內的元件是通過導線、電纜等來連接的。
圖2為根據本發明的系統及方法的一個實例的裝置200的另一配置。在一個配置中，裝置200可具有"翻轉"能力(例如，裝置可打開及閉合)。裝置200可包括主顯示器及子顯示器。裝置200的第一部分260及第二部分270可通過連接器220來連接。連接器220可被稱為轉向節。第二部分270可圍繞連接器220的軸線在第- 方向上旋轉且擱置在第一部分260上。可通過圍繞連接器220的軸線在第二方向上旋轉第二部分270而將裝置200翻轉打開。在一個實例中，第一方向與第二方向相反。在一些實例中，可使用子顯示器且可不必翻轉打開裝置來啟動裝置。在其它配置中，裝置200可不包括"翻轉"能力。非翻轉裝置200可包括顯示器及子顯示器。非翻轉裝置可能無需被翻轉打開來啟動。
主機模塊206可包括多路復用器224。多路復用器224可將並行數據線218A轉換成串行數據線222。在一個配置中，多路復用器224可為串行器。
串行數據線222可為兩個導線(即，正線及負線)的差分線。每一併行數據線可同時攜載特定量的數據。舉例來說，如果存在l千兆位的數據，則十個並行數據線可各自攜載100兆位的數據。串行數據線可同時順序地攜載一位或一位以上的數據。可存在多個串行數據線。
發射器210可通過連接器220經由串行數據線222發射數據。客戶端模塊204可包括接收串行數據線222上的數據的接收器208。多路分用器228可將串行數據線222多路分用為並行數據線218B。在一個配置中，多路分用器228可為解串行器。在進一步配置中，多路分用器228可為時鐘及數據恢復(CDR)電路。接收器208可將串行數據線222發送到CDR電路，所述CDR電路將串行數據線222轉換成並行數據線218B。CDR可與同多路復用器224相關聯的時鐘同步，使得可將串行數據線222轉換成並行數據線218B。在一個實例中，關於與多路復用器224相關聯的時鐘的信息被與所述數據一起發送到CDR。或者，所述時鐘可連同在串行數據線222上所發送的數據一起編碼。CDR可解碼所述時鐘，與經解碼的時鐘同步並將串行數據線222轉換成並行數據線218B。在一個配置中，可在串行數據線222的一個線上發送數據且可在第二串行數據線222上發送選通線。CDR可使用選通線來解碼時鐘信息。並行數據線218B可連接到處理所述數據的處理器216。
圖3為根據本發明的系統及方法的接收器308的一個配置。在一個實例中，將第一偏置電流源366A及第二偏置電流源366B輸入到電流輸入級350。此電流可充當用於整個差分放大器353的偏置電流。另外，將第一電壓源368A及第二電壓源368B輸入到差分放大器353的輸入級352。第一電壓源368A及第二電壓源368B可為差分電壓信號。在一個配置中，差分電壓信號可具有約50毫伏(mV)到70mV的電壓擺動。
在一個配置中，第一電壓源368A及第二電壓源368B為差分低電壓源。可使用差分低電壓信令方案，以便抑制可能存在於裝置IOO的環境中的任何共模噪聲。
電流洩漏裝置354A、354B可為可編程洩漏裝置且接收差分放大器353的輸入級352的輸出作為輸入。電流洩漏裝置354A、 354B可使一些電流滲出到輸出級356且因而輔助輸出級356串聯裝置進入深截止區。深截止區可使差分放大器353的高速操作降級。輸出級356可進一步連接到箝位裝置358。箝位裝置358可對接收器內的模擬節點355
9進行偏置且對從輸出級356產生的輸出擺動電壓進行箝位。模擬節點355可在輸出級356與輸出緩衝器360之間。節點355可為敏感節點。模擬節點355上的任何電容可產生低頻極點，從而限制放大器353的帶寬。箝位裝置358可有助於減少模擬節點355上的電容負荷且還提供低輸出阻抗，從而增加接收器的帶寬。
下文提供關於電流洩漏裝置354A、 354B及箝位裝置358的細節。輸出緩衝器360可連接到箝位裝置358且輸出緩衝器360可驅動輸出串行數據信號372以供進一步處理。輸出信號372可為單端CMOS輸出。在一個實例中，將輸出串行數據信號372提供到多路分用器228，所述多路分用器228將串行數據信號372轉換成並行數據信號，如先前所解釋。
另外，接收器308還可包括延遲元件364及保護二極體362A、 362B。保護二極體362A、 362B可保護接收器308的元件以免受破壞性靜電放電(ESD)脈衝的影響。保護二極體362A、 362B可為充電裝置模型(CDM) ESD保護電路。在一個實例中，可將啟用信號374輸入到延遲元件。延遲元件364可將接收器308的輸出信號372保持於邏輯低達經確定的時間段。在一個實例中，將輸入信號(包括差分電壓信號368A、 368B)輸入到保護二極體362A、 362B。
在一個配置中，接收器308可為移動數字顯示接口 (MDDI)物理層(PHY)的元件中的一者。然而，MDDI僅為與接收器308 —起使用的接口類型的一個實例。可在標準連結操作期間使用接收器308。接收器308可將差分低電壓信號轉換成單端CMOS輸出。在一個實例中，接收器308的操作速度可大於一千兆位/秒(Gbps)。另外，接收器308的共模輸入範圍(Vcm)可為軌到軌。在一些配置中，針對軌到軌共模操作引入小於一百的工作循環失真(DCD)及抖動。在進一步實例中，接收器308可包括50mV的最小差分輸入擺動。差分輸入擺動提供對接收器308的敏感度的測量。
在一個實例中，接收器308的輸入敏感度可小於50 mV且接收器308的電流消耗可小於500微安(^A)。在一個配置中，操作輸入電壓368A、 368B對於襯墊功率可為1.65V到1.95 V且對於核心功率為1.08 V到1.45 V。核心功率可用於獲得來自接收器308的電平轉換CMOS輸出。接收器308的操作溫度範圍可為-40攝氏度(°C)到125'C。
接收器308的設計可將p型金屬氧化物半導體(PMOS)場效應電晶體與n型金屬氧化物半導體(NMOS)場效應電晶體輸入對兩者連同對應的尾源一起併入。此互補輸入允許接收器放大器具有寬廣的共模輸入範圍。可合併且鏡射此輸入對的差分輸出電流以執行差分到單端轉換。輸入裝置可在弱反轉區中操作以最小化接收器偏移。尾源可調節信號的軌到軌共模輸入範圍(即，至少0.475 V到1.475 V)。在一個實例中，可通過電源軌來限制共模範圍。在1.65V的低襯墊電源及中間共模輸入信號下，歸因於厚氧化物裝置的高Vt(閥值電壓)，服務於PMOS及NMOS差分對的兩個尾電流源可退出飽和，從而導致差分對中的電流減少且輸出級356中的電流減少。這可對高速操作造成無效且可導致若干位的數據在輸出中丟失。薄氧化物NMOS及PMOS差分對(下文在圖5中進一步解釋)可用於避免這些無效。
圖4為說明接收器408的另一配置的框圖。接收器408的配置類似於圖3中所說明的接收器308的配置。然而，本實例包括二極體裝置474A、 474B,而非電流洩漏裝置354A、 354B。 二極體裝置474A、 474B還可輔助具有級聯裝置的輸出級456避免進入深截止區。深截止區可使放大器的高速操作降級。
圖5為說明可在本發明的系統及方法的接收器108中使用的箝位裝置558的一個實例的示意圖。箝位558可擴展接收器108的帶寬(BW)(即，速度)。箝位558可對模擬節點555進行偏置且將輸出電壓擺動箝位到小電壓範圍，以便將接收器輸出級中的裝置保持於飽和區中。箝位588可通過包括並聯的p型金屬氧化物半導體(PMOS)場效應電晶體及n型金屬氧化物半導體(NMOS)場效應電晶體504而提供低阻抗。可將來自並聯的PMOS電晶體及NMOS電晶體504的低阻抗表示為1/跨導(gm)。
在一個配置中，箝位使用NMOS-PMOS推挽式拓撲結構來向敏感模擬節點555提供低阻抗並對敏感模擬節點555進行偏置。低阻抗及對敏感模擬節點555進行偏置可擴展接收器108的帶寬(BW)。箝位558可不將柵極帽添加於敏感模擬節點580上。柵極帽可為觀察MOS裝置的柵極的電容。到NMOS-PMOS電晶體504的輸入可為輸出級556的輸出。另夕卜，啟用裝置520還可連接到NMOS-PMOS電晶體504。輸出級556的輸出還可為到輸出緩衝器560的輸入。輸出緩衝器560可產生輸出信號572。
圖6為說明接收器608中的可編程洩漏裝置654A、 654B的一個配置的示意圖。(接收器608的一些部分未在圖6中展示。)輸出級656及箝位裝置658也被說明為參考點。洩漏裝置654A、 654B使從輸入裝置對到輸出級656的電流比不平衡，從而在其斷開時在輸出級PMOS/NMOS串聯電晶體中造成小洩漏電流。如先前所提及，可編程洩漏裝置654A、 654B用於輔助輸出級656串聯裝置不進入深截止區。級聯可用於增加放大器的輸出電阻，這有助於改進放大器的增益。經改進的(即，較高的)增益有助於消除任何輸入偏移電壓。級聯還可用於改進信噪比。
圖7為說明接收器708中的保護二極體762及延遲元件764的一個實例的示意圖。(接收器708的一些部分未在圖7中展示。)如先前所提及，保護二極體762可為ESD保護二極體。保護二極體762可保護接收器輸入對電晶體以免受破壞性靜電放電(ESD)脈衝的影響。差分輸入信號768A、 768B可為到保護二極體762的輸入。
延遲元件764可為連接到接收器啟用信號774的非對稱延遲元件。延遲元件可用一 連串非對稱反相器來實施；所得的低到高延遲可比高到低延遲大得多。延遲元件764可 確保接收器708的輸出在接收器708的功率上升周期期間保持為低。延遲元件764可將 接收器輸出箝位於低，直到偏置節點固定到其相應靜態值(即，穩定狀態值)為止。
圖8為說明接收器808中的二極體裝置874A、 874B的一個配置的示意圖。(接收器 808的一些部分未在圖8中展示。)箝位裝置858、輸出級856及輸出緩衝器860在示意 圖內也被說明為參考點。二極體裝置874A、 874B可替代洩漏電流裝置354A、 354B。 二極體裝置874A、 874B可為以二極體配置連接的PMOS/NMOS裝置。洩漏電流裝置 354A、 354B可為PMOS電晶體及/或NMOS電晶體。二極體裝置874A、 874B執行與可 編程洩漏裝置654A、 654B相同的功能。如先前所提及，二極體裝置874A、 874B可用 於輔助具有串聯裝置的輸出級856避免進入深截止區。
圖9為說明用於實施高速、低功率及低抖動差分接收器108的方法900的一個實例 的流程圖。方法900可由裝置100 (例如電子裝置、移動裝置、手持式裝置等)來實施。 在一個配置中，可將並行數據信號多路復用902為串行數據信號。可在第一晶片上對並 行信號進行多路復用902。第一晶片可在處理模塊102、傳感器模塊112、顯示模塊114 等中。
可將串行數據信號發射904到第二晶片。第二晶片可位於不同於第一晶片的模塊中。 舉例來說，第一晶片可位於處理模塊102中且第二晶片可位於顯示模塊114中。在一個 配置中，可在第二晶片處接收906串行數據信號。可對與模擬節點相關聯的電壓信號進 行箝位908。可將信號箝位908到經確定的電壓範圍。舉例來說，可由箝位裝置304來 對電壓信號進行箝位908，以便將輸出級串聯裝置維持處於飽和。
在一個配置中，可將串行數據信號多路分用910為並行數據信號。串行數據信號的 多路分用910可發生於第二晶片上。可由處理器216 (例如微處理器)來處理912並行 數據信號。
上文所描述的圖9的方法可由對應於圖10中所說明的裝置加功能塊的各種硬體及/ 或軟體組件及/或模塊來執行。換句話說，圖9中所說明的框902到912對應於圖10中 所說明的裝置加功能塊1002到1012。
在使用上文所提供的設計技術的情況下，接收器108可滿足先前所指定的設計參數。 在一個配置中，對於低到50mV的輸入電壓擺動，觀測到具有低抖動的高效能(若干千 兆位/秒(Gbps))。本發明的系統及方法的接收器108還可具有高共模抑制比(CMRR)。高CMRR抑制共模噪聲，共模噪聲在無線電產生高電平噪聲的蜂窩式電話中可為高。使 用串行數據線(即，單一導線)來實現至少若干Gbps的數據速率節省了集成電路的表 面區域上的空間且還節省了封裝引腳。接收器108的低功率使用改進了用於裝置100的 電源。在一個配置中，接收器具有在約5到IO毫微安(nA)的範圍內的斷開電流。接 收器108的啟用時間可為約50到60毫微秒(ns)，而斷開時間可小於5ns。較快的啟用 時間可有助於迅速地接通裝置100。可以突發模式發送數據且可迅速地斷開裝置100， 以便節省功率。
圖11說明可用於電子裝置1102的各種組件。電子裝置1102為可經配置以實施本 文中所描述的各種系統及方法的裝置的實例。舉例來說，本文中所揭示的有線接收器108 可為裝置1102的組件。裝置1102可為移動臺、蜂窩式電話、PDA、手持式裝置、衛星 電話、膝上型計算裝置等。當前系統及方法可實施於無線或非無線電子裝置中。不具有 無線能力的裝置的配置可包括處理器、存儲器等，但可不包括收發器、信號檢測器或用 於實施無線能力的其它組件。
裝置1102可包括控制電子裝置1102的操作的處理器1104。處理器1104還可被稱 為中央處理單元(CPU)。存儲器1106 (其可包括只讀存儲器(ROM)與隨機存取存儲 器(RAM)兩者)向處理器1104提供指令及數據。存儲器1106的一部分還可包括非易 失性隨機存取存儲器(NVRAM)。處理器1104通常基於存儲在存儲器1106內的程序指 令來執行邏輯及算術運算。裝置1102還可包括外殼1108。
裝置1102還可包括信號檢測器1118。信號檢測器1118可檢測例如總能量、每一偽 噪聲(PN)晶片的導頻能量、功率譜密度及其它信號等信號。裝置1102還可包括用於 處理信號的數位訊號處理器(DSP) 1120。
電子裝置1102的各種組件可通過總線系統1122而耦合在一起，所述總線系統1122 除數據總線以外還可包括功率總線、控制信號總線及狀態信號總線。然而，為清楚起見， 圖11中將各種總線說明為總線系統1122。
如本文中所使用，術語"確定"包含廣泛多種動作，且因此"確定"可包括核算、 計算、處理、導出、調査、査找(例如，在表格、資料庫或另一數據結構中査找)、査 明等。而且，"確定"可包括接收(例如，接收信息)、存取(例如，存取存儲器中的數 據)等。而且，"確定"可包括解決、選擇、挑選、建立等。
除非另有明確指定，否則短語"基於"並不意指"僅基於"。換句話說，短語"基 於"描述"僅基於"與"至少基於"兩者。
結合本發明所描述的各種說明性邏輯塊、模塊和電路可用經設計以執行本文中所描
13述的功能的通用處理器、數位訊號處理器(DSP)、專用集成電路(ASIC)、現場可編程 門陣列信號(FPGA)或其它可編程邏輯裝置、離散門或電晶體邏輯、離散硬體組件或 其任何組合來實施或執行。通用處理器可以是微處理器，但在替代方案中，所述處理器 可以是任何市售的處理器、控制器、微控制器或狀態機。處理器還可實施為計算裝置的 組合，例如DSP與微處理器的組合、多個微處理器、結合DSP核心的一個或一個以上 微處理器或任何其它此類配置。
結合本發明所描述的方法或算法的步驟可直接在硬體中、在由處理器執行的軟體模 塊中或在所述兩者的組合中體現。軟體模塊可駐留在此項技術中己知的任何形式的存儲 媒體中。可使用的存儲媒體的一些實例包括RAM存儲器、快閃記憶體、ROM存儲器、 EPROM存儲器、EEPROM存儲器、寄存器、硬碟、可裝卸盤、CD-ROM等。軟體模塊 可包含單一指令或許多指令，且可分布於若干不同碼段上、分布於不同程序中及分布於 多個存儲媒體上。存儲媒體可耦合到處理器，使得所述處理器可從所述存儲媒體讀取信 息及將信息寫入到所述存儲媒體。在替代方案中，存儲媒體可與處理器成一體式。
本文中所揭示的方法包含用於實現所描述的方法的一個或一個以上步驟或動作。所 述方法步驟及/或動作可在不脫離權利要求書的範圍的情況下彼此互換。換句話說，除非 指定步驟或動作的特定次序，否則在不脫離權利要求書的範圍的情況下，可修改特定步 驟及/或動作的次序及/或使用。
所描述的功能可以硬體、軟體、固件或其任何組合來實施。如果以軟體來實施，則 所述功能可作為一個或一個以上指令而存儲於計算機可讀媒體上。計算機可讀媒體可為 可由計算機存取的任何可用媒體。藉助於實例而非限制，計算機可讀媒體可包含RAM、 ROM、 EEPROM、 CD-ROM或其它光碟存儲裝置、磁碟存儲裝置或其它磁性存儲裝置， 或可用於以指令或數據結構形式攜載或存儲所要程序代碼並可由計算機存取的任何其 它媒體。如本文中所使用，磁碟及光碟包括壓縮光碟(CD)、雷射光碟、光碟、數字通 用光碟(DVD)、軟盤及BlU-ray 光碟，其中磁碟通常以磁性方式再生數據，而光碟以 光學方式用雷射再生數據。
軟體或指令還可經由發射媒體來發射。舉例來說，如果使用同軸電纜、光纖電纜、 雙絞線、數字訂戶線(DSL)或無線技術(例如紅外線、無線電及微波)而從網站、服 務器或其它遠程源發射軟體，則將同軸電纜、光纖電纜、雙絞線、DSL或無線技術(例 如紅外線、無線電及微波)包括於發射媒體的定義中。
此外，應了解，用於執行本文中所描述的方法及技術的模塊及/或其它適當裝置(例 如圖9到IO所說明的那些裝置)可由移動裝置及/或基站下載且/或以其它方式獲得(如果適用)。舉例來說，此裝置可耦合到伺服器以有助於用於執行本文中所描述的方法的 裝置的傳送。或者，本文中所描述的各種方法可經由存儲裝置(例如，隨機存取存儲器 (RAM)、只讀存儲器(ROM)、例如壓縮光碟(CD)或軟盤的物理存儲媒體等)來提供， 使得移動裝置及/或基站在將存儲裝置耦合或提供到所述裝置後便可獲得所述各種方法。 此外，可利用用於將本文中所描述的方法及技術提供到裝置的任何其它合適的技術。
應理解，權利要求書不限於上文所說明的精確配置及組件。可在不脫離權利要求書 的範圍的情況下對本文中所描述的系統、方法及設備的布置、操作及細節做出各種修改、 改變及變化。
權利要求
1.一種電子裝置，其包含第一集成電路(IC)；第二集成電路(IC)；多路復用器，其經配置以將並行數據信號多路復用為串行數據信號；發射器，其經配置以將所述串行數據信號從所述第一IC發射到所述第二IC；接收器，其經配置以接收所述串行數據信號，所述接收器包含箝位電路，其經配置以將模擬節點的電壓擺動箝位於經確定的範圍內並擴展所述接收器的帶寬。
2. 根據權利要求1所述的電子裝置，其中所述箝位電路包含p型金屬氧化物半導體(PMOS)電晶體及n型金屬氧化物半導體(NMOS)電晶體。
3. 根據權利要求2所述的電子裝置，其中所述箝位電路進一步包含NMOS及PMOS 推挽式拓撲結構。
4. 根據權利要求3所述的電子裝置，其中所述NMOS及所述PMOS推挽式拓撲結構 提供等於並聯的所述NMOS及所述PMOS的跨導(gm)的倒數的阻抗。
5. 根據權利要求1所述的電子裝置，其中所述接收器進一步包含經配置以提供足夠增 益的輸出級裝置。
6. 根據權利要求5所述的電子裝置，其中輸入擺動的所述經確定的範圍為用以將所述 輸出級裝置維持處於飽和的電壓信號的範圍。
7. 根據權利要求1所述的電子裝置，其中所述接收器進一步包含經配置以避免所述接 收器的串聯裝置進入深截止區的可編程電流洩漏裝置。
8. 根據權利要求1所述的電子裝置，其中所述接收器進一步包含經配置以避免所述接 收器的串聯裝置進入深截止區的二極體裝置。
9. 根據權利要求1所述的電子裝置，其中所述接收器進一步包含經配置以將所述接收 器的輸出箝位於邏輯低的延遲裝置。
10. 根據權利要求9所述的電子裝置，其中所述延遲裝置進一步經配置以將所述接收器 的所述輸出箝位於邏輯低，直到內部接收器節點接近對應靜態點為止。
11. 根據權利要求9所述的電子裝置，其中所述延遲裝置進一步經配置以將所述接收器 的所述輸出箝位於邏輯低，直到接收器偏置電流接近對應靜態值為止。
12. 根據權利要求1所述的電子裝置，其中所述電子裝置包含無線裝置。
13. 根據權利要求12所述的電子裝置，其中所述無線裝置包含手持機。
14. 一種用於執行晶片外數據通信的方法，所述方法包含將並行數據信號多路復用為串行數據信號； 將所述串行數據信號從第一晶片發射到第二晶片；將與模擬節點相關聯的電壓擺動箝位於經確定的電壓範圍內並擴展接收器的帶 寬；將所述串行數據信號多路分用為所述並行數據信號；以及 處理所述並行數據信號。
15. 根據權利要求14所述的方法，其中由p型金屬氧化物半導體(PMOS)電晶體及n 型金屬氧化物半導體(NMOS)電晶體來執行對電壓輸出擺動進行箝位。
16. 根據權利要求15所述的方法，其進一步包含提供NMOS及PMOS推挽式拓撲結構。
17. 根據權利要求16所述的方法，其進一步包含提供等於並聯的所述NMOS及所述 PMOS的跨導(gm)的倒數的阻抗。
18. 根據權利要求14所述的方法，其進一步包含通過將模擬節點的電壓箝位於經確定 的電壓範圍內而將接收器的輸出級裝置維持處於飽和。
19. 根據權利要求18所述的方法，其進一步包含防止所述輸出級裝置的級聯裝置進入 深截止區。
20. 根據權利要求14所述的方法，其進一步包含將接收器的輸出箝位於邏輯低。
21. 根據權利要求20所述的方法，其進一步包含將所述接收器的所述輸出箝位於所述 邏輯低，直到內部接收器節點接近對應靜態點為止。
22. 根據權利要求20所述的方法，其進一步包含將所述接收器的所述輸出箝位於所述 邏輯低，直到接收器偏置電流接近對應靜態值為止。
23. —種設備，其包含用於將並行數據信號多路復用為串行數據信號的裝置； 用於將所述串行數據信號從第一晶片發射到第二晶片的裝置； 用於將與模擬節點相關聯的電壓輸出擺動箝位於經確定的電壓範圍內並擴展接 收器的帶寬的裝置； '用於將所述串行數據信號多路分用為所述並行數據信號的裝置；以及 用於處理所述並行數據信號的裝置。
24. —種用於執行晶片外數據通信的集成電路，所述集成電路包含-接收器，其經配置以接收串行數據信號，所述接收器包含箝位電路，其經配置以對所述接收器內的模擬節點進行偏置且將與所述模擬節點相關聯的電壓擺動箝位於經確定的電壓範圍內並擴展所述接收器的帶寬； 可編程電流洩漏電路，其經配置以防止所述接收器的串聯輸出級裝置進入深截止區；以及延遲元件，其經配置以將所述接收器的輸出箝位於邏輯低，直到內部接收器節 點接近對應靜態點且接收器偏置電流接近靜態值為止。
全文摘要
本發明描述一種電子裝置。所述電子裝置包括第一集成電路(IC)及第二集成電路(IC)。所述電子裝置還包括經配置以將並行數據信號多路復用為串行數據信號的多路復用器，以及經配置以將所述串行數據信號從所述第一IC發射到所述第二IC的發射器。所述電子裝置進一步包括經配置以接收所述串行數據信號的接收器。所述接收器包括經配置以將模擬節點的電壓擺動箝位於經確定的範圍內的箝位電路。所述箝位還有助於擴展所述接收器的帶寬。
文檔編號H04L25/02GK101658005SQ200880012131
公開日2010年2月24日 申請日期2008年4月18日 優先權日2007年4月18日
發明者維韋克·莫漢, 阿布海·迪克西特 申請人:高通股份有限公司