一種製備絕緣層上矽量子線的方法

2023-04-22 16:27:21

專利名稱：一種製備絕緣層上矽量子線的方法
技術領域：
本發明涉及一種製備絕緣層上矽量子線的方法，尤其是一種利用 電子束曝光中的鄰近效應製備絕緣層上的矽量子線的方法，屬於微納 電子學技術領域。
技術背景隨著微電子工藝的發展，電子器件的特徵尺寸不斷減小。基於矽 基材料的量子點、量子線及相關的物理問題得到廣泛研究，特別是對 量子點、量子線中的一些新的物理效應和機制的研究，為設計和製備 具有優良性能的量子器件提供了非常有價值的基礎。要製備性能優良的器件，且要與傳統的CMOS工藝相兼容，最關鍵的技術就是製備絕緣 層上、穩定可靠的矽量子點、量子線。在工藝方面，矽量子點、量子 線的製備有4艮多方法，主要有物理和化學氣相沉積[1, M. K. Sunkara, S.Sharma, R. Miranda, ". a人j; p/. Afs. 79， 1546 (2001)]、化 學溼法腐蝕[2, J. T. Sheu ". a/, /. 5W. 7bc/wo/. " 20 (6) ， 2824 (2002); 3， G. Pennelli， B.Pellegrini, /. ^ / /.戶A^. 101,104502 (2007)]和電子束曝光[4， T. Toriyama， D. F醒i， S. Sugiyama， /. JpW.戶力j^. 93, 561 (2003)]。前面兩種方法是在襯底上大面積生長 矽量子線，這樣製備的矽量子線在村底上隨機分布，無論是位置還是 均勻性都沒有可控性，很難將其搭在電極上製備納米器件。為了製備 可控的矽量子線，並且可以應用於納電子器件的製備，採用電子束曝 光是最有效的方法。電子束曝光是近三十年發展起來的 一種高解析度微細加工技術， 是製備量子微結構的主導技術。由於在高加速電壓下，電子的德布羅意波長很小，所以不受衍射效應的限制，具有高解析度和能產生圖形特徵尺寸在IOO nm以下的優點。所以電子束曝光將在^:電子學領域 中引起巨大的技術開拓。但是在電子束曝光的過程中，鄰近效應一直是影響曝光解析度的 主要因素之一。所謂鄰近效應是指電子在抗蝕劑和基片中的散射，對 抗蝕劑中任一給定點所儲存的總能量產生影響，引起圖形的改變。鄰 近效應可以#4居所澱積能量的影響分為外鄰近效應和內鄰近效應。圖 形補償，曝光劑量分配等方法可以一定程度上消除鄰近效應的影響。 所以要利用電子束曝光來刻蝕50 nm的量子線，對電子束曝光機本身 要求很高。 一是要求電子束的束斑很小，2-6nm; 二是加速電壓要大， 50-100 KV。這樣的要求只有價格昂貴的高端機才能滿足，低端的電 子束曝光機就很難穩定的製備出納米尺度的矽量子線。;險索發現，^A開號為CN1431679、 />開日為2003. 07. 23,以及公 開號為CN101055910、 />開日為2007. 10. 17的中國發明專利申請分別 公開公開了兩種製備矽量子線的方法。前者將絕緣襯底上的矽(SOI) 材料的製備工藝與其後形成矽量子線的犧牲熱氧化工藝結合在一起； 後者利用離子束設備在矽片表面進行輻射，生成緻密有序的矽量子共 陣列，然後在真空蒸鍍系統中蒸鍍鋁電極；在電化學腐蝕系統中在矽片背面蒸鍍連接電源的電極，並最終生成矽量子線陣列。此兩種方法並未顧及到鄰近效應的利用。發明內容本發明的目的是基於以上的背景技術，提出了一種製備絕緣層 上矽量子線的方法,該方法利用電子束曝光中的鄰近效應原理，實現 用低性能電子束曝光機在SOI材料上刻蝕所需的矽量子線，大大降低 器件的製作成本。為了達到以上目的，本發明製備絕緣層上矽量子線的方法包括以下步驟第一步、清洗將SOI襯底材料用清洗液清洗乾淨；第二步、塗敷在清洗乾淨的襯底材料上均勻塗敷電子抗蝕劑；第三步、繪圖繪製含所需量子線圖形，所述量子線部位由至少 一個沿量子線延伸方向間隔分布的量子島構成；第四步、曝光按繪製好的圖形對塗敷有電子抗蝕劑的襯底材料 曝光，使量子島在鄰近效應作用下，形成所需的隱性連續量子線；第五步、顯影藉助顯影液使曝光區域的電子抗蝕劑溶解，形成 顯性連續量子線；第六步、鍍鋁在顯影后的襯底材料上蒸鍍鋁膜(藉助高溫或電 子束蒸發，或者磁控濺射法均可)；第七步、剝離用丙酮浸泡，使襯底材料上未曝光區域的鋁膜因 對應區域的電子抗蝕劑被丙酮溶解而剝落，餘下與繪製圖形吻合的鋁 膜圖形；第八步、刻蝕藉助反應離子刻蝕鋁膜之外的其它區域；即用鋁 膜圖形作掩模將繪製的圖形轉移到襯底材料的頂層矽上；第九步、去鋁用磷酸腐蝕液去除鋁膜，使襯底材料的頂層形成 所需含量子線圖形。本發明的方法基於如下研究結果在電子束曝光的過程中，電子 束澱積到抗蝕劑膜上的能量呈高斯分布，當圖形靠得較近時，由於外 鄰近效應，能量的疊加使得所設計的圖形之間的部分得到曝光而連接 起來。而對於孤立的圖形，由於內鄰近效應，最後得到的圖形某種程 度上要比設計值要小(參見圖l，其中(a)是設計圖形，(b)是能量高 斯分布曲線，(c)是能量疊加後的分布曲線)。所以，利用鄰近效應，只要設計出科學合理的圖形，通過曝光、顯影，就可以利用低端的曝 光機來實現所需納米尺度的矽量子線的製備。上述本發明的方法正是巧妙利用電子束曝光過程中的鄰近效應，用低端的曝光機實現了在SOI材料上刻蝕得到矽的納米尺度的量子線。由於本發明的實施是用價格相對低廉的曝光機完成的，將大大降 低器件的製作成本，因此有望應用於納米電子學和光電子學器件的製作。


下面結合附圖對本發明作進一步的說明。 圖l是電子束曝光澱積能量分布示意圖。圖2是製備量子線流程示意圖，其中圖2 (a)至圖2 (g)各圖中 1.村底矽，2.埋層二氧化矽(Si02), 3.頂層矽，4.電子抗蝕劑 (P固A), 5.設計的圖形，6.橫截面方向，7.曝光的區域，8.顯影以 後的俯視圖，9.顯影的區域，10.熱蒸發鋁膜，11.剝離以後剩下 的鋁掩膜 12.反應離子刻蝕以後的頂層矽，13.頂層矽圖形的俯視 圖，14.去鋁以後的矽量子線。圖3是繪製設計曝光圖形，其中(a)為中間一個島的圖形；(b)為 中間兩個島的圖形；(c)位中間留有50 nm寬連續線的圖形。圖4是對應圖3各圖形曝光後的量子線掃描電子顯樣H竟照片，其中 圖4 (a)、 (b)、 (c)分別對應於圖3中的(a)、 (b) 、 (c)。
具體實施方式
實施例一本實施例製備絕緣層上矽量子線的方法利用電子束曝光中的"鄰 近效應"原理，用低性能的電子束曝光機在SOI襯底上刻蝕特徵小.於 50 nm》圭量子線。本實施例通過以下步驟實現(具體工藝流程圖見圖2): 第一步S0I襯底的清洗一一首先用緩沖的氫氟酸(HF)溶液作 為清洗液，去除由矽襯底l、 Si02埋層2、頂層矽3構成的S0I襯底材料 表面氧化層，經過減薄工藝將頂層矽減薄至5-10 nm,再一次用矽清 洗液清洗，最後用去離子水清洗。由於SOI材料不僅與矽工藝兼容， 而且還提供縱向絕緣隔離，因此廣泛被業界所接受。第二步塗敷、前烘一一採用旋塗法在襯底材料表面塗200 士20 nm厚的聚曱基丙烯酸曱酯(P畫A 600K)作為電子抗蝕劑膜，然後 在熱板上前烘，前烘溫度180±5°C ，前烘時間80±10s，參見 圖2 (a)。第三步繪製設計圖形一一根據要曝光的量子線要求，用Auto CAD軟體設計圖形，量子線部位由至少一個沿量子線延伸方向間隔分 布的量子島形成，量子島的形狀最好為沿量子線方向延伸的菱形，各 相鄰圖形尖角相對，間隔宜小於量子線的寬度，參見圖2(b)以及圖 3 (a)、 (b)。第四步曝光——按繪製好的設計圖形對塗敷有P畫A 600K的襯 底材料進行曝光，使量子島在曝光鄰近效應作用下，形成所需的隱性 連續量子線；曝光劑量控制在80士10 jLiC/ci^為宜。第五步顯影一一釆用曱基二戊酮(MIBK)與異丙醇(IPA)體 積比為l: 3的標準顯影液，顯影時間控制在6±0. 5min， -使連續量子 線顯影，形成顯性連續量子線，參見圖2 (c)。第六步蒸鋁一一採用電子束蒸發或熱蒸發均可，在顯影后的襯 底材料上蒸鍍鋁膜，厚度控制在30±5 nm，參見圖2 (d )。第七步剝離一一採用丙酮浸泡，藉助超聲輔助剝離，去掉顯影 之後剩下的電子抗蝕劑及鍍在其上鋁膜，即使襯底材料上未曝光區域的鋁膜因對應區域的電子抗蝕劑被丙酮浸滲溶解而在超聲波輔助作用下剝落，餘下與繪製圖形吻合的鋁膜圖形，參見圖2(e)。第八步刻蝕一一藉助反應離子刻蝕鋁膜之外的其它區域，用鋁膜圖形作掩模將圖形轉移到頂層矽上，參見圖2(f);反應離子刻蝕 (RIE)的具體條件為三氟甲烷(CHF3) 30土10sccm、氧氣(02) 5±5 sccm，反應腔壓力控制在4.0-10.0 Pa。第九步去鋁一一採用磷酸浸蝕，去除鋁膜，溫度70士5。C 、時間35 ± 5s,使襯底材料的頂層矽形成所需量子線，最後去離子水清洗，參見圖2 (g)。用掃描電子顯微鏡(SEM)觀察曝光所得的結果。如圖3(a)、圖 3(b)所示的中間為一個島、二個島的設計圖形，經電子束曝光後，所 得到的量子線的SEM照片分別如圖4 (a)、圖4 (b)所示。而如果用常〗見的方法設計如圖3 (c)所示的圖形，在相同工藝條件 下，將得到圖4(c)所示的結果，其中間量子線的尺寸明顯大於設計的 尺寸。歸納起來，除了特別的圖形設計之外，本實施例的方法還有如下 特點1、 採用減薄的S0I襯底，不僅使得該工藝可以與傳統的矽工藝相兼容， 廣泛應用於微電子產業，而且還通過埋層Si02提供縱向絕緣。另外， 在減薄的頂層矽上製作納電子器件為進一步研究新的器件物理效應 提供基礎。2、 採用單層膠實現圖形的剝離。電子抗蝕劑有正負之分，負膠主要 用於電子束直寫，但是靈敏度低。並且一般用於剝離技術的是雙層膠 或三層膠。隨著技術的發展，現在又出現了專門用於剝離的LOR膠。 而本方法採用正膠P匿A 600K的單層膠，可以藉助"過曝光，過顯影"，得到尺寸很小、剝離效果佳的圖形。3、 鋁膜的作用是用於轉移圖形的掩模，所以要根據所轉移的圖形的 高度來確定澱積鋁膜的厚度。 一般澱積鋁膜的方法現在主要有電子束 蒸發、熱蒸發，以及磁控濺射法。在本方法中採用熱蒸發。蒸發的厚 度由蒸發的速度和蒸發的時間一起來決定。鋁膜的厚度只要小於膠 厚，就可以保證較順利的剝離。4、 超聲輔助剝離。首先將樣品浸入到丙酮中，通過浸泡，膠溶解在 丙酮裡面，順便去掉了多餘的鋁。超聲的作用是輔助去鋁，可以保證 去得乾淨，但是超聲的時間不可太長，以免破壞鋁的圖形。5、 反應離子刻蝕。在本方法中採用三氟曱烷+氧氣作為刻蝕矽的等離 子體源。 一般刻蝕矽的主要氣源是六氟化硫(SF6)，但是SF6的刻蝕 是各向同性的，且刻蝕速度^f艮快，大約l lVmin。這樣得到亞IOO nm 級的圖形橫向尺寸很難控制。而CHF3各向異性，在刻蝕過程中，橫向 與縱向的刻蝕比很小，且刻蝕速度很慢，容易控制，以保證刻蝕到埋 層時，不會對上面的矽的橫向尺寸產生很大的影響。6、 曝光劑量及顯影時間合理控制。利用電子束曝光過程中的鄰近效 應，希望"過曝光，過顯影"，但並非沒有一個限制，否則會使轉移 後的圖形遠大於圖形的橫向尺寸。採用MIBK: IPA=1: 3的標準顯影液， 該顯影液對P醒A有強制顯影的效果，即對未曝光的區域也會有作用， 只不過溶解的速度遠遠d、於曝光區域的溶解速度。強制顯影會使曝光 區的抗蝕劑完全去掉。強制過頭，也就是顯影時間過長，會產生抗蝕 劑圖形的畸變，顯影時出現溶脹，關鍵尺寸不易控制。7、 納米線的長度可調。在工藝允許的範圍內設計圖形時，根據需要 選擇中間島的個數得到不同長度的量子線。除上述實施例外，本發明還可以有其他實施方式。例如，襯底材料也可以採用其它常用半導體材料，也可以採用P麗A 300K、 "OK等 其它常規電子抗蝕劑，曝光、顯影、蒸鋁等工藝步驟也可以參照現有 常規工藝。凡採用等同替換或等效變換形成的技術方案，均落在本發 明要求的保護範圍。
權利要求
1.一種製備絕緣層上矽量子線的方法，包括以下步驟第一步、清洗將SOI襯底材料用清洗液清洗乾淨；第二步、塗敷在清洗乾淨的襯底材料上均勻塗敷電子抗蝕劑；第三步、繪圖繪製含所需量子線圖形，所述量子線部位由至少一個沿量子線延伸方向間隔分布的量子島構成；第四步、曝光按繪製好的圖形對塗敷有電子抗蝕劑的襯底材料曝光，使量子島在鄰近效應作用下，形成所需的隱性連續量子線；第五步、顯影藉助顯影液使曝光區域的電子抗蝕劑溶解，形成顯性連續量子線；第六步、鍍鋁在顯影后的襯底材料上蒸鍍鋁膜；第七步、剝離用丙酮浸泡，使襯底材料上未曝光區域的鋁膜因對應區域的電子抗蝕劑被丙酮溶解而剝落，餘下與繪製圖形吻合的鋁膜圖形；第八步、刻蝕藉助反應離子刻蝕鋁膜之外的其它區域；即用鋁膜圖形作掩模將繪製的圖形轉移到襯底材料的頂層矽上；第九步、去鋁用磷酸腐蝕液去除鋁膜，使襯底材料的頂層形成所需含量子線圖形。
2. 根據權利要求1所述的製備絕緣層上矽量子線的方法，其特 徵在於所述量子島的形狀為沿量子線方向延伸的菱形。
3. 根據權利要求2所述的製備絕緣層上矽量子線的方法，其特 徵在於所述量子島各相鄰圖形尖角相對，間隔小於量子線的寬度。
4. 根據權利要求l、 2或3的製備絕緣層上矽量子線的方法，其 特徵在於所述第一步中的襯底材料採用由矽村底、二氧化矽埋層、頂層矽構成的SOI襯底材料，首先用緩衝的氫氟酸溶液去除表面氧化 層，將頂層矽減薄到5-10 nm,再一次用矽清洗液清洗，最後用去離 子水清洗。
5. 根據權利要求4的製備絕緣層上矽量子線的方法，其特徵在 於所述第二步中採用旋塗法在襯底材料表面塗200 ±20 nm厚的聚 曱基丙烯酸曱酯作為電子抗蝕劑膜，塗後在180土5。C下前烘80± 10s，所述第六步蒸鋁厚度控制在30±5 ■。
6. 根據權利要求5的製備絕緣層上矽量子線的方法，其特徵在 於所述第四步中曝光劑量控制在80土10 jnC/cm2,所述第五步中顯 影時間控制在6 ± 0. 5 min。
7. 根據權利要求6的製備絕緣層上矽量子線的方法，其特徵在於 所述第七步中採用丙酮浸泡，並採用超聲輔助剝離曝光區域之外的鋁 膜。
8. 根據權利要求7的製備絕緣層上矽量子線的方法，其特徵在 於所述第八步中刻蝕氣源及流量為三氟曱烷30士10 sccm、氧氣(02) 5±5 sccm,反應腔壓力控制在4.0-10.0 Pa。
9. 根據權利要求8的製備絕緣層上矽量子線的方法，其特徵在 於所述第九步中採用磷酸浸蝕，溫度70 ±5 。C、時間35 ±5 s， 使村底材料的頂層形成所需量子線，最後去離子水清洗。
全文摘要
本發明涉及一種製備絕緣層上矽量子線的方法，屬於微納電子學技術領域。該方法包括SOI襯底頂層矽減薄、清洗襯底、塗敷電子束抗蝕劑、繪製設計由量子島構成量子線圖形、曝光、顯影、蒸鋁、剝離、刻蝕、去鋁步驟，使襯底材料的頂層形成所需量子線。本發明的方法巧妙利用電子束曝光過程中的鄰近效應，用低端的曝光機實現了在SOI之類半導體襯底材料上刻蝕得到矽的納米尺度的量子線。由於本發明的實施是用價格相對低廉的曝光機完成的，將大大降低器件的製作成本，因此有望應用於納米電子學和光電子學器件的製作。
文檔編號H01L21/02GK101246817SQ20081002031
公開日2008年8月20日 申請日期2008年2月29日 優先權日2008年2月29日
發明者奎 劉, 琳 康, 張賢高, 嶺 徐, 方忠慧, 曹春海, 陳坤基 申請人:南京大學