一種形成雙應力刻蝕阻擋層的方法
2023-05-24 07:48:36 2
專利名稱：一種形成雙應力刻蝕阻擋層的方法
技術領域：
本發明涉及一種形成雙應力層的方法，尤其涉及一種形成雙應力刻蝕阻擋層的方法。
背景技術：
應變矽技術集成工藝在45納米節點已經得到大範圍的應用。所謂應變矽技術是指在摻雜區域上形成可在襯底上產生應力的應力層，該應力層的應用能夠增加源漏極中載流子的遷移率。沿溝道方向的壓應力可以提高空穴的遷移率，而沿溝道方向的拉應力可以提高電子的遷移率。為了對溝道內的載流子遷移率有明顯的改進，該引入應力的材料層通常形成於接近溝道的表面，通常可以在CMOS器件上直接形成具有應力的氮化矽蝕刻阻擋層來實現。即在NMOS的N型溝道表面形成拉應力SiN層，在PMOS的P型溝道表面形成壓應力SiN層。然而，就目前工藝集成來說，不同應力SiN薄膜的交疊區域處理是一個難點，
如圖1A-1F所示，由圖IA可知，在NMOS區域I與PMOS區域2上沉積高拉應力氮化矽
層3 ;由圖IB可知在NMOS區域I上的高拉應力氮化矽層3的上表面生成光刻阻擋層5，並將PMOS區域2上的高拉應力氮化矽層3完全移除；由圖IC可知，移除光刻阻擋層5並在NMOS區域I高拉應力氮化矽層3的上表面以及PMOS區域2上表面沉積高壓應力氮化矽層4 ;由圖ID可知，在PMOS區域2上的高壓應力氮化矽層4的上表面沉積光刻阻擋層5 ;由圖IE可知，移除NMOS區域I高拉應力氮化矽層3上表面的高壓應力氮化矽層4，由以上的工藝步驟得出，很容易因為高拉應力氮化矽層3與高壓應力氮化矽層4的交疊區域也就是連接處發生不規則形狀而造成良率的損失。目前對於交疊的問題，主要通過幹法刻蝕工藝的調整或者在版圖設計時候加以考量以儘量減少對良率的影響，但是增加了工藝控制的難度。因此急需找到一種和現有工藝兼容，並且不產生工藝缺陷的工藝方法。
發明內容
發明公開了一種形成雙應力刻蝕阻擋層的方法。用以解決現有技術中高拉應力氮化矽層與高壓應力氮化矽層的交疊區域不平整，所造成良率損失的問題。為實現上述目的，發明採用的技術方案是
一種形成雙應力刻蝕阻擋層的方法，包括具有NMOS區域與PMOS區域的半導體器件，其中，還包括以下工藝步驟
步驟一，在NMOS區域與PMOS區域上方沉積高拉應力氮化矽層；
步驟二，在NMOS區域上方高拉應力氮化矽層的上表面生成光刻阻擋層，並對PMOS區域上高拉應力氮化矽層進行部分刻蝕，使PMOS區域上殘留部分高拉應力氮化矽層；
步驟三，對PMOS區域上的高拉應力氮化矽層進行第二次刻蝕，將殘留部分的高拉應力氮化矽層完全移除，同時NMOS區域上高拉應力氮化矽層未被光刻阻擋層覆蓋的側面也被刻蝕一部分；、步驟四，去除NMOS區域上光刻阻擋層；
步驟五，在所述NMOS區域上方高拉應力氮化矽層以及PMOS的上表面覆蓋高壓應力氮化娃層；
步驟六，在所述PMOS區域上方的高壓應力氮化矽層上表面生成光刻阻擋層，並對所述NMOS區域上方的高壓應力氮化矽層進行刻蝕，使NMOS區域上方的所述高拉應力氮化矽層完全露出；
步驟七，移除所述PMOS區域上方的所述光刻阻擋層。上述的形成雙應力刻蝕阻擋層的方法，其中，所述步驟二中對PMOS區域上高拉應 力氮化矽層進行部分刻蝕的方法為選擇性幹法刻蝕方法。上述的形成雙應力刻蝕阻擋層的方法，其中，所述步驟三中的第二次刻蝕的方法為遠端等離子體化學刻蝕的方法。上述的形成雙應力刻蝕阻擋層的方法，其中，所述遠端等離子體化學刻蝕所採用的氣體為NH3、H2以及NF3。上述的形成雙應力刻蝕阻擋層的方法，其中，所述步驟三中，所述NMOS區域上高拉應力氮化矽層的側面也被刻蝕一部分，是通過控制所述第二次刻蝕的時間來控制。上述的形成雙應力刻蝕阻擋層的方法，其中，所述高拉應力氮化矽層的沉積厚度與所述高壓應力氮化矽層沉積的厚度一致。上述的形成雙應力刻蝕阻擋層的方法，其中，所述步驟七中，移除所述PMOS區域上方的所述光刻阻擋層後，所述高拉應力氮化矽層與所述高壓應力氮化矽層的連接點的上表面為平面。本發明中一種形成雙應力刻蝕阻擋層的方法，採用了如上方案具有以下效果
1、有效地改善了PMOS區域上方的高拉應力氮化矽層去除的方法，使高拉應力氮化矽層與高壓應力氮化矽層之間的交疊區域平整；
2、同時該方法能夠很好的處理不同應力SiN薄膜的交疊區域，從而提高產品良率。
通過閱讀參照如下附圖對非限制性實施例所作的詳細描述，發明的其它特徵，目的和優點將會變得更明顯。圖1A-1F為現有技術中NMOS區域上形成高拉應力氮化矽層，在PMOS區域上形成高壓應力氮化矽層的示意 圖2A-2H為本發明形成雙應力刻蝕阻擋層的方法的示意 圖3為本發明形成雙應力刻蝕阻擋層的方法的工藝步驟示意 如圖序號為NM0S區域1、PM0S區域2、高拉應力氮化矽層3、高壓應力氮化矽層4、光刻阻擋層5。
具體實施例方式為了使發明實現的技術手段、創造特徵、達成目的和功效易於明白了解，下結合具體圖示，進一步闡述本發明。如圖2A-2H所示，一種形成雙應力刻蝕阻擋層的方法，包括具有NMOS區域I與PMOS區域2的半導體器件，其中，還包括以下工藝步驟
步驟一，在NMOS區域I與PMOS區域2上方沉積高拉應力氮化矽層3，使高拉應力氮化矽層3完全覆蓋NMOS區域I與PMOS區域2上方；
步驟二，在NMOS區域I上方高拉應力氮化矽層3的上表面生成光刻阻擋層5，並對PMOS區域2上高拉應力氮化矽層3進行部分刻蝕，使PMOS區域2上殘留部分高拉應力氮化矽層3，進一步的，在步驟二中對PMOS區域2上高拉應力氮化矽層3進行部分刻蝕的方法為選擇性幹法刻蝕方法；
步驟三，對PMOS區域2上的高拉應力氮化矽層3進行第二次刻蝕，將殘留部分的高拉應力氮化矽層3完全移除，同時NMOS區域I上高拉應力氮化矽層3未被光刻阻擋層5覆蓋的側面也被刻蝕一部分；進一步的，在步驟三中的第二次刻蝕的方法為遠端等離子體化學刻蝕的方法。更進一步的，遠端等離子體化學刻蝕所採用的氣體為NH3、H2以及NF3。
步驟四，去除NMOS區域I上光刻阻擋層5 ；
步驟五，在NMOS區域I上方高拉應力氮化矽層3以及PMOS的上表面覆蓋高壓應力氮化娃層4 ；
步驟六，在PMOS區域2上方的高壓應力氮化矽層4上表面生成光刻阻擋層5，並對NMOS區域I上方的高壓應力氮化矽層4進行刻蝕，使NMOS區域I上方的高拉應力氮化矽層3完全露出；
步驟七，移除PMOS區域2上方的光刻阻擋層5。在本發明的具體實施例中，步驟三中，NMOS區域I上高拉應力氮化矽層3的側面也被刻蝕一部分，是通過控制第二次刻蝕的時間來控制。在本發明的具體實施例中，高拉應力氮化矽層3的沉積厚度與高壓應力氮化矽層4沉積的厚度一致。在本發明的具體實施例中，步驟七中，移除PMOS區域2上方的光刻阻擋層5後，高拉應力氮化矽層3與高壓應力氮化矽層4的連接點的上表面為平面。在本發明的具體實施方式
中，首先需要一具有NMOS區域I以及PMOS區域2的半導體器件，首先在NMOS區域I以及PMOS區域2上方沉積高拉應力氮化矽層3，並使高拉應力氮化矽層3完全覆蓋NMOS區域I與PMOS區域2上方；然後在NMOS區域I上方高拉應力氮化矽層3的上表面生成光刻阻擋層5，此時PMOS區域2上方高拉應力氮化矽層3上表面裸露；其次，對PMOS區域2上高拉應力氮化矽層3進行部分幹法刻蝕，使PMOS區域2上殘留部分高拉應力氮化矽層3 ;再對PMOS區域2上的高拉應力氮化矽層3進行遠端等離子體化學的刻蝕，將殘留部分的高拉應力氮化娃層3完全移除，同時使NMOS區域I上未被光刻阻擋層5覆蓋的高拉應力氮化矽層3側面也被刻蝕一部分；之後去除NMOS區域I上光刻阻擋層5 ;在NMOS區域I上方高拉應力氮化矽層3以及PMOS的上表面覆蓋高壓應力氮化矽層4 ;然後在PMOS區域2上方的高壓應力氮化矽層4上表面生成光刻阻擋層5，並對NMOS區域I上方的高壓應力氮化矽層4進行刻蝕，使NMOS區域I上方的高拉應力氮化矽層3完全露出；最後移除PMOS區域2上方的光刻阻擋層5，形成高拉應力氮化矽層3與高壓應力氮化矽層4的連接點的上表面為平面。綜上所述，本發明一種形成雙應力刻蝕阻擋層的方法，有效地改善了 PMOS區域上方的高拉應力氮化矽層去除的方法，使高拉應力氮化矽層與高壓應力氮化矽層之間的交疊區域平整，同時該方法能夠很好的處理不同應力SiN薄 膜的交疊區域，從而提高產品良率。以上對發明的具體實施例進行了描述。需要理解的是，發明並不局限於上述特定實施方式，其中未盡詳細描述的設備和結構應該理解為用本領域中的普通方式予以實施；本領域技術人員可以在權利要求的範圍內做出各種變形或修改，這並不影響發明的實質內容。
權利要求
1.一種形成雙應力刻蝕阻擋層的方法，包括具有NMOS區域與PMOS區域的半導體器件，其特徵在於，還包括以下工藝步驟 步驟一，在NMOS區域與PMOS區域上方沉積高拉應力氮化矽層； 步驟二，在NMOS區域上方高拉應力氮化矽層的上表面生成光刻阻擋層，並對PMOS區域上高拉應力氮化矽層進行部分刻蝕，使PMOS區域上殘留部分高拉應力氮化矽層； 步驟三，對PMOS區域上的高拉應力氮化矽層進行第二次刻蝕，將殘留部分的高拉應力氮化矽層完全移除，同時NMOS區域上高拉應力氮化矽層未被光刻阻擋層覆蓋的側面也被刻蝕一部分； 步驟四，去除NMOS區域上光刻阻擋層； 步驟五，在所述NMOS區域上方高拉應力氮化矽層以及PMOS的上表面覆蓋高壓應力氮化娃層； 步驟六，在所述PMOS區域上方的高壓應力氮化矽層上表面生成光刻阻擋層，並對所述NMOS區域上方的高壓應力氮化矽層進行刻蝕，使NMOS區域上方的所述高拉應力氮化矽層完全露出； 步驟七，移除所述PMOS區域上方的所述光刻阻擋層。
2.根據權利要求I所述的形成雙應力刻蝕阻擋層的方法，其特徵在於，所述步驟二中對PMOS區域上高拉應力氮化矽層進行部分刻蝕的方法為選擇性幹法刻蝕方法。
3.根據權利要求I所述的形成雙應力刻蝕阻擋層的方法，其特徵在於，所述步驟三中的第二次刻蝕的方法為遠端等離子體化學刻蝕的方法。
4.根據權利要求3所述的形成雙應力刻蝕阻擋層的方法，其特徵在於，所述遠端等離子體化學刻蝕所採用的氣體為NH3、H2以及NF3。
5.根據權利要求I所述的形成雙應力刻蝕阻擋層的方法，其特徵在於，所述步驟三中，所述NMOS區域6、上高拉應力氮化矽層的側面也被刻蝕一部分，是通過控制所述第二次刻蝕的時間來控制。
6.根據權利要求I所述的形成雙應力刻蝕阻擋層的方法，其特徵在於，所述高拉應力氮化矽層的沉積厚度與所述高壓應力氮化矽層沉積的厚度一致。
7.根據權利要求I所述的形成雙應力刻蝕阻擋層的方法，其特徵在於，所述步驟七中，移除所述PMOS區域上方的所述光刻阻擋層後，所述高拉應力氮化矽層與所述高壓應力氮化矽層的連接點的上表面為平面。
全文摘要
本發明一種形成雙應力刻蝕阻擋層的方法，包括具有NMOS區域與PMOS區域的半導體器件，其中，對PMOS區域上的高拉應力氮化矽層進行二次刻蝕，第一次為對PMOS區域上高拉應力氮化矽層進行部分幹法刻蝕，使PMOS區域上殘留部分高拉應力氮化矽層；第二次為對PMOS區域上的高拉應力氮化矽層3進行遠端等離子體化學的刻蝕，將殘留部分的高拉應力氮化矽層完全移除，同時使NMOS區域上未被光刻阻擋層覆蓋的高拉應力氮化矽層側面也被刻蝕一部分。通過使用本發明一種形成雙應力刻蝕阻擋層的方法，有效地改善了PMOS區域上方的高拉應力氮化矽層去除的方法，使高拉應力氮化矽層與高壓應力氮化矽層之間的交疊區域平整，同時該方法能夠很好的處理不同應力SiN薄膜的交疊區域，從而提高產品良率。
文檔編號H01L21/8238GK102709246SQ20121015882
公開日2012年10月3日 申請日期2012年5月22日 優先權日2012年5月22日
發明者徐強 申請人:上海華力微電子有限公司