成像傳感器及其形成方法
2023-05-24 16:26:51
專利名稱：成像傳感器及其形成方法
技術領域：
本發明總體上涉及像素傳感器，更具體而言，涉及CMOS成像傳感器。
背景技術：
數位照相機已經很大程度上取代了基於膠片的模擬照相機，至少對於業餘攝影是這樣。典型的數位照相機成像傳感器是圖像單元(像素)的陣列，每個圖像單元感測對於整個圖像的一小部分光。通常，像素的數目越大，所得圖像(照片)越好且在像素化(pixilated)之前可以看到的圖像越大。因此，像素的數目是圖像解析度的主要度量標準，且直接影響所得圖像的銳度和輪廓鮮明度(crispness)。早期的數位照相機對於像素傳感器包括具有電荷耦合裝置(CCD)的鬥鏈式結構。對於集成度、功率和幀頻的考慮驅動該產業從CCD轉變成基於更標準的CMOS邏輯半導體工藝的成像傳感器。
典型的CMOS成像傳感器陣列僅僅是具有連接的CMOS配套和傳感器電路的光電二極體陣列。照到每個光電二極體的光產生電子-空穴對。光電二極體俘獲並存儲電子。CMOS配套電路(CMOS support circuits)感測存儲在每個二極體中的電荷。感測紅色、綠色或藍色的彩色像素只是適當過濾的二極體，其具有紅色、綠色或藍色濾色器以阻擋特定波長、即紅色、綠色或藍色之外的所有光。CMOS成像傳感器允許像素密度增加到高於4兆像素(4MP)，即使隨著通常的數位照相機已變得越來越緊湊，例如某些甚至嵌入到手機中。
不利的是，隨著像素麵積縮小以增大密度，製造密集的CMOS成像傳感器陣列已變得越發有挑戰性。CMOS並非特別適用於有效的像素設計，因為形成在陣列之上的密集的晶片/陣列布線易於阻擋或使光漫射到下部的像素。CMOS器件結構也覆蓋並易於妨礙光學傳感器二極體(光電二極體)。因此，多晶矽柵極和陣列/晶片布線易於減小到達光電二極體的光能的量。並且，器件結構和布線限制了被收集的光的入射角。這由於縮小單元尺寸而加劇，而縮小單元尺寸對於更高的像素密度是必要的。縮小單元需要在像素陣列中更密集組裝的更小的光電二極體。
最後，濾色陣列(CFA)中的濾色器常常在物理上與像素成像表面分開。這種移位引起光折射。因此，圖像會由於來自鄰近像素的光洩漏而模糊不清。
因此，需要更易於製造的更密集、更簡單的成像傳感器，更具體而言，需要更密集、更簡單、更易於製造CMOS像素陣列的成像傳感器。
發明內容
因此，本發明的一個目的是使成像傳感器的信號接收最大化。
本發明的另一目的是使CMOS像素中的光電二極體阻礙最小化。
本發明的又一目的是使CMOS像素陣列中的光電二極體所接收的信號最大化。
本發明的再一目的是來簡化CMOS像素陣列結構，每個像素暴露用於最大能量接收。
本發明涉及一種具有FET像素陣列的成像傳感器以及形成該成像傳感器的方法。所述成像傳感器可以構建於SOI襯底上。每個像素是半導體島，例如N型矽。在一個光電二極體電極、例如P阱陰極中形成FET。所述成像傳感器可以從背側被照亮，而單元布線在單元之上。濾色器可以附著到島的相對表面。保護層(例如玻璃或石英)或者窗口固定到濾色器處的像素陣列。因此，穿過保護層的光學信號被濾色器過濾並被相應的圖像傳感器選擇性地感測。
通過參考附圖對於本發明優選實施例的以下詳細描述，以上和其他目的、方面和優點將更易於理解，其中圖1示出了根據本發明優選實施例的形成CMOS成像傳感器時步驟的實例；圖2A至2G通過優選的像素陣列示出了截面實例，其表示了形成CMOS成像傳感器的步驟；圖3A至3B示出了典型像素的平面圖和示意性實例；圖4示出了具有優選實施例的成像傳感器陣列的數位照相機的實例。
具體實施例方式
現轉向附圖，更具體而言，圖1示出了根據本發明優選實施例的形成成像傳感器的實例100。傳感器的形成開始於步驟102，其製備半導體晶片，例如，在矽晶片的表面上形成介電層、比如熱氧化物。在介電層上形成結合層(bonding layer)(例如氮化物)，並將第一處理晶片結合到所述結合層。在步驟104中，在矽晶片的暴露側，優選與正常的電路形成同時形成圖像像素傳感器。優選地，以通常被稱為CMOS的絕緣柵極場效應電晶體(FET)技術形成晶片電路。此外，儘管相對於CMOS進行此處的描述，但本發明適用於以任何FET技術形成像素陣列。
通過內部電路布線優選到晶片外連接(off-chip connections)、即通常被稱為線後端(BEOL)，來進行晶片電路形成。在步驟106中，將第二處理晶片附著到晶片的頂部，即電路和任何BEOL布線之上。然後，在步驟108中去除第一處理晶片，例如研磨和/或蝕刻至氮化物層，並去除例如蝕刻掉暴露的氮化物層，從而再暴露熱氧化物層。在步驟110中，在暴露的熱氧化物層上形成濾色器層，例如在像素上掩蔽並沉積三種濾色器紅色、綠色和藍色中的每一個。在步驟112中，在濾色器層上形成保護層。該保護層不僅保護濾色器層，而且優選地用作用於成像傳感器的封裝圖像窗口(packaging image window)。可選地，在步驟114中，進行封裝相關處理以有助於從晶片到封裝的接觸。用於引線鍵合或控制塌陷晶片連接(ControlledCollapsible Chip Connects，C4)的封裝互連相關工藝例如需要去除頂部處理晶片以用於到鍵合焊盤的通道。對於其他封裝類型，例如可從Shell CaseCompany得到的封裝，無需附加的處理，可以省略可選步驟114。在步驟116中，晶片被劃分成各個傳感器晶片，例如使用倒裝晶片或引線鍵合封裝來封裝這些晶片。
圖2A至2G通過優選像素陣列的晶片120示出了截面實例，其表示了例如根據圖1的實例100形成CMOS成像傳感器的步驟。在圖2A中，利用適合的晶片120、優選為絕緣體上矽(SOI)晶片來開始形成過程(步驟102)。更具體而言，所述晶片可以是具有埋置的氧化物層的矽晶片，或者在該實例中是經製備的結合SOI晶片，其例如使用來自SOITEC/公司的結合技術形成。在半導體層124例如矽層或晶片的一個表面上形成比如熱氧化物的介電層122。優選地，矽層124為2-6μm厚而熱氧化物層122為0.1-1.0μm厚。0.1-1.0μm厚的氮化物層126將矽層124和介電層122結合到底部處理晶片128。
圖2B示出了在步驟104中形成於矽層122上的圖像像素傳感器130。儘管優選的是圖像像素傳感器130與正常的電路形成過程同時形成，但可選的是，圖像像素傳感器130也可以在正常的電路形成過程之前或之後、或者與其分開形成。從而在矽層122中界定島132，例如利用典型的淺溝槽隔離技術在島132之間形成並填充淺溝槽134。形成在島132中的隔離阱136(N阱和/或P阱)與每個島130形成了光電二極體。優選地，島是摻雜N型，而阱136是摻雜P型。正常地形成器件，例如，在表面上形成多晶矽層並選擇性地界定多晶矽柵極138，之後界定源極/漏極140。在界定源極/漏極140的同時界定二極體接觸142。在用於多重交替布線的介電層中通過BEOL並通過通路層(via layer)形成晶片布線144。可選地，可以在可選步驟114中形成用於引線鍵合或C4互連的晶片外焊盤146，從而有助於使晶片與封裝接觸。最後，在晶片上形成上部鈍化層148。
圖2C中，在圖1的步驟106中將第二或頂部處理層150附著到鈍化層148。第二處理層150附著到圖像像素器件138和任何BEOL布線144或可選晶片焊盤146之上。如圖2D所示倒裝晶片120，在步驟108中去除底部處理晶片，例如研磨和/或蝕刻至氮化物結合層126。去除例如蝕刻掉所暴露的氮化物結合層126，從而再暴露熱氧化物層122。
然後在圖2E中，通過在各個像素130暴露的熱氧化物層122上形成濾色器152、154、156，例如紅色、綠色和藍色濾色器，而在步驟110中形成濾色器層。優選地，掩蔽並沉積適當的濾色器材料，在每個過濾像素的整個表面上形成濾色器152、154、156。適當的濾色器材料包括例如染色和著色的光致抗蝕劑。通常，濾色器152、154、156具有0.5-1.5μm的均勻厚度。
接著，在圖2F中，在步驟112中在濾色器層上形成保護層158或窗口。優選地，保護層158是清透材料，比如石英、玻璃或任何其他適當的透明材料，並形成用於傳感器的成像窗口。可以利用適合的透明膠將保護層158結合到濾色器層。可選地，用紅外線(IR)濾色器或抗反射塗層塗敷保護層158。
一旦將保護層結合到濾色器層，就可以執行進一步的處理以有助於封裝。如果將使用引線鍵合或C4以用於將晶片與封裝連接，則為了圖2G的所得結構，在步驟114中可以去除第二或頂部處理層150。然後，在步驟116中將晶片120劃分成各個傳感器晶片並封裝。可選地，如果將使用晶片級封裝(例如來自Shell Case公司)，則可以原位地保持頂部處理層150。而對於這樣的晶片級封裝，沿著頂部處理層150的暴露側或者通過經由第二處理層150形成的通路形成連接，以允許背側連接。由此，照到保護層158的圖像穿過至各個濾色器152、154、156，並在通常被認為是晶片背側即矽層122之處照到各個光學傳感器二極體，而沒有被其他晶片結構衰減。
圖3A至3B示出了根據本發明優選實施例形成的典型像素160的頂部平面圖和示意圖的實例。儘管該像素160與圖2A至2G中的像素130並不相同，但其可以基本如圖2A至2G的實施例所描述的那樣形成，對於相同結構元件的標註相同。在該實例中，島132是N型，例如在通常的N阱界定步驟中被界定，並且島132通過STI溝槽134彼此隔離。光學傳感器二極體是結，其通過N阱島132中的P型136形成。電阻接觸(resistive contacts)162、164形成於每個N阱島132和P阱136。通過P阱136上的柵極166、168、170和柵極166、168、170相對側的源極/漏極區172、174、176、178(在該實例中是N型)界定了FET(在該實例中為三個NFET)。光學傳感器二極體180的陽極在P阱接觸164處接地，P阱接觸164將P阱接地偏置。在N阱接觸164處的光學傳感器二極體180的陰極連接到NFET 166的源極172以及NFET 168的柵極。NFET 166和168共享公共漏極連接174從而施加電壓，例如Vdd。復位信號(RESET)連接到NFET 166的柵極。NFET 168的源極176與NFET 170的漏極是公共擴散區，其通過行選擇(ROWSELECT)信號選通。NFET 170的源極178也是用於像素160的數據輸出。
儘管NFET 166柵極處的REFET可以正常為高，除了成像期間；但通常，恰在成像之前REFET脈衝為高，例如恰在按下快門按鈕之後且恰在開啟快門之前。隨著REFET為高，光學傳感器二極體180基本像電容器一樣起作用，例如反偏結電容器。因此，隨著REFET為高，跨過反偏光學傳感器二極體180建立依賴於REFET高電平的電壓，且建立NFET閾值電壓(VT)即對於Vdd高電平的Vdd-VT。可選地，為了建立完全的Vdd，可以選擇高電平大於Vdd+VT。在快門開啟時，從下部照到像素的光(通常穿過保護玻璃窗口和紅色、綠色或藍色濾色器)產生電子空穴對。這些電子和空穴以入射到各個像素160上的光成一定比例地對光學傳感器二極體180的結電容器放電。如果沒有光照到光學傳感器二極體180，則結保持充電。依賴於提供到NFET 166柵極的所選REFET高電平，源極176被預充到低於Vdd的某一電平，例如Vdd-VT。NFET 168用作源極跟隨器放大器以感測結電容器上的電壓。NFET 168的源極上的電勢跟隨光學傳感器二極體180上的電壓。該電壓通過NFET 170。在NFET 170的柵極的ROW SELECT正常為低直至圖像信號被光學傳感器二極體180捕捉之後，然後在單元讀周期期間脈衝為高。
圖4示出了數位照相機202中優選實施例晶片200的應用的實例。成像傳感器的這種應用以及數位照相機在本領域中是公知的。晶片封裝可以是典型的引線鍵合封裝，因為在與晶片連接相對的表面上，光穿過由保護層設置的窗口可並通過濾色器被濾色。因此，對於利用倒裝晶片技術所安裝的晶片，整個保護窗口區域暴露於所安裝的晶片之上，並且其之下的濾色器和像素被保護窗口所完全保護。
有利的是，對於每個像素暴露整個矽島表面。由於每個像素基本佔據整個像素區域(減去共享的STI)，陣列填充係數(array fill factor)從30％以下增大到接近100％。這允許更進一步的面積減小，因為像素可以更小而不喪失對光的靈敏度，從而允許更進一步節省成本。優選的像素獲取了更多量的可用能量而沒有能量被布線阻擋，所述布線在優選像素的背側。因此，這樣的優選像素以高填充係數表現出了高量子效率。STI將每個像素與相鄰像素隔離，而不允許任何載流子在光電二極體之間流動。這實際上消除了顏色串擾和圖像浮散(blooming)。而且，優選的成像傳感器具有優異的角響應(angle response)且微透鏡是不必要的，因為在濾色器與光敏矽之間距離很小。優選的保護層消除了比如現有技術傳感器所需的對於封裝中的頂部玻璃蓋層或者微透鏡之上的空氣間隙的需要。因為微透鏡是不必要的並且因為保護層用作適合的圖像窗口，所以進一步簡化了封裝。因為布線在像素背側，所以例如可以使用引線鍵合而無需考慮它們可能干擾像素照射。
儘管已經以優選實施例的方式描述了本發明，但本領域技術人員會認識到，在權利要求的精神和範圍內可以進行改進來實施本發明。所有這些變化和改進旨在落入所附權利要求的範圍內。因此，實例和附圖將被認為是示例性的而非限制性的。
權利要求
1.一種成像傳感器單元，包括半導體層；在所述半導體層的一個表面上的光學傳感器；以及在所述半導體層的相對表面處的濾色器，所述濾色器過濾的光被所述光學傳感器選擇性地感測。
2.根據權利要求1所述的成像傳感器單元，其中所述半導體層是有源矽層，並且所述濾色器通過介電層與所述有源矽層分開。
3.根據權利要求2所述的成像傳感器單元，其中所述有源矽層摻雜了N型摻雜劑，並且所述N型有源矽層中的P阱形成了光電二極體，所述成像傳感器單元還包括形成在所述P阱中的多個NFET，所述NFET連接從而選擇性地使光信號感測到所述光電二極體。
4.根據權利要求3所述的成像傳感器單元，其中所述多個NFET包括連接在所述光電二極體的陰極與電源電壓(Vdd)之間的第一NFET，所述第一NFET被復位信號選通；在漏極處連接到所述電源電壓並被所述陰極選通的第二NFET；以及連接在所述第二NFET的源極與數據輸出之間的第三NFET，所述第三NFET被像素選擇信號選通。
5.根據權利要求2所述的成像傳感器單元，其中所述有源矽層約為2-6μm厚並且所述介電層約為0.1-1.0μm。
6.根據權利要求1所述的成像傳感器單元，其中所述濾色器在濾色器層中，所述成像傳感器單元還包括在所述濾色器層上的保護層，穿過所述保護層的光被所述濾色器層中的濾色器過濾。
7.根據權利要求6所述的成像傳感器單元，其中所述保護層是石英層。
8.根據權利要求6所述的成像傳感器單元，其中所述保護層進一步濾出可見光。
9.根據權利要求1所述的成像傳感器單元，其中到所述單元的布線從所述一個表面中的光學傳感器結構遠離所述半導體層延伸。
10.一種成像傳感器，包括像素陣列，每個像素包括半導體島；在所述半導體島的一個表面上的光學傳感器；到所述單元的單元布線，其從所述一個表面中的光學傳感器結構延伸；以及在所述半導體層的相對表面處的濾色器；以及在像素濾色器處所述像素陣列上的保護層，穿過所述保護層的光信號被所述濾色器過濾並被相應的所述光學傳感器選擇性地感測。
11.根據權利要求10所述的成像傳感器，其中所述半導體島是約2-6μm厚的矽島，其通過淺溝槽隔離與相鄰矽島分開，所述濾色器約為0.5-1.5μm厚並通過約0.1-1.0μm厚的介電層與所述半導體島分開。
12.根據權利要求1所述的成像傳感器，其中所述矽島是摻雜的N型，所述N型矽島中的P阱形成了光電二極體，所述P阱上的NFET連接到所述光電二極體從而選擇性地感測所述光信號。
13.根據權利要求12所述的成像傳感器，其中所述NFET包括連接在所述光電二極體的陰極與電源電壓(Vdd)之間的第一NFET，所述第一NFET被復位信號選通；在漏極處連接到所述電源電壓並被所述陰極選通的第二NFET；以及連接在所述第二NFET的源極與數據輸出之間的第三NFET，所述第三NFET被像素選擇信號選通。
14.根據權利要求11所述的成像傳感器，其中處理層結合到所述單元布線之上的表面，所述像素陣列夾在所述保護層與所述處理層之間。
15.一種形成成像傳感器的方法，包括以下步驟a)在半導體層中界定島的陣列；b)在每個所述島的第一表面上形成光學傳感器；c)形成到每個所述光學傳感器的連接，所述連接從所述第一表面延伸；d)在每個所述島的第二表面上形成濾色器，所述第二表面與所述第一表面相對；e)封裝所述成像傳感器，所述第二表面保持暴露使得到封裝的所述成像傳感器的光被相應的所述濾色器過濾並被相應的所述光學傳感器選擇性地感測。
16.根據權利要求15所述的形成成像傳感器的方法，其中所述半導體層是矽層並且界定所述島陣列的步驟(a)包括以下步驟i)將處理層結合到所述第二表面；以及ii)利用淺溝槽隔離圖案化所述矽層從而界定矽島。
17.根據權利要求16所述的形成成像傳感器的方法，其中所述結合步驟(i)包括A)在所述矽層上形成熱氧化物；以及B)在所述熱氧化物上形成氮化物層，所述結合層結合到所述氮化物層。
18.根據權利要求15所述的形成成像傳感器的方法，其中所述矽層是摻雜的N型並且形成所述光學傳感器的步驟(b)包括i)在每個所述N型島中形成P阱，所述P阱與所述N型島形成光電二極體；以及ii)在所述P阱中形成多個NFET，在步驟(c)中形成的連接到達所述NFET並將每個所述N型島連接到地。
19.根據權利要求15所述的形成成像傳感器的方法，其中形成濾色器的步驟(d)包括i)將處理層結合到所述第一表面處的上部布線層；ii)從所述第二表面去除背側處理層；以及iii)在所述第二表面上形成所述濾色器。
20.根據權利要求15所述的形成成像傳感器的方法，其中在封裝步驟(e)之前，還包括e1)在形成於所述第二表面上的濾色器上形成保護層。
全文摘要
本發明公開了一種具有FET像素陣列的成像傳感器以及形成該成像傳感器的方法。每個像素是半導體島，例如在絕緣體上矽(SOI)晶片上的N型矽。在一個光電二極體電極例如P阱陰極中形成FET。可以將濾色器附著到島的相對表面。將保護層(例如玻璃或石英)或者窗口固定到濾色器處的像素陣列。成像傳感器可以從背側被照射，而單元布線在單元之上。因此，穿過保護層的光信號被濾色器過濾並被相應的光學傳感器選擇性地感測。
文檔編號H01L21/82GK101034711SQ20071000594
公開日2007年9月12日 申請日期2007年2月15日 優先權日2006年2月17日
發明者馬克·D·賈菲, 傑弗裡·P·甘比諾, 理察·J·拉塞爾, 阿蘭·洛伊休, 詹姆斯·W·阿基森 申請人:國際商業機器公司