數字－模擬變換器的製作方法

2023-04-25 06:30:56

專利名稱：數字－模擬變換器的製作方法
技術領域：
本發明涉及一種將離散的數字數據變換成連續的模擬信號的數字-模擬變換器。在本說明書中，將函數的值在局部區域為0以外的有限的值，而在這之外的區域為0的情況稱為「有限臺」，來進行說明。
背景技術：
在最近的數字音頻裝置，例如CD(光碟)播放機等中，為了從離散的音樂數據(數字數據)得到連續的模擬聲音信號，採用了運用超採樣(oversampling)技術的D/A(數字-模擬)D/A變換器。這種D/A變換器為了在輸入的數字數據間插值，提高模擬取樣頻率，一般採用數字濾波器，由取樣保持電路保持各插值的數值，生成階梯形的信號波形後，將其通過低通濾波器，輸出平滑的模擬聲音信號。
D/A變換器中的數字濾波器的數據插值一般採用被稱為取樣函數的sinc函數來進行。

圖13是sinc函數的說明圖。sinc函數是在對狄喇克(Dirac)函數進行逆變換時出現的，在將取樣頻率設為f時被定義為sin(πft)/(πft)。該sinc函數只在t=0的取樣點為1，而在其它所有的取樣點為0。
在以往，通過使用將該sinc函數的波形數據設定為FIR(finiteimpulse response)濾波器的抽頭計數的數字濾波器，進行超取樣。
當使用通過數字濾波器對離散的聲音數據間進行插值運算的超取樣技術時，由於可以使用衰減特性平穩的低通濾波器，所以能使低通濾波器的相位特性接近直線相位特性，並能將取樣循環，減少噪音。這種效果當模擬的取樣頻率越高則越顯著，但取樣頻率越高，數字濾波器和取樣保持電路的處理速度也變得高速，需要使用與高速化相適應的產品，導致產品的成本上升。而且，在像圖像數據那樣自身的取樣頻率本來就很高的情況下(例如為數MHz)，對其進行超取樣需要能在數MHz至數百MHz頻率下工作的產品，來構成數字濾波器和取樣保持電路，因而不易實現。
而且，即使在使用取樣技術的情況下，由於最終要將階梯形的信號波形通過低通濾波器生成平滑的模擬信號，在只限於使用低通濾波器的情況下，不能保持嚴格意義上的直線相位特性。另外，由於上述sinc函數是僅在±∝處收斂為0的函數，所以如果想要計算正確的插值時，需要考慮所有的數字數據，但實際上，要根據電路的規模等情況，限定數字數據的範圍，來設定數字數據的係數，從而使得到的插值有誤差。
這樣，對於運用超取樣技術的現有的D/A變換器，為了提高模擬的取樣頻率，需要高速的產品，導致成本增高，或不容易實現。而且，由於通過低通濾波器，使相位特性較差，且由於使用了採用sinc函數的數字數據，具有舍位誤差，產生了與之對應的輸出波形的變形。
發明的公開本發明的目的是為了解決上述問題，提供一種數字-模擬變換器，能夠不用提高產品的工作速度，得到畸變小的輸出波形。
本發明的數字-模擬變換器，通過產生具有與輸入的數字數據分別對應的值的預定的階梯函數，將它們相加，變換為階梯形狀的模擬電壓後，進行多次模擬積分，來產生將與依次輸入的各數字數據對應的電壓平滑連接的連續的模擬信號，這樣，由於對多個數字數據產生與依次輸入的多個數字數據對應的預定的階梯函數，並將各階梯函數的值相加，其後通過將該相加結果變換為模擬電壓進行積分，得到連續變化的模擬信號，所以為了最終得到模擬信號，可以不需要用低通濾波器，不會因為處理信號的頻率導致相位特性不同而使群延遲特性惡化，可以得到變形較少的輸出波形。而且，與進行超採樣的現有技術相比，不需要提高產品的工作速度，不需要使用高價格的產品，可以降低產品的成本。
特別是，上述階梯函數最好採用對由分段多項式構成的預定的取樣函數，將上述分段多項式進行多次微分而得到的波形。即，由於反過來通過將該階梯函數進行多次積分，可以得到與預定的取樣函數對應的波形，所以可以通過合成階梯函數來等價地實現取樣函數的疊加運算，因為能使處理內容單純化，所以可以降低將數字數據變換為模擬信號所需要的處理量。
上述取樣函數最好在全數域只能進行1次微分，具有有限臺的值。自然界中存在的各種信號為了平滑變化，需要能進行微分，但能進行微分的次數不一定需要是無限次，倒不如認為只要能進行一次微分即能充分與自然現象近似。這樣，使用能進行有限次微分的有限臺的取樣函數雖然有很多好處，但在以往認為滿足這種條件的取樣函數不存在。而經過本發明人的研究，找到了滿足上述條件的函數。
具體來說，上述取樣函數是在取樣位置t從-2至+2間具有0以外的值的有限臺的函數，對於-2≤t＜-3/2，用(-t2-4t-4)/4；對於-3/2≤t＜-1，用(3t2+8t+5)/4；對於-1≤t＜-1/2，用(5t2+12t+7)/4；對於-1/2≤t＜1/2，用(-7t2+4)/4；對於1/2≤t＜1，用(5t2-12t+7)/4；對於1≤t＜3/2，用(3t2-8t+5)/4；對於3/2≤t≤2，用(-t2+4t-4)/4來定義。或者，作為與這種取樣函數對應的階梯函數波形，可以採用在與等間隔配置的5個數字數據對應的預定範圍中，由-1、+3、+5、-7、-7、+5、+3、-1進行加權的相同寬度的8個分段區域形成的函數。該加權處理階梯函數通過下述過程來實現上述加權處理最好用位移位的-2、+2、+4、-8、-8、+4、+2、-2倍進行相乘處理，並將相乘結果加上上述數字數據自身來實現。因為通過位移位進行相乘運算，所以可以使處理簡單，實現高速化。
這樣，通過使用在全數域只能進行一次微分的取樣函數，可以減少將多個階梯函數相加後進行積分處理的次數，能減少處理量。而且，通過使用具有有限臺的值的取樣函數，可以只將與該有限臺的區間對應的數字數據作為處理的對象，從而可以進而降低處理量，並且在將有限個數字數據作為對象進行處理的情況下，能夠防止舍位誤差的發生。
附圖的說明圖1是本實施例的D/A變換器的插值運算中使用的取樣函數的說明圖。
圖2是取樣值與其間的插值的關係的示意圖。
圖3是利用圖1所示取樣函數的數據插值的說明圖。
圖4是將圖1所示取樣函數進行一次微分的波形的示意圖。
圖5是將圖4所示折線函數再次微分的波形的示意圖。
圖6是本實施例的D/A變換器的結構的示意圖。
圖7是本實施例的D/A變換器的工作時鐘的示意圖。
圖8是圖6所示D/A變換器的具體結構的示意圖。
圖9是階梯函數發生部的具體結構的示意圖。
圖10是變形後的階梯函數和階梯函數發生部內的各三態緩衝器的閉合斷開切換時間的關係的示意圖。
圖11是時鐘控制部的具體結構的示意圖。
圖12是圖11所示時鐘控制部的動作時鐘的示意圖。
圖16是sinc函數的說明圖。
實現本發明的最佳方式以下參照附圖對本發明的一個實施例的D/A變換器進行詳細說明。圖1是本實施例的D/A變換器的插值運算中使用的取樣函數的說明圖。圖1所示取樣函數H(t)是能夠進行微分的有限臺的函數，例如是在全數域只可進行一次微分、沿橫軸的取樣位置t在-2至2之間時，具有0以外的有限的值的有限臺的函數。而且由於H(t)是取樣函數，只在t=0的取樣位置為1，在t=±1,±2的取樣位置為0。
經過本發明人的研究確定，滿足上述條件(取樣函數、只能進行一次微分、有限臺)的函數H(t)是存在的。具體來說，這樣的取樣函數H(t)當設3階B採樣(spline)函數為F(t)時，H(t)可以用H(t)=-F(t+1/2)/4+F(t)-F(t-1/2)/4 (1)來定義。在這裡，3階B採樣函數F(t)用(4t2+12t+9)/4； -3/2≤t＜-1/2-2t2+3/2； -1/2≤t＜1/2(4t2-12t+9)/4； 1/2≤t＜3/2 (2)來表示。
上述取樣函數H(t)是二次分段多項式，由於使用3階B取樣函數F(t)，成為保證在全數域只能進行一次微分的有限臺的函數。而且，在t=±1，±2的取樣位置為0。
將上述(2)式代入(1)式，用分段多項式的形式來計算取樣函數H(t)時，可以用(-t2-4t-4)/4； -2≤t＜-3/2(3t2+8t+5)/4； -3/2≤t＜-1(5t2+12t+7)/4； -1≤t＜-1/2(-7t2+4)/4 ；-1/2≤t＜1/2(5t2-12t+7)/4； 1/2≤t＜1
(3t2-8t+5)/4；1≤t＜3/2(-t2+4t-4)/4；3/2≤t≤2(3)來表示。這樣，上述取樣函數H(t)是取樣函數，在全數域只能進行一次微分，且為在取樣位置在t=±2收斂為0的有限臺的函數。因此，通過利用該取樣函數H(t)，根據各取樣值進行疊加，可以利用只能進行一次微分的函數對取樣值間的值進行插值。
圖2是取樣值和其間的插值的關係的示意圖。一般地，對給予的各取樣值分別計算插值位置的取樣函數的值，並利用它進行疊加運算，可以計算出與各取樣值間的中間位置對應的插值y。
由於以往使用的sinc函數是在t=±∞的取樣位置收斂為0的函數，當需要正確計算插值y時，需要計算與到t=±∞為止的各取樣值對應的插值位置的sinc函數的值，並利用其進行疊加運算。而在本實施例中使用的取樣函數H(t)由於在t=±2的取樣位置收斂為0，所以只要考慮將插值位置夾在其中的前後各2個取樣值，從而能夠大幅度地減少運算量。而且對於這之外的取樣值，雖然本來應該予以考慮，但現在予以忽視，不是從運算量和精度等方面考慮，而是從理論上就可以不需要予以考慮，從而不會產生舍位誤差。
圖3是利用圖1所示取樣函數的數據插值的說明圖。例如對圖3(A)所示取樣位置t1的取樣值Y(t1)進行具體說明。插值位置t0和取樣位置t1的距離，當將相鄰的2個取樣位置間的距離歸一化為1時，成為1+a。因此，將取樣函數H(t)的中心位置與取樣位置t1一致時的插值位置t0的取樣函數的值為H(1+a)。實際上，由於將取樣函數H(t)的中心位置的峰值高度與取樣值Y(t1)一致，所以將上述H(1+a)乘以Y(t1)倍後的值H(1+a)×Y(t1)成為所需要計算的值。
同樣，如圖3(B)～(D)所示，與其它的3個取樣值相對應，得到插值位置t0的各運算結果H(a)×Y(t2)、H(1-a)×Y(t3)、H(2-a)×Y(t4)。通過將這樣得到的4個運算結果H(1+a)×Y(t1)、H(a)×Y(t2)、H(1-a)×Y(t3)、H(2-a)×Y(t4)相加進行疊加運算，計算插值位置t0的插值y。
如上所述，從原理上說，通過與各取樣值相對應，計算取樣函數H(t)的值，進行疊加運算，可以計算出與各取樣值間的中間位置對應的插值，而圖1所示取樣函數是在全數域只能進行一次微分的二次的分段多項式，利用此特徵，可以通過其它等價的處理步驟來計算插值。
圖4是將圖1所示取樣函數進行一次微分後的波形的示意圖。圖1所示取樣函數H(t)是在全數域只能進行一次微分的二次的分段多項式，所以通過將其一次微分，能夠得到圖4所示的連續折線形狀的波形構成的折線函數。
圖5是將圖4所示折線函數再次微分後的波形的示意圖。其中，由於折線波形中含有多個拐點，不能在全數域進行微分，因此對相鄰的2個拐點間的直線部分進行微分。通過對圖4所示折線波形進行微分，可以得到圖5所示由階梯形的波形構成的階段函數。
這樣，本實施例的D/A變換器的插值運算中使用的取樣函數在全數域進行一次微分，得到折線函數，將該折線函數再次微分得到階梯函數。因此，反過來產生圖5所示取樣函數，通過將其2次積分，可以得到圖1所示取樣函數H(t)。
圖5所示階梯函數的特徵是，正區域和負區域具有相等的面積，將它們合計的值為0。即通過將具有這種特徵的階梯函數多次積分，可以得到在圖1所示全數域保證能微分的有限臺的取樣函數。
在圖3所示疊加運算的插值的計算中，是將取樣函數H(t)乘以各取樣值，而在將圖5所示階梯函數進行2次積分，計算取樣函數H(t)時，除了將經過該積分處理得到的取樣函數的值乘以各取樣值的情況外，與之等價地，可以在產生積分處理前的階梯函數時，產生被乘以各取樣值的階梯函數，利用該階梯函數進行疊加運算，對該疊加運算的結果進行2次積分處理，計算出插值。本實施例的D/A變換器通過這種過程來計算插值，下面對其進行詳細說明。
圖6是本實施例的D/A變換器的結構的示意圖。圖6所示D/A變換器包括4個數據保持部10-1、10-2、10-3、10-4、4個階梯函數發生部11-1、11-2、11-3、11-4、加法器12、D/A變換器14、2個積分處理部16、18、時鐘控制部20。
各數據保持部10-1～10-4以預定的時間間隔循環讀取依次輸入的離散的數字數據，並保持該值一直到下一個讀取的時間到來為止。例如，最開始輸入的數字數據被數據保持部10-1保持，第2輸入的數字數據被數據保持部10-2保持。第3、第4輸入的各數字數據被數據保持部10-3、10-4保持。當各數據保持部10-1～10-4的數據的保持動作進行了一個循環周期時，接著輸入的第5個數字數據被最早保持數據的數據保持部10-1讀取而被保持。這樣，依次輸入的各數字數據被數據保持部10-1等循環地保持。
各階梯函數發生部11-1～11-4與對應的電壓保持部10-1～10-4的數字數據的保持時間同步，產生具有與各自的保持數據的值成比例的振幅的階梯函數。階梯函數有圖5所示形狀，該階梯函數的值與分別保持在數據保持部10-1～10-4的數字數據的值成比例。圖5所示階梯函數的具體的值，可以通過將上述(3)式的各分段多項式2次微分來得到，成為以下的值。
-1；-2≤t＜-3/23 ；-3/2≤t＜-15 ；-1≤t＜-1/2-7；-1/2≤t＜0-7；0≤t＜1/25 ；1/2≤t＜13 ；1≤t＜3/2-1；3/2≤t≤2加法器12將從4個階梯函數發生部11-1～11-4輸出的各階梯函數的值進行數字相加運算。D/A變換器14產生與從加法器12輸入的階梯形狀的數字數據對應的模擬電壓。在該D/A變換器10中，因為產生與輸入的數字數據的值成比例的一定的模擬電壓，所以可以與輸入的數字數據對應，得到電壓電平以階梯形狀變化的輸出電壓。
串級連接的2個積分處理器16、18對出現在D/A變換器14的輸出端的以階梯形狀變化的輸出電壓進行2次積分處理。從前端的積分處理部16得到以直線形狀(一次函數)變化的輸出電壓，從後端的積分處理部18得到以二次函數變化的輸出電壓。這樣，當多個數字數據以一定間隔被輸入時，從後端的積分處理部18可以得到連續的模擬信號，該連續的模擬信號在與各數字數據對應的電壓間用只能進行一次微分的平滑的曲線連接。
從上述階梯函數發生部11-1輸出的階梯函數的值由於與數據保持部10-1保持的數字數據的值成比例，通過2個積分處理部16、18對該階梯函數的值反覆進行2次積分處理，從後端的積分處理部18輸出的信號，其電壓波形與將圖1所示階梯函數和輸入的數字數據相乘的結果相對應。而通過加法器12將各階梯函數發生部11-1～11-4輸出的階梯函數的值相加，如果從後端的積分處理部18輸出的信號的角度來看，等同於利用圖1所示階梯函數進行疊加運算。
因此，在以一定時間間隔向本實施例的D/A變換器輸入數字數據的情況下，與該輸入間隔對應，將各階梯函數發生部11-1～11-4產生階梯函數波形的開始時刻錯開，對分別產生的階梯函數進行相加運算，通過對該結果變換為模擬電壓後進行2次積分處理，得到將與以一定間隔輸入的數字數據對應的電壓間平滑連接的模擬信號。
圖7是本實施例的D/A變換器的工作時間示意圖。當如圖7(A)所示，以一定的時間間隔輸入數字數據D1、D2、D3…時，各數據保持部10-1～10-4循環地保持這些數字數據D1、D2、D3…。具體來說，數據保持部10-1讀取第1輸入的數字數據D1，保持到輸入的數字數據循環一次為止(到第5個數字數據D5被輸入為止)(圖7(B))。按照該第1輸入的數字數據D1的保持時間，階梯函數發生部11-1產生具有與該數字數據D1成比例的值的階梯函數(圖7(C))。
同樣，數據保持部10-2讀取第2輸入的數字數據D2，保持到輸入的數字數據循環一次為止(到第6個數字數據D6被輸入為止)(圖7(D))。按照該第二個數字數據D2的保持時間，階梯函數發生部11-2產生具有與該數字數據D2成比例的值的階梯函數(圖7(E))。
數據保持部10-3讀取第3輸入的數字數據D3，保持到輸入的數字數據循環一次為止(到第7個數字數據D7被輸入為止)(圖7(F))。按照該第3個數字數據D3的保持時間，階梯函數發生部11-3產生具有與該數字數據D3成比例的值的階梯函數(圖7(G))。
數據保持部10-4讀取第4個輸入的數字數據D4，保持到輸入的數字數據循環一次為止(到第8個數字數據D8被輸入為止)(圖7(H))。按照該第4個數字數據D4的保持時間，階梯函數發生部11-4產生具有與該數字數據D4成比例的值的階梯函數(圖7(I))。
加法器12將4個階梯函數發生部11-1～11-4各自輸出的階梯函數的值相加。而如圖5所示，各階梯函數發生部11-1～11-4產生的階梯函數是這樣一種有限臺的函數，該函數具有將在圖1所示取樣函數的有限臺的範圍的取樣位置t=-2～+2的區域以0.5為單位分割的8個分段區域。例如，從取樣位置t=-2向+2方向按順序為第1分段區域、第2分段區域、…第8分段區域。
首先加法器12將階梯函數發生部11-1輸出的與第7分段區域對應的值(3D1)、階梯函數發生部11-2輸出的與第5分段區域對應的值(-7D2)、階梯函數發生部11-3產生的與第3分段區域對應的值(5D3)、階梯函數發生部11-4產生的與第1分段區域對應的值(-D4)相加，輸出相加結果(3D1-7D2+5D3-D4)。
接著，加法器12將階梯函數發生部11-1輸出的與第8分段區域對應的值(-D1)、階梯函數發生部11-2輸出的與第6分段區域對應的值(5D2)、階梯函數發生部11-3輸出的與第4分段區域對應的值(-7D3)、階梯函數發生部11-4輸出的與第2分段區域對應的值(3D4)相加，輸出相加結果(-D1+5D2-7D3+3D4)。
當從加法器12依次輸出具有階梯形狀的相加結果時，D/A變換器14根據相加結果(數字數據)產生模擬電壓。在該D/A變換器14中，由於產生與輸入的數字數據的值成比例的一定的模擬電壓，所以可以得到與輸入的數字數據對應的電壓電平以階梯形狀變化的輸出波形(圖7(J))。
當D/A變換器14輸出具有階梯形狀的電壓電平的波形時，前端的積分處理部16將該波形積分，輸出折線形狀的波形(圖7(K))，後端的積分處理部18對該折線形狀的波形再次積分，產生將與數字數據D2和D3分別對應的電壓值之間用只能進行一次微分的平滑的曲線連接的輸出電壓(圖7(L))。
這樣，本實施例的D/A變換器按照保持輸入的數字數據的時間來產生階梯函數，將該階梯函數對4個數字數據相加後，產生與該相加結果對應的模擬電壓，然後再進行2次積分處理，能夠產生將與各數字數據對應的電壓平滑連接的連續的模擬信號。
特別是，通過與輸入的各數字數據相對應，在各個不同的開始時刻產生4個階梯函數，並產生與該相加結果對應的模擬電壓，然後進行2次積分處理，能得到連續的模擬信號，因此，可以不像以往那樣，需要取樣保持電路和低通濾波器，不會產生直線相位特性的惡化，可以實現良好的群延遲特性。另外，由於在取樣位置t=±2採用在0收斂的有限臺的取樣函數H(t)，因此為了進行數字數據間的插值處理，只要用前後4個數字數據即可，可以使進行插值運算所必須的處理量減少。而且，由於不進行以往的超採樣處理，因此不但可以確保根據輸入的數字數據的時間間隔所決定的預定的動作速度，特別是由於不需要進行高速的信號處理，所以不需要使用價格昂貴的產品。
圖8是圖6所示D/A變換器的具體結構。如圖8所示，各數據保持部10-1～10～4由D型雙穩態多諧振蕩器(flip-flop D-FF)構成，通過緩衝器22將輸入的數據的讀取時間在輸入數據的每個周期順序錯開，由此循環地保持輸入數據D1、D2、D3…。例如，當輸入8位的數字數據時，被各數據保持部10-1～10-4保持的8位的數據被分別輸入到對應的階梯函數發生部11-1～11-4。
圖9是階梯函數發生部11-1～11-4的具體的結構示意圖。4個階梯函數發生部11-1～11-4具有相同的結構，以下用階梯函數發生部11-1為例說明其具體結構。
如圖9所示，階梯函數發生部11-1包括具有反轉輸出的2個三態緩衝器100、102；具有反轉輸出的2個三態緩衝器104、106；將輸入該階梯函數發生部11-1的數據和通過三態緩衝器10～106中的某一個輸出的數據相加的加法器(ADD)108。
圖5所示階梯函數當將橫軸向上方向移位+1時，變形為圖10所示階梯函數。該變形後的階梯函數的各個值因為是2的冪積的值，所以在將各值作為乘數與輸入數據相乘時，可以通過單純的位移位操作來進行乘積運算。然後進行將向上方向移位+1的橫軸返回的處理(將乘積結果加上輸入數據的處理)，作為各階梯函數發生部的輸出值。
具體來說，三態緩衝器100對輸入數據進行1位的移位，將該移位的數據的各位進行反轉並輸出的同時，將加法器108的進位輸入加1，來進行(-2)倍的乘積運算。在圖10「S1」所示時刻，通過從三態緩衝器100輸出與相乘結果對應的數據，可以得到與階梯函數的第1及第8區分區域對應的數據。
同樣地，三態緩衝器102通過將輸入數據進行1位的移位，來進行2倍的乘積運算。在圖10「S2」所示時刻，通過從三態緩衝器102輸出與相乘結果對應的數據，可以得到與階梯函數的第2及第7區分區域對應的數據。
三態緩衝器104通過將輸入數據進行2位的移位，來進行4倍的乘積運算。在圖10「S3」所示時刻，通過從三態緩衝器104輸出與相乘結果對應的數據，可以得到與階梯函數的第3及第6區分區域對應的數據。
三態緩衝器106通過將輸入數據進行3位的移位並將各位反轉，然後將加法器108的進位輸入加1，來進行(-8)倍的乘積運算。在圖10「S8」所示時刻，通過從三態緩衝器100輸出與相乘結果對應的數據，可以得到與階梯函數的第4及第5區分區域對應的數據。
加法器108將從三態緩衝器100～106中的某一個有選擇地輸出的正或負的數據，與輸入階梯函數發生部11-1的數據相加。通過加法器108得到的數據從階梯函數11-1輸出。
在加法器108中，根據輸入的數據是將位移位的結果反轉的三態緩衝器100、102的輸出數據，或者輸入的數據是只進行位移位的三態緩衝器104、106的輸出數據，其處理的具體步驟不同。即，在使用未進行位移位的數據進行相加運算時，只進行2個數據的相加處理。而在使用進行了位反轉的數據進行相加運算時，將2個數據相加後，將最低位b0加1。關於向加法器108輸入的數據是屬於哪個種類，只要檢查最上位是否為「1」即可。
圖8所示加法器12由具有2個輸入端子的3個加法器(ADD)120、122、124構成。通過這些3個加法器120、122、124，將從4個階梯函數發生部11-1～11-4輸出的各個數據相加。這些相加結果被輸入A/D變換器(ADC)14，變換為階梯形狀的電壓變形，被施加到串級相連的2個積分處理部16、18中的前端的積分處理部16上。
如圖8所示，前端的積分處理部16包括2個運算放大器140、141,2個電容器142、143、2個阻抗144、145及開關146。一邊的運算放大器140和電容器142及阻抗144構成積分電路，通過阻抗144對施加在運算放大器140的反轉輸入端子上的A/D變換器14的輸出電壓進行預定的積分動作。後端的積分處理部18包括2個運算放大器150、151、2個電容器152、153、2個阻抗154、155、及開關156。一邊的運算放大器150和電容器152及阻抗154構成積分電路，通過阻抗154對施加在運算放大器150的反轉輸入端子的前端的積分處理部16的輸出電壓進行預定的積分動作。
本實施例的A/D變換器例如適用於取得電視接收機的RGB信號和輝度信號等視頻信號的電路。具體來說，電視接收機用的A/D變換器將圖8所示結構的電路分別與R、G、B數據分別對應成為3組，向構成對應於一個畫面的幀的各個掃描線，以預定的時間間隔分別輸入8位的R、G、B數據，生成將各個數據插值的連續的R、G、B模擬電壓。
在實際的積分電路中，因為產生輸出電壓的漂移，所以最好具有消除該影響的電路。在本實施例中，通過前端的積分處理部16中的運算放大器141、電容器143及阻抗145，構成保持平均值為0電平的電路，為了使運算放大器140等構成的積分電路輸出的平均值總是為0V，調節運算放大器140的非反轉輸入端子的電壓電平。
後端的積分處理部18中的運算放大器152、電容器153及阻抗155構成平均電平保持電路，為了使運算放大器150等構成的積分電路的輸出的平均值與施加在運算放大器151的非反轉輸入端子上的電壓電平相同，調節運算放大器150的非反轉輸入端子的電壓電平。施加在運算放大器151的非反轉輸入端子上的電壓電平被用於將輸入數據變換為電壓電平、並求出其平均電平，為了計算該電壓電平，具有由保持順序輸入的輸入數據的D型雙穩態多諧振蕩器構成的數據保持部180、將該保持的數字數據產生模擬電壓的A/D變換器182、及將A/D變換器182的輸出電壓積分的積分電路184。
對於每個幀，為了復位2個積分處理部16、18中的各積分電路的積分電容中蓄積的電荷，設有開關146、156，垂直消隱信號通過D型雙穩態多諧振蕩器構成的同步電路186而被同步，在垂直消隱期間，2個開關146、156為閉合狀態。此時，與運算放大器140連接的電容器142和與運算放大器150連接的電容器152分別放電，各自的積分電路被復位。
圖11是時鐘控制部20的具體結構的示意圖。如圖所示，時鐘控制部20包括3位(bit)計數器160、具有非反轉輸出的3個「異」電路161～163、具有反轉輸出的2個「異」電路164、165、具有非反轉輸出的3個「與」電路166～170、及具有反轉輸出的3個「與」電路171～173。
圖12是圖11所示時鐘控制部20的動作時間的示意圖。圖15所示CLK、b0~b2、c1~c5、d1~d8的各個波形表示在圖11被賦予各個符號的位置處的波形。如圖11和圖12所示，3位計數器160與輸入的時鐘信號CLK同步進行計數動作，在該時鐘信號每次上升時進行計數，更新3位的輸出b0、b1、b2。
通過利用上述時鐘控制部20，對各階梯函數發生部11-1～11-4中的3個開關的閉合斷開狀態進行切換，可以產生圖7(C)、(E)、(G)、(I)所示各階梯函數。具體來說，階梯函數發生部11-1為了產生圖7(C)所示階梯函數，根據圖11所示「或」電路171的輸出(d3)、「與」電路169的輸出(d7)、「與」電路167的輸出(d2)、與」電路166的輸出(d1)的邏輯狀態，分別切換該階梯函數發生部11-1內的4個三態緩衝器100～106的閉合斷開狀態。
同樣地，階梯函數發生部11-2為了產生圖7(E)所示階梯函數，根據圖11所示「或」電路173的輸出(d6)、「與」電路170的輸出(d8)、「或」電路172的輸出(d5)、「與」電路168的輸出(d4)的邏輯狀態，分別切換該階梯函數發生部11-2內的4個三態緩衝器100～106的閉合斷開狀態。階梯函數發生部11-3為了產生圖7(G)所示階梯函數，根據圖11所示「與」電路169的輸出(d7)、「或」電路171的輸出(d3)、「與」電路166的輸出(d1)、「與」電路167的輸出(d2)的邏輯狀態，分別切換該階梯函數發生部11-3內的4個開關100～106的閉合斷開狀態。階梯函數發生部11-4為了產生圖7(I)所示階梯函數，根據圖11所示「與」電路170的輸出(d8)、「或」電路173的輸出(d6)、「與」電路168的輸出(d4)、「或」電路172的輸出(d5)的邏輯狀態，分別切換該階梯函數發生部11-4內的4個三態緩衝器100～106的閉合斷開狀態。
本發明不限於上述實施例，在本發明的精神的範圍內可以實施各種變化。例如，在上述實施例中，取樣函數是在全數域只能進行一次微分的有限臺的函數，但也可以將能微分的次數設定為2次以上。另外，如圖1所示，本實施例的取樣函數是在t=±2收斂的函數，但也可以是在t=±3以上收斂的函數。例如，在t=±3收斂的情況下，使圖6所示D/A變換器中的數據保持部和階梯函數發生部的數量分別為6，將6個離散數據作為對象進行插值處理，產生將這些離散數據平滑連接的模擬電壓。
另外，不一定限於用有限臺的取樣函數進行插值處理，也可以利用在-∞～+∞的範圍具有值的可進行有限次微分的取樣函數，只將與有限的取樣位置對應的多個數字數據作為插值對象。例如，當設這種取樣函數是用二次分段多項式定義，則由於通過將各分段多項式2次微分，可以得到預定的階梯函數波形，所以通過對利用該階梯函數波形進行的電壓合成的結果進行2次積分處理，可以得到與數字數據對應的平滑連接電壓的模擬信號。
在上述實施例中，作為D/A變換器的用途的一個例子，說明了用於電視接收機的情況，但本發明的D/A變換器也可以用於其它的用途，例如將存儲在光碟等中的數字音頻數據變換為模擬的音頻聲音的情況。
工業的應用性如上所述，根據本發明，由於通過產生與依次輸入的多個數字數據對應的預定階梯函數波形，並將這些波形合成，然後將該合成波形積分，得到連續變化的模擬電壓，所以為了得到最終的模擬信號，不需要使用低通濾波器，不會因為處理信號的頻率導致相位不同，而使群延遲特性惡化，能夠得到變形小的輸出變形。與進行超採樣的現有技術相比，由於不需要提高產品的工作速度，所以不需要使用高價格的產品，能夠降低產品的成本。
權利要求
1．一種數字-模擬變換器，其特徵在於，通過產生與按預定間隔輸入的多個數字數據分別對應的預定的階梯函數，並對與將這些多個階梯函數相加所得到的數據對應的電壓波形進行多次模擬積分，來產生將與多個上述數字數據對應的電壓間平滑連接的連續的模擬信號。
2．一種數字-模擬變換器，其特徵在於，包括多個數據保持部，將按照預定間隔輸入的多個數字數據分別在預定期間保持；多個階梯函數發生部，將與被上述多個數據保持部分別保持的數字數據對應的預定的階梯函數與上述多個數字數據的各輸入時間同步地產生；加法器，將多個上述階梯函數發生部分別產生的上述階梯函數的值相加；階梯電壓波形發生部，產生與上述加法器的相加處理所得到的數字數據對應的階梯形狀的模擬電壓；積分處理部，對上述階梯電壓波形發生部生成的模擬電壓進行多次模擬積分處理。
3．根據權利要求2所述的數字-模擬變換器，其特徵在於，上述階梯函數被設定為正區域和負區域的面積相等。
4．根據權利要求2所述的數字-模擬變換器，其特徵在於，上述階梯函數是對由分段多項式構成的預定的取樣函數，將上述分段多項式分別進行多次微分而得到的值。
5．根據權利要求4所述的數字-模擬變換器，其特徵在於，上述取樣函數在全數域只能進行1次微分，具有有限臺的值。
6．根據權利要求5所述的數字-模擬變換器，其特徵在於，上述取樣函數是在取樣位置t從-2至+2間具有0以外的值的有限臺的函數，對於-2≤t＜-3/2，用(-t2-4t-4)/4對於-3/2≤t＜-1，用(3t2+8t+5)/4對於-1≤t＜-1/2，用(5t2+12t+7)/4對於-1/2≤t＜1/2，用(-7t2+4)/4對於1/2≤t＜1，用(5t2-12t+7)/4對於1≤t＜3/2，用(3t2-8t+5)/4對於3/2≤t≤2 用(-t2+4t-4)/4來定義。
7．根據權利要求2所述的數字-模擬變換器，其特徵在於，上述階梯函數在與等間隔配置的5個上述數字數據對應的預定範圍，由-1、+3、+5、-7、-7、+5、+3、-1進行加權的相同寬度的8個分段區域形成。
8．根據權利要求2所述的數字-模擬變換器，其特徵在於，上述階梯函數通過下述方式來實現上述加權分別用位移位的-2、+2、+4、-8、-8、+4、+2、-2進行相乘處理，並將相乘結果加上上述數字數據自身。
9．根據權利要求5所述的數字-模擬變換器，其特徵在於，進行上述模擬積分的次數是2次，產生將與多個上述數字數據對應的電壓平滑連接的連續的模擬信號。
10．根據權利要求6所述的數字-模擬變換器，其特徵在於，上述模擬積分進行的次數是2次，產生將與多個上述數字數據對應的電壓平滑連接的連續的模擬信號。
全文摘要
本發明的目的是提供一種數字－模擬變換器，可以不用提高產品的工作速度，輸出變形較少的輸出波形。D/A變換器包括4個數據保持部10－1、10－2、10－3、10－4、4個階梯函數發生部11－1、11－2、11－3、11－4、加法器12、D/A變換器14、2個積分處理部16、18、時鐘控制部20。依次輸入的4個數字數據分別被各數據保持部保持，該階梯函數發生部產生具有與該被保持的數據對應的值的階梯函數。加法器12將各階梯函數發生部產生的階梯函數進行相加，D/A變換器14產生與該相加值對應的階梯形狀的模擬電壓，再通過2個積分處理部16、18對該合成波形進行2次積分處理，產生將輸入的數字數據連接的連續的模擬電壓。
文檔編號H03M1/52GK1318224SQ99811031
公開日2001年10月17日 申請日期1999年6月8日 優先權日1998年7月16日
發明者小柳裕喜生, 寅市和男 申請人:新瀉精密株式會社, 株式會社流暢研究所