通過直接數字合成的數字受迫振蕩的製作方法

2023-04-25 05:23:41 1

專利名稱：：通過直接數字合成的數字受迫振蕩的製作方法
技術領域：
：本發明涉及數字頻率生成。具體地，它涉及用於具有與參考時鐘信號和兩個整數的比率有關的期望頻率的脈衝流的數字生成的方法和裝置。該方法一般應用於其比率不是整數的整數。可以將作為設備的數字頻率生成(DFG)集成在一個簡單的晶片上，而不需要晶片外(off-chip)的濾波器。
背景技術：
：在直接數字合成領域中，使用大量技術來合成信號。很多的這些技術利用累加器(accumulator)來訪問在存儲器中所存儲的正弦波查找表(sinewavelook-uptable),該正弦波查找表依次產生代表在期望的頻率處的正弦波的值的序列。通過使用數字到模擬轉換器(DAC),正弦波值的序列被轉換成模擬電壓，並然後通過低通濾波器以產生具有期望的輸出頻率的模擬電壓正弦波信號。這種直接數字合成的形式提供了對在很大頻率範圍上的信號的生成的控制。可以使用集成電路來製造其電路的重要部分。Jones在美國專利No.3，958，191中公開了這種類型的系統的例子，並且Kovalick等人在美國專利No.5，084，681中公開了累加器和查找ROM(lookupROM)。儘管有很多優點，但是直接數字合成的第一方法有缺點，包括需要快速高解析度DAC和需求精確的分立組件(discretecomponent)的多極(multi-pole)低通濾波器。從而，DAC和濾波器增加了尺寸和製造成本，這是因為它們通常需要在其他集成電路外部的組件。第二類型的直接數字合成使用累加器進位信號(carrysignal)和餘數值來生成輸出頻率，而不需查找正弦表和低通濾波器。在美國專利No.5，195，044中，Wischerman公開了這種類型的系統的例子，其中在當進位信號發出(signal)上溢時從累加器中剩餘的值計算出的延遲之後，進位信號生成輸出脈衝。與第一類型相同，該第二類型的系統生成具有與輸入參考時鐘的期望分數(fractional)關係的輸出頻率，並且其也需要具有在集成電路外部的物理組件的多極濾波器。當計算進位信號延遲時，該第二類型的電路使用近似值，這依次降低了輸出頻率的準確性。顯然這是開發替換的數字頻率發生器(DFG)電路的機會。不需要與驅動DFG的時鐘有關的製品的簡化電路可用於各種可調電子設備中。
發明內容本發明涉及數字頻率生成。具體地，其涉及用於具有與參考時鐘信號和兩個整數的比率有關的期望頻率的脈衝流的數字生成的方法和裝置。該方法一般應用於其比率不是整數的整數。可以將作為設備的數字頻率生成(DFG)集成在一個簡單的晶片上，而不需要晶片外的濾波器。在權利要求、說明書和附圖中描述了本發明的具體方面。圖1是直接數字頻率合成器(DDFS)或數字頻率發生器(DFG)的方框圖。圖2是圖示選擇器功能的操作的狀態圖。圖3A-3D是圖示選擇器輸出信號關於選擇器功能的操作狀態的相對值的時序圖。圖4是與選擇器耦接的一般累加器的實施例的示意圖。圖5是不使用除法器的具有2的冪的分子(apoweroftwonumerators)的累加器的實施例的概念圖。圖6描述代替使用減法器而使用偽隨機二進位序列(PRBS)移位寄存器來實現快速下計數器。圖7圖示PRBS移位寄存器實施例。圖8描述簡單的低通濾波器。圖9-10描述更精密的低通濾波器。圖11A-11B描述該技術的實施例的仿真結果。圖IIA是由數字到模擬轉換器輸出並被輸入到濾波器的波形的仿真。圖IIB是響應於圖IIA的輸入由濾波器輸出的波形的仿真。圖12描述具有轉化(transfer)功能的比較器。圖13A-13B描述通過比較器處理濾波後的模擬信號以產生脈衝流的仿真結果。圖13A是由濾波器輸出的波形的仿真。圖13B是由比較器輸出的波形的仿真。具體實施例方式參考附圖做出以下詳細描述。描述優選實施例以闡述本發明，而不限制其範圍，該範圍由權利要求限定。本領域普通技術人員將認識到對接下來的描述的各種等效變更。公開的技術屬於提供用於從輸入時鐘信號參考Fc^和整數比率！來生M成輸出頻率Fow的直接數字合成方法和裝置，其中iV和M是以下進一步討論的整數，並且Fo^由下式定義F=、M乂屍c^(0.1)在某個實施例中，分母M是由累加器的範圍所定義的整數。例如，M可以由m位數字累加器來實現，該m位數字累加器的輸出ACC在下列範圍上0"CCS(2"'-1)(0.2)在將分母M實現為m位數字累加器ACC的那些實施例中，分子N是也可以稱作F孤的整數，並且其值可以被重複加到累加器。此外，F孤可以被定義具有以下範圍0W孤S2"(0.3)從而，對於將M實現為m位數字累加器並且F促i是被重複加到累加器的整數輸入的那些實施例，所公開的直接數字合成的輸出頻率由下式定義人5Ei2A2"(0.4)從等式(1.3)到等式(1.4)的最大和最小FSEL值的代入(substitution)示出了這些實施例具有以下輸出頻率範圍產l、0$^t/T乂4乂(0.5)8依據實施例，累加器的實際實施方式可以將分子當作固定的並且改變分母，或者可以將分母當作固定的並改變分子。不太有效的實施方式可以改變分子和分母兩者。下面討論替換的累加器實施例。圖1是直接數字頻率合成器(DDFS)或數字頻率發生器(DFG)的方框圖。組件包括累加器110、選擇器120、數字到模擬轉換器(DAC)130、低通濾波器140和比較器150。累加器的輸入包括頻率選擇器信號101和參考時鐘102。從累加器組件的輸出包括進位輸出(canyout)信號111和累加器值信號112,這兩者被耦合作為選擇器120的輸入。下面描述多種累加器實施例。選擇器120也在參考時鐘的速度下操作。選擇器120的輸出121是數位訊號，比如電壓或電流信號(電流模式邏輯)。輸出被耦合到數字到模擬轉換器130。輸出是值和上升/下降沿指示符，如圖3A所示。圖3A到3D是圖示選擇器輸出信號關於選擇器功能的操作狀態的相對值的時序圖。圖3A指示隨著選擇器從上升沿變化到下降沿狀態，在選擇器輸出121處的時鐘、選擇器狀態、選擇器數字值和選擇器120的上升/下降沿指示符。在圖3A的頂部，參考時鐘102是選擇器120的輸入。選擇器狀態在最小值(DACMIN)301A、301B、上升值(DACRIS)302、最大值(DACMAX)303和下降值(DACFAL)304之間更換，具有相應的輸出。下面在圖2的背景下說明這些選擇器狀態過程(progression)的更多細節。輸出信號121包括數字值311和信號沿是上升321還是下降322的指示符(DACT)320兩者。選擇器數字值輸出311具有在數字值對應於上升沿315還是下降沿317的低值313和高值316之間的相同範圍。DAC130的數字值的譯釋(interpretation)取決於信號是上升還是下降。在圖3A中，選擇器的前兩個輸出是都在沿是上升的時的低值313和上升中間值314。低值用於一個或多個時鐘周期301A。中間值用於單個時鐘周期302。然後，狀態轉移到下降沿322,並且輸出高值信號316用於一個或多個時鐘周期303。在圖3B中，前兩個輸出是持續的高值316和下降中間值318。與低值一樣，高值信號316持續一個或多個時鐘循環。上升和下降中間值用於一個時鐘循環。在圖3B的末尾，數字值輸出返回到低值313。回到圖1,由數字輸出信號指示選擇器輸出121。圖1包括與選擇器耦接的DAC。如圖3A-3B所示，DAC接收一對信號。其響應取決於信號的組合。(本領域技術人員將認識到，不改變操作原理，可以通過各種編碼來組合信號。)圖3C-3D表示沿著與圖3A-3B表示其輸入的相同的時間線的DAC的輸出。注意，上升沿輸出355的範圍從下降沿輸出356的範圍起偏移。DAC的輸入和輸出之間的精細差別是DAC350的最大輸出和對應於上升中間數字值314的最大中間輸出361之間的偏移。與上升/下降值指示符321、322校準(align),當沿是上升的321時，DAC130處理上升中間數字值314。上升中間值314的最高值310使得DAC生成小於最大DAC輸出350的輸出361。類似地，DAC響應於下降中間數字值318而輸出的最低值362大於最小DAC輸出352。回到圖1,DAC輸出131被指示為由偏移修改的與數字輸入的形式類似的模擬信號。圖1還包括低通濾波器。在一些實施例中，低通濾波器的時間常數或者低通濾波器的帶通點(band-passpoint)、截止頻率被選擇為大約是參考時鐘的一半，以消除模擬輸出的高頻分量。從Fourier分析理解，模擬輸出的諧波分量在一般情況下將是期望輸出頻率的奇數諧波倍，3f、5f、7f等，其中f是有意的(intended)信號、期望輸出時鐘的輸出頻率。低通濾波器被設計以通過具有4個或更多時鐘循環的周期、但不是較高頻諧波或參考時鐘頻率的期望的信號。低通濾波器140的輸出141是濾波後的模擬信號，可以將其呈現給比較器150。比較器150將上升和下降模擬信號141改變成具有期望頻率的數字脈衝(FOUT)151。參考輸入142支配比較器。該途徑對於DFG的有用特徵是，脈衝輸出頻率151不需要與時鐘參考102的任何脈衝校準。本領域技術人員將認識到，通過調整累加器中的值，無論開始值還是中間值，都可以51入偏移以用相似頻率的外部信號來校準FOUT151。圖2是主要描述選擇器120的狀態的狀態圖。除了復位狀態(DFSRESET)200,狀態流在四個狀態210、220、230、240之間進行，這四個狀態對應於圖3A-3D中的狀態301-304。選擇器在斷定復位信號211時進入復位狀態200。只要仍然斷定202復位信號，復位狀態200就將有效。復位信號的解除斷定(deassertion)203將對應於負初始進位指示符，因為累加器在復位狀態期間復位。解除斷定203使得轉移(transition)到第一狀態，在該狀態圖中將其圖示為DACMIN210。DACMIN狀態210/人在整個該狀態中一直保持的選擇器(圖3A中的313A)生成最小數字輸出值。其還產生上升沿信號(圖3A中的321)。該狀態持續211直到累加器生成進位信號。當選擇器接收到該進位信號時，發生狀態轉移212。隨後的DACMIN的是上升沿(DACRIS)狀態220。優選地該狀態持續一個時鐘循環。當累加器生成進位信號時，其也生成所謂的餘數，該餘數是0和N-1之間的一個值，其中N是以上的等式1.1中的分子。在DACRIS期間，輸出餘數值作為上升中間值(圖3A中的314)，並且上升沿信號321有效。在斷定212進位信號後，在時鐘循環內對其解除斷定221，對應於下一狀態轉移。DACMAX狀態230產生在整個該狀態中一直保持的最大數字輸出值(圖3A中的316)。其還產生上升沿信號(圖3A中的322)。該狀態持續231直到累加器生成進位信號。當選擇器接收到該進位信號時，發生狀態轉移232。隨後的DACMAX的是下降沿(DACFAL)狀態240。優選地該狀態持續一個時鐘循環。當累加器生成進位信號時，其還生成所謂的餘數，該餘數是0和N-1之間的一個值，其中N是以上的等式1.1中的分子。在DACFAL期間，輸出餘悽t值的全一的補碼(ones'complement)作為下降中間值(圖3B中的318),並且下降沿信號322有效。在斷定232進位信號後，在時鐘循環內對其解除斷定241,對應於下一狀態轉移，這將狀態循環返回到DACMIN210。為了提醒讀者如何實現全一的補碼，考慮以下表格引用十進位二進位全一的補碼+1511110000+1411100001+1311010010+1211000011+1110110100+1010100101+910010110在上升沿上，來自累加器的大餘數和相應的大上升中間值發出(signal)接近最大值的來自於DAC的期望模擬輸出。在下降沿上，大餘數發出接近最小輸出的來自於DAC的期望輸出。與對應於上升/下降沿指示符320的偏移相組合的餘數的全一的補碼是向DAC提供適當性的一個實施例。注意，餘數的範圍可以比DAC的精度大。DAC可以例如僅考慮餘數的最高數字或者餘數的全一的補碼。在操作中，系統需要至少參考時鐘102的四個循環以循環四個狀態210、220、230和240。因此，DGF信號FOUT151的頻率是參考時鐘頻率102的四分之一或更小。相反，FOUT信號的循環是參考時鐘循環的至少四倍。可以認為累加器的上溢和餘數作為實現求模算法(moduloarithmetic)。模基數是分母。餘數範圍從0到小於分子的數(0<=R<N)。如果分子是2的整數冪(N二2^k),則很好計算。累加器和DAC的設計都可以受益於良好選才奪的分子，但是可以用與四狀態循環一致的分子和分母(即，l/2N/M<=l/4)的幾乎任何選擇來實踐所公開的技術。當我們考慮累加器110的替換實施例時，呈現良好選擇的分子的優點。狀態機(statemachine)停留在DACMIN或者DACMAX的循環的數量將波動一個循環。以下具有取樣的分子為4和分母為17的表格圖示了該波動力口後對17求模終點比率(Mod17)(terminal)00TC0448812121616203TC0.7524728113215362TC0.540644104814521TC0.255656096413680TC072476880128416883TC0.75累加後的列將分子(4)加到先前的總數。對17求模的列通過求模器(modular)或時鐘算法將累加後的值轉換成模分母(17)的值。終點條件的列表示模17值何時記錄(clock)經過16。比率的列指示在終點條件處的餘數與分子的比率。在某些行範圍內，需要五次迭代來使累加器上溢。在其他範圍內，需要四次迭代。迭代數取決於累加器是從零餘數開始還是從來自先前上溢的非零餘數開始。上溢餘數取決於先前的上溢餘數。通過圖示的累加正分子的上計數器或累加負分子的下計數器來生成等效的結果樣式。可替換地，可以使用具有所選的開始符號的偽隨機二進位序列移位寄存器並在終點條件發生時計算餘數的變化來產生這種結果樣式，如下所述。圖4是與選擇器耦接的一般累加器級的實施例的示意圖。我們稱該示意為一般累加器，因為除法器相對緩慢地運行，並且下面描述更有效的實施方式。累加器410與選擇器420耦接。作為輸入，該累加器具有頻率選擇器(FSEL)401和參考時鐘402。將一般插值發生器413、414圖示為累加器的部分。沒有明確示出累加器組件411上溢、生成進位/上溢信號416時所處的值。在以上公式中，FESL401對應於分子中的N，並且累加器上溢時所處的值對應於分母中的M。累加器411將FSEL401值加到所計算的先前總和，該先前總和已經被緩沖412並被耦合回去作為累加器411的輸入。將得到的總和存儲在響應於參考時鐘402而更新的緩衝器412中。當發生進位/上溢時，一般插值發生器413、414計算餘數除以FSEL401、即分子N的比率。響應於參考時鐘402,該比率被緩衝414,並被輸出417到選擇器420。當分子是2的整數冪(N=2**k)時，代替除法操作，可以使用移位寄存器操作來計算該比率。或者，依據DAC精度，良好選擇的分子使得直接使用餘數來表示比率。有用的是，注意，除法器413不需要在參考時鐘402的每個循環都產生輸出。僅當發生或者將要發生上溢時採使用所計算的比率，這不超過每兩個時鐘循環，取決於比率1/2N/M有多接近於四分之一的極限。圖5是不使用除法器、具有2的冪的分子的累加器的實施例的概念圖。用從分母M-1的值向下計數並當經過0時下溢的減法器512來實現下計數器。使用全一的補碼算法來反轉FSEL501，加法器可以運作為減法器。下溢信號516被輸出到選擇器，並且控制MUX513。MUX513控制快速下計數器512的輸出還是加法器511的輸出被記錄到緩衝器514中。比起快速下計數器512的輸出，更不頻繁地使用加法器511的輸出，這是因為對於所生成的頻率的限制是參考時鐘的四分之一。可以例如使用PRBS移位寄存器來實現快速下計數器。圖6描述了使用偽隨機二進位序列(PRBS)移位寄存器、而不使用減法器來實現快速下計數器。PRBS是可以從開始符號計算並在已知數量的步驟內達到終點條件(TC)的符號的序列。可以選擇PRBS以便可以容易地檢測倒數第二個和最後一個(TC)符號，例如二進位1和0。如果已知元素的數量並且選擇了適當的開始符號，則可以由PRBS移位寄存器來代替下計數器。對於給定長度的序列，可以查找適當的符號並使用該適當的符號作為用於計算相繼符號的開始點。例如，如果期望序列長度是21個符號，則選擇第二十一個符號並處理該序列。微控制器查找該值以將其加載到PRBS中。對於分子N=2**k,在分母的高階位中、即j-k高階位中發現期望長度序列605中找到序列605的期望的長度，其中j是攜帶分母值的位寬(buswidth)。在某些實施例中，分子是可配置的，即值k可以變化並且是可配置的。當分子可配置時，可能需要使用極寬的數據路徑，以容納可允許的分子和分母的最大值。使用PRBS移位寄存器和使用減法器來下計數之間的差別在於，PRBS的符號到符號轉移(symbol-symboltransition)需要更少的計算時間。比較從M減去N。減法引入了在某種程度上必須順序執行的任何數量的位的進位。例如，可以不需任何位的進位來實現線性反饋移位寄存器。在001、100、010、101、110、111和Oil的七狀態序列中，可以通過對兩個低階位進行沒有上溢的相加或者XOR並將結果移位到高階位位置中來生成下一符號。對於符號010,兩個低階位組合以生成"1"，其成為下一符號的高階位。兩個高階位成為低階位。"010"的低階位移出序列。結果是符號101。圖7圖示了PRBS移位寄存器實施例，但是可以使用任何的PRBS實施例，優選地是快速實施方式。圖示的七個單獨位寄存器處置高達128個符號用於相對較長的序列。可以實現更多或更少的位。可以應用所示的除了所指示的對來自寄存器U15和U16的位進行非XOR以外的邏輯來復位U10中的高階位。為了使用PRBS作為具有任何序列長度的快速下計數器，長序列應該可用，首先加載開始符號，並且當達到序列的期望末尾時重新加載該開始符號。能夠檢測序列中的最後和倒數第二個符號兩者也是有用的。回到圖6，MUX613和寄存器614的組合反覆利用未改變的值，除非當發生終點條件(TC)時。當反轉的終點條件信號616指示已經達到下計數器的末尾時，該信號使得MUX613選擇減法器612的輸出以用新的值來更新緩衝器614。最短的PRBS長度是兩個符號，並且更長序列是可能的。即使兩符號序列給減法器額外的時間來整理和生成可以通過而X而祐:緩衝到寄存器614中的輸出。注意，來自減法器616的下溢信號與PRBS611的進位指示符耦合。見圖7,可見進位指示符(CIN)信號控制PRBS是提交最後的符號還是倒數第二個符號作為TC。這是因為餘數的序列偶爾產生下溢，如上所述，DACRIS220或DACFAL240狀態的長度是響應於餘數下溢或上溢。回到圖4，選擇器420包括帶有狀態機的各種組件和可以參考圖2中的狀態而^f既括的輸出狀態名和標號狀態寄存器_DACT輸出_DACIN輸出DACMIN證000全0DACRISE220100餘數DACMAX230111全lDACFALL240011餘l史的全一的補寄存器422和423是狀態寄存器。上升或下降沿的輸出指示符(用於DAC觸發器的DACT)429控制由DAC130施加的偏移，如圖3A-3D所示。輸出值(用於DAC輸入的DACIN)如所示。在參考時鐘402上更新狀態寄存器是'響應於來自累加器410的進位輸出信號416,這是由MUX421處理的。寄存器422的狀態代表上表中的高階位，其確定是選擇432餘數值417還是餘數值的反轉431版本(例如全一的補碼)以將其緩沖435並輸出439。寄存器423的狀態代表上表中的低階位，其確定在轉換中由DAC施加的偏移。邏輯組件424、425、433、434組合以生成到DACMIN和DACMAX狀態中的全1或全0的被緩衝的輸出435。最好由其轉化功能來概括DAC130的實現，可以使用優選的低成本的R-2R梯形電阻(resistorladder)的變型或任何其他DAC。由信號DACT控制該轉化功能，這在圖3C-3D中圖示。這可以被認為是依據信號DACT而施加影響。可替換地，響應於DACT的值，可以實現數字值。或者，可以將DACT當作要轉換的值的最低階位。tableseeoriginaldocumentpage16已經仿真並證實該轉化功能在數字地生成的頻率輸出中產生低抖動或噪聲。圖8描述簡單的低通濾波器。圖9-10描述更精密的低通濾波器。在圖11A-11B中圖形化地圖示了期望的轉化功能。低通濾波器或濾波器的其他形式一般可以被用於將選擇器輸出的模擬版本轉換成呈現與期望頻率/周期、即不需與參考時鐘校準的頻率的交叉點的截斷三角波形(truncatedtriangularwaveform)。圖11A-11B描述該技術的實施例的仿真結果。圖IIA是由數字到模擬轉換器輸出並被輸入到濾波器的波形的仿真。與以上的求模算法示例表一致，可以在圖中看到中間上升值的向下趨勢。應用全一的補碼數學，可以看到中間下降值的向上趨勢。這些樣式可以是循環的。圖IIB是響應於圖11A中的輸入而由濾波器輸出的波形的仿真。我們認為該波形具有截斷三角波形是因為，響應於數字到模擬轉換器的範圍，波形的高值和低值是受限的。三角波形將延展該波形的較長折彎(leg)到比圖中所示的更高的高緩行(amble)或低的。該波形的有用特徵是在波形中間處或附近的間隔相同的交叉點。即使波形的彎曲與參考時鐘校準，濾波器與模擬信號的交叉點也與從參考時鐘的頻率得到的結果本質上無關。交叉點不依賴於與參考時鐘的校準。圖12描述了比較器，其具有下圖中所示的轉化功能。可以使用任何的比較器。圖13A-13B描述了通過比較器處理濾波後的模擬信號以產生脈衝流的仿真結果。圖13A是由濾波器輸出的波形的仿真。其與圖IIB類似，具有壓縮後的時間線。圖13B是由比較器輸出的波形的仿真。所示實施例的分析和模擬已經確定，此設計適合於在單一晶片、集成電路或具有片上濾波器(on-chipfilter)的其他設備上實現。使用其他設計，使用片上濾波器不太實際，因為其引入了很大失真並且不能如實地從採樣中構建正弦波。使用來自正弦波ROM的採樣構建正弦波需要比實際用於片上濾波器更精密的晶片外的濾波器。重新獲得正弦波典型涉及使用所謂的磚牆式濾波器(brickwallfilter)。相反，用中間上升/下降值濾波高/低值生成了截斷三角波而不是正弦波。可以用片上濾波器生成在此教授的設計的截斷三角波。一些具體實施例可以將本發明實踐為一種方法或適用於實踐該方法的設備。本發明可以作為一件製品，比如外加實現數字頻率生成的邏輯的計算機可讀介質。一個實施例是產生與參考時鐘有關的輸出頻率的數字頻率發生器(DFG)。該設備包括具有循環的參考時鐘信號、分子值或信號以及分母值或信號。分子和分母是在存儲器中可訪問的。分子和分母可以是存儲器中所存儲的值或輸入到設備的信號。設備還至少包括累加器級和選擇器。存在一些用於實現累加器級的可選物，如上所述。可替換地，可以使用除法器、加法器、減法器或偽隨機二進位序列移位寄存器來實現累加器級。累加器級與參考時鐘、分子和分母耦合。其反覆發出終點條件信號和餘數信號。在經過通過重複累加分子並上溢具有從零到分母減1的範圍的累加器而達到上溢條件的多個循環之後生成這些信號。如上所述，取決於其範圍從零到分子值減1的累加器的開始值，循環數波動1個。對應於將發生上溢的時間，累加器級輸出終點條件信號和餘數信號兩者。選擇器級響應於累加器級以及響應於終點條件信號和餘數信號兩者。其包括狀態機和輸出級。狀態機響應於終點條件信號，轉移經過諸如圖2和圖3A-3B所示的那些狀態。例如，狀態可以是低值狀態、上升中間值狀態、高值狀態和下降中間值狀態。其他名稱可以被應用於狀態，這可能看起來顛倒了順序。在高和低狀態之間，在上升和下降側，將存在中間狀態。在某些實例中，中間狀態可以是全範圍(foilrange),即，等於低值或高值。這取決於分子與分母的比率。輸出級響應於狀態機而輸出值信號。例如，其可能響應於低值狀態而輸出低值，且在上升中間值狀態期間輸出上升中間值。上升中間值響應於餘數信號。類似地，輸出級響應於高值狀態而輸出高值，且在下降中間值狀態期間輸出下降值。下降中間值也響應於餘數信號。如上所述，其可能是餘數的全一的補碼。輸出級還響應於狀態機而輸出二進位上升或下降信號。可以在低值狀態和中間上升值狀態期間輸出上升信號，如圖3A所示，並且可以在高值狀態和中間下降值狀態期間生成下降信號，如圖3B所示。可替換地，可以在中間上升值狀態和高值狀態期間生成上升信號，在中間下降值狀態和低值狀態期間生成下降信號。二進位上升或下降信號的精確定義將取決於餘數的編碼和諸如數字到模擬轉換器(DAC)和比較器級的相繼級的操作。累加器級和選擇器的組合產生可能具有在數字處理中的各種用途的有用的輸出信號。可選地，可以將上述累加器級和選擇器與數字到模擬轉換器、濾波器和比較器組合。數字到模擬轉換器將與選擇器的值信號和上升或下降信號耦合。其將響應於具有響應於上升或下降信號的偏移的值信號而產生模擬輸出，例如，如圖3A-3D所示。濾波器將處理數字到模擬轉換器的輸出並對其進行平滑。在轉換來自選擇器的數字值信號後，將轉換器的相應模擬輸出濾波成截斷三角波形。我們將該波形稱作截斷三角是因為截掉了峰和谷以保持該信號在轉換器的可允許輸出範圍內。如果不截，至少當截斷三角波形未與參考時鐘的邊沿校準時，峰和谷將超過轉換器的範圍。不同於低通濾波器的濾波器可能產生不同但是同樣有用的波形。濾波後波形的期望的特性是具有可以被轉換成期望頻率的周期性脈衝流的一些交叉點。累加器-選擇器或整個DFG的實施例將根據分子或分母是否固定而變化。在一些有限的應用中，兩者都可以固定。例如，如果僅僅期望兩個頻率，可以在晶片上建立和替換地選擇具有固定的分子和分母的整個DFG的兩種實施方式。一4殳而言，可以在同一晶片上封裝多個DFG。在固定分子的實施例中，選擇固定的2的整數冪的分子是有用的。然後，可以使用比除法操作更快的移位寄存器操作，或者甚至通過使用慢運行加法器(slowrunningadder)或減法器來計算餘數或留數(residue)的過程，來進行涉及分子與分母的比率的操作。使用固定的分子，可選擇分母以調整比率。在一些實施例中，累加器級包括偽隨機二進位序列處理器。這可以是移位寄存器配置或者所謂的線性反饋移位寄存器。產生PRBS的各種反饋樣式是可用的。選擇具有容易檢測的一對彼此臨近的符號以便可以容納變化達一個循環的序列的PRBS是有用的。可以通過用響應於分子除以分母的比率的開始符號加載和重新加載PRBS移位寄存器而使PRBS的長度適應於該比率。響應於相繼餘數的樣式，可以調節循環的數量。上述實施例的濾波器足夠簡單(不像用於從採樣中構建正弦波的所謂的磚牆濾波器)，以至於其可以與累加器級、選擇器、DAC和比較器共享設備實時資源(estate)。其可以在ASIC、半定製ASIC、RISC處理器、信號處理器上或諸如FPGA的邏輯陣列中實現。單一集成電路可以包括所有的五個級，由此降低具有集成優勢的設備的晶片量。可以以各種方式、包括電流模式邏輯來實現各級間的數據路徑。在任何的上述設備中，可以保持低值狀態達分離第一終點條件信號和第二終點條件信號的多個循環。上升中間值狀態可以持續一個循環(或者在輸出脈衝流中的範圍的損失時，某些不同確切數量的循環可能工作)。可以保持高值狀態達分離第二終點條件信號和第三終點條件信號的多個循環，而下降中間值狀態持續一個循環(或某些不同確切數量的循環)。作為通過這些轉移的設備步驟，相繼終點條件信號間的循環的數量將波動一個循環，除非分母除以分子是整數值。可以以在所附權利要求的多個從屬項中正確反映的各種方式來組合上升實施例的特徵和方面。另一設備實施例主要以部件加功能的方式來表達。其包括用於生成一系列數位訊號的部件、用於濾波模擬信號以產生具有周期性間隔開的交叉點的濾波後波形的部件、以及估算交叉點以產生輸出脈衝流的比較器。用於生成一系列數位訊號的部件產生在一個或多個低值、一個上升中間值、一個或多個高值以及一個下降中間值之中循環的輸出。可以將上述累加器級結構和上升選擇器的任何組合用作用於生成一系列數位訊號的部件。在以上的表中描述了具有偏移的數字到模擬轉換器的轉化功能。將用於濾波模擬信號的部件描述為圖中的各種低通濾波器。具有適當衰減的積分器可以產生類似有用的濾波後波形。以上還描述了比較器。當用於三角濾波的部件是低通濾波器時，得到的濾波後波形可以是截斷三角波形，波形的峰和谷當濾波後波形的交叉點沒有與參考時鐘校準或具有與參考時鐘匹配的周期時被截斷。外加稍有不同的是，當由分母除以分子不是整數時，峰和谷的至少一些將被截斷。方法實施例在^皮此之上建立。第一方法實施例是響應於分子除以分母的比率而從參考時鐘數字合成脈衝流的方法。該方法包括生成在一個或多個重複低值、一個上升中間值、一個或多個重複高值以及一個下降中間值之中循環的一系列數位訊號。上升中間值和下降中間值可以是全範圍。即，取決於比率，它們可以有時或總是等於低值或高值。方法還包括將一系列數位訊號轉換成模擬信號。偏移響應於在各值之間的循環是上升的還是下降的。可替換地可以以多種方式表達二進位狀態。濾波模擬信號值以產生具有期望頻率的周期性間隔開的交叉點的濾波後波形。通過交叉點，我們指的是信號值從閾值的一側移到另一側的位置。例如，閾值可以穿過模擬信號的中間，即信號的低值和高值間的中間範圍。交叉點是波形與閾值交叉的位置。方法通過估算濾波後波形的交叉點以產生脈衝流信號而繼續。響應於分子除以分母的比率，脈沖流具有期望的頻率。可選地，數字到模擬的轉換可以使用響應於循環是上升的還是下降的而產生的模擬信號值的範圍內的偏移。該方法實施例的方面基本與以上設備實施例的方面重疊。例如，如果該生成是低或上升的則可以認為循環是上升的，並且如果該生成是高或下降的則可以認為循環是下降的。可替換地，如果該生成是上升或高的則可以認為循環是上升的，並且如果該生成是下降或低的則可以認為是下降的。可以取決於數字到模擬轉換器的實施方式而將相繼狀態適當地組合成二進位上升或下降信號。如在設備實施例中，方法的濾波後波形可以是截斷三角波形，波形的峰和谷當濾波後波形的交叉點不具備參考時鐘周期的整數倍的周期時被截斷。可以通過應用低通濾波器來產生濾波後波形。替換的方法實施例也涉及響應於分子和分母的比率而從參考時鐘中數字地合成脈衝流。該方法包括在將通過重複累加分子並且上溢具有從零到分母減1的範圍的累加器而達到上溢條件的多個循環後，反覆地生成終點條件信號和餘數信號。該方法還包括響應於終點條件信號在各狀態間移位狀態機。各狀態包括低值狀態、上升中間值狀態、高值狀態和下降中間值狀態。各狀態間的轉移是循環的。該方法還包括響應於各狀態而輸出值信號或二進位上升或下降信號。這包括響應於低值狀態而輸出低值，且在上升中間值狀態期間並響應於餘數信號而輸出上升中間值。其包括響應於高值狀態而輸出高值，且在下降中間值狀態期間響應於餘數信號而輸出下降中間值。可以認為緊接在前的描述是在較早的方法實施例的生成動作的細節。另外的轉換、濾波和處理的動作與先前實施例中的轉換、濾波和計算動作類似。可選地，該方法還可以包括將值信號和二進位上升或下降信號轉換成具有偏移的模擬信號。上升或下降信號確定在數字到模擬轉換期間偏移是否被應用於值信號。作為另一選擇，可以濾波模擬信號以產生濾波後的模擬信號和通過比較器處理的濾波後的模擬信號以產生脈沖流信號。得到的脈衝流信號具有期望的頻率。該方法實施例的另一方面是，分子可以是固定的二的整數冪，並且分母是可選的以調整分子和分母的比率。對於此和先前的方法實施例兩者，可以用響應於分母和分子的比率而#皮加載到移位寄存器中的開始符號來操作偽隨機二進位序列移位寄存器來得到終點條件信號。序列長度中的一個循環的變化可以響應於相繼餘數的值。在上表中描述了該樣式。在此方法實施例中保持了四個狀態的周期可以與先前的方法實施例中的相同。預期對於本領域技術人員而言，將發生修改和組合，這些修改和組合將在本發明的主旨和以下權利要求的範圍內。權利要求1.一種產生與參考時鐘有關的輸出頻率的數字頻率發生器，設備包括具有循環的參考時鐘信號，存儲器中可訪問的分子，存儲器中可訪問的分母，與所述參考時鐘、所述分子和所述分母耦合的累加器級，其在將通過重複累加所述分子並上溢具有從零到所述分母減1的範圍的累加器來達到上溢條件的多個循環後，反覆地發出終點條件信號和餘數信號；選擇器，與所述累加器級的所述終點條件信號和所述餘數信號耦合，該選擇器包括狀態機和輸出部分。其中所述狀態機響應於所述終點條件信號，轉移經過(a)低值狀態、(b)上升中間值狀態、(c)高值狀態、(d)下降中間值狀態，並循環地轉移到(a)低值狀態；其中所述輸出部分響應於所述狀態機而輸出值信號，(a)響應於所述低值狀態而輸出低值、(b)在所述上升中間值狀態期間並響應於所述餘數信號而輸出上升中間值、(c)響應於所述高值狀態而輸出高值、以及(d)在所述下降中間值狀態期間並響應於所述餘數信號而輸出下降中間值，其中所述輸出部分還響應於所述狀態機而輸出二進位上升或下降信號，與所述選擇器的所述值信號和所述上升或下降信號耦合的數字到模擬轉換器(簡稱DAC)，其中所述DAC響應於具有響應於所述上升或下降信號的偏移的值信號而輸出模擬信號；與所述模擬信號耦合的濾波器，輸出濾波後的模擬信號；以及與所述濾波後的模擬信號耦合併輸出脈衝流的比較器。2.如權利要求l所述的設備，其中所述分子是固定的2的整數冪(即，2**k，其中k是整數)，而分母可選擇以調整所述分子除以所述分母的比率。3.如權利要求2所述的設備，其中所述累加器級包括偽隨機二進位序列(簡稱PRBS)移位寄存器和符號選擇器，所述符號選擇器用響應於所述分子除以所述分母的比率的開始符號來加載所述PRBS移位寄存器。4.如權利要求3所述的設備，其中所述濾波器被集成在與所述累加器、所述選擇器、所述DAC和所述比較器相同的設備組件上。5.如權利要求3所述的設備，其中所述濾波器被集成在與所述累加器、所述選擇器、所述DAC和所述比較器相同的集成電路上。6.如權利要求4所述的設備，其中將所述終點條件信號和所述餘數信號實現為電流模式邏輯信號。7.如權利要求1所述的設備，其中(a)保持所述低值狀態達分離第一終點條件信號和第二終點條件信號的多個循環、(b)所述上升中間值狀態持續一個循環、(c)保持所述高值狀態達分離第二終點條件信號和第三終點條件信號的多個循環、以及(d)所述下降中間值狀態持續一個循環。8.如權利要求7所述的設備，其中所述分子是固定的2的整數冪(即，2**k,其中k是整數)，而分母可選擇以調整所述分子除以所述分母的比率。9.如權利要求8所述的設備，其中所述累加器包括偽隨機二進位序列(筒稱PRBS)移位寄存器和符號選擇器，所述符號選^^器用響應於所述分子除以所述分母的比率的開始符號來加載所述PRBS移位寄存器。10.如權利要求9所述的設備，其中所述濾波器是在基片上形成的低通濾波器，在同一基片上形成了所述累加器、所述選4奪器、所述DAC和所述比較器。11.如權利要求9所述的設備，其中所述濾波器被集成在與所述累加器、所述選擇器、所述DAC和所述比較器相同的設備上。12.如權利要求11所述的設備，其中將所述終點條件信號和所述餘數信號實現為電流模式邏輯信號。13.—種響應於分子除以分母的比率從參考時鐘產生脈衝流的數字脈衝流合成設備，該設備包括用於生成在(a)—個或多個低值、(b)—個上升中間值、(c)一個或多個高值、以及(d)—個下降中間值之間循環的一系列數位訊號的部件，其中所述上升中間值和所述下降中間值可以是全範圍；數字到模擬轉換器，其將所述一系列數位訊號轉換成具有在所產生的模擬信號值的範圍內的偏移的模擬信號，所述偏移響應於所述循環是上升的還是下降的；用於濾波所述模擬信號以產生具有周期性間隔開的交叉點的濾波後波形的部件；以及比較器，其估算所述濾波後波形的交叉點以產生脈沖流信號。14.如權利要求13所述的設備，其中由所述用於濾波的部件產生的所述濾波後波形是截斷三角波形，所述波形的峰和谷當所述濾波後波形的交叉點具備所述參考時鐘周期的整數倍的周期時被截斷。15.如權利要求13所述的設備，其中所述用於濾波的部件包括截斷其周期不是所述參考時鐘周期的整數倍的所述濾波後波形的峰和谷的低通濾波器。16.一種響應於分子除以分母的比率從參考時鐘數字合成脈衝流的方法，所述方法包4舌生成在(a)—個或多個重複低值、(b)—個上升中間值、(c)一個或多個重複高值、以及(d)—個下降中間值之間循環的一系列數位訊號，其中所述上升中間值和所述下降中間值可以等於所述低值或高值；將所述一系列時鐘信號轉換成模擬信號；濾波所述模擬信號以產生具有周期性間隔開的交叉點的濾波後波形；以及估算所述濾波後波形的交叉點以產生脈衝流信號。17.如權利要求16所述的方法，其中從數字到模擬的轉換使用在所產生的模擬信號值的範圍內的偏移，所述偏移響應於所述循環是上升的還是下降的。18.如權利要求17所述的方法，其中如果所述生成是(a)低或(b)上升的，則認為所述循環是上升的，並且如果所述生成是(c)高或(d)下降的則認為所述循環是下降的。19.如權利要求17所述的方法，其中如果所述生成是或(b)上升或(c)高的，則認為所述循環是上升的，並且如果所述生成是(d)下降或(a)低的則認為所述循環是下降的。20.如權利要求16所述的方法，其中所述濾波後波形是截斷三角波形，所述波形的峰和谷當所述濾波後波形的交叉點不具備所述參考時鐘周期的整數倍的周期時被截斷。21.如權利要求16所述的方法，還包括應用所述低通濾波器以進行濾波，所述濾波後波形的峰和谷當所述濾波後波形的交叉點不具備所述參考時鐘周期的整數倍的周期時被截斷。22.—種響應於分子和分母的比率從參考時鐘來數字合成脈衝流的方法，該方法包括在將通過重複累加所述分子並上溢具有從零到所述分母減1的範圍的累加器而達到上溢條件的多個循環後，反覆地生成終點條件信號和餘數信號；響應於所述終點條件信號在如下狀態之間移動狀態機，所述狀態包括(a)低值狀態、(b)上升中間值狀態、(c)高值狀態、(d)下降中間值狀態，並循環地移動到(a)低值狀態；響應於所述狀態輸出值信號和二進位上升或下降信號，包括(a)響應於所述低值狀態而輸出低值、(b)在所述上升中間值狀態期間並響應於所述餘數信號而輸出上升中間值、(c)響應於所述高值狀態而輸出高值、以及(d)在所述下降中間值狀態期間並響應於所述餘數信號而輸出下降中間值；將所述值信號和所述二進位上升或下降信號轉換成模擬信號；濾波所述模擬信號以產生濾波後的模擬信號；以及通過比較器處理所述濾波後的模擬信號以產生脈衝流信號。23.如權利要求22所述的方法，其中所述分子是固定的2的整數冪(即，2**k,其中k是整數)，所述分母可選擇以調整所述分子和所述分母的比率，並且用響應於所述分子和所述分母的比率而被加載到偽隨機二進位序列(筒稱PRBS)移位寄存器中的開始符號來操作所述PRBS移位寄存器，得到所述終點條件信號。24.如權利要求22所述的方法，還包括(a)保持所述低值狀態達分離第一終點條件信號和第二終點條件信號的多個循環、(b)保持所述上升中間值狀態達一個循環、(c)保持所述高值狀態達分離第二終點條件信號和第三終點條件信號的多個循環、以及(d)保持所述下降中間值狀態達一個循環。25.如權利要求23所述的方法，還包括(a)保持所述低值狀態達分離第一終點條件信號和第二終點條件信號的多個循環、(b)保持所述上升中間值狀態達一個循環、(c)保持所述高值狀態達分離第二終點條件信號和第三終點條件信號的多個循環、以及(d)保持所述下降中間值狀態達一個循環。26.如權利要求23所述的方法，其中所述上升或下降信號確定偏移是否-被應用於所述值信號。全文摘要顯然地存在開發可替換電路的機會。沒有與驅動數字頻率發生器(DFG)的時鐘相關的製品的簡化電路可用於各種可調電子設備中。本發明涉及數字頻率生成。具體地，其涉及用於數字生成具有與參考時鐘信號和兩個整數的比率有關的期望頻率的脈衝流的方法和裝置。該方法一般應用於其比率不是整數的整數。可以在簡單的晶片上集成作為設備的DFG，而不需要晶片外的濾波器。文檔編號G06F1/03GK101309068SQ20081009715公開日2008年11月19日申請日期2008年5月19日優先權日2007年5月18日發明者A·馬丁·馬林森申請人:Ess技術公司