一種液晶顯示裝置及其時序控制器的製作方法
2023-04-24 19:50:11
專利名稱：一種液晶顯示裝置及其時序控制器的製作方法
技術領域：
本實用新型涉及液晶面板技術領域，尤其涉及的是一種液晶顯示裝置及其時序控制器。
背景技術：
目前，液晶面板因其具有低功耗、低輻射、輕薄等優點，被廣泛應用於顯示器、筆記本電腦、行動電話等領域。而在液晶面板的使用中，對液晶面板的驅動十分關鍵。而控制液晶面板驅動的時序控制器(T-con)內部電路元件多，電路結構複雜，未充分整合內部的電路元件，給後續應用液晶面板進行開發上帶來麻煩，不利於控制成本，同時也給電路分析帶來不便。因此，現有技術還有待於改進和發展。
實用新型內容鑑於上述現有技術的不足，本實用新型的目的在於提供一種液晶顯示裝置及其時序控制器，不僅電路結構簡單，而且降低了製造成本。本實用新型的技術方案如下一種液晶顯示裝置的時序控制器，所述時序控制器接收傳輸信號後，將控制信號、 時鐘信號傳輸至柵極驅動器和數據驅動器，將像素數據傳輸至所述數據驅動器，所述時序控制器包括一用於接收所述傳輸信號的接收裝置；一用於處理接收到的所述傳輸信號的數據處理器；一輸出所述像素數據和所述時鐘信號的輸出裝置；一用於產生所述控制信號的控制信號產生裝置，其中，所述接收裝置分別同所述數據處理器的輸入端和所述控制信號產生裝置的輸入端連接，所述數據處理器的輸出端與所述輸出裝置的輸入端連接，所述輸出裝置的輸出端分別同所述柵極驅動器的輸入端和所述數據驅動器的輸入端連接，所述控制信號產生裝置的輸出端分別同所述柵極驅動器的輸入端和所述數據驅動器的輸入端連接。進一步地，所述數據處理器包括一用於從傳輸信號中提取所述像素數據和使能信號的解碼器、一伽馬校正電路、一數據緩衝器、一編碼器，所述解碼器連接所述伽馬校正電路，所述伽馬校正電路連接所述數據緩衝器，所述數據緩衝器連接所述編碼器。進一步地，所述數據緩衝器為先進先出緩存器，包括兩個子先進先出緩存器，所述兩個子先進先出緩存器分別存儲所述解碼器輸出的左、右半屏的數據。進一步地，所述解碼器、所述伽馬校正電路、所述數據緩衝器和所述編碼器集成在所述數據處理器內。進一步地，所述接收裝置、所述數據處理器、所述輸出裝置和所述控制信號產生裝置集成設置在同一 PCB主板上。[0015]進一步地，所述接收裝置為LVDS接收裝置，所述輸出裝置為mini-LVDS輸出裝置。一種液晶顯示裝置，其中，包括上述所述的時序控制器。本實用新型所提供的液晶顯示裝置及其時序控制器，通過數據處理器實現數據處理，實現工作頻率可調，具有電路結構簡單，生產成本降低等優點。
圖I是本實用新型液晶顯示裝置的時序控制器的較佳實施例的電路原理框圖。
具體實施方式
本實用新型提供一種液晶顯示裝置及其時序控制器，為使本實用新型的目的、技術方案及效果更加清楚、明確，以下參照附圖並舉實例對本實用新型進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本實用新型，並不用於限定本實用新型。請參見圖1，圖I是本實用新型液晶顯示裝置的時序控制器的較佳實施例的電路原理框圖。本實用新型液晶顯示裝置包括時序控制器100、柵極驅動器(圖中未示出)和數據驅動器(圖中未示出)及液晶面板(圖中未示出)。在本實用新型的較佳實施例中，該液晶面板為IPS-a (平面內切換)液晶面板。時序控制器100接收傳輸信號後，將控制信號和時鐘信號輸出至柵極驅動器和數據驅動器，並將像素數據傳輸至數據驅動器。然後柵極驅動器與數據驅動器驅動液晶面板工作。如圖I所示，時序控制器100包括LVDS (低電壓差分信號)接收裝置110、數據處理器120、mini-LVDS輸出裝置130和控制信號產生裝置140。 LVDS接收裝置110用於接收數據信號、時鐘信號和使能(DE)信號等傳輸信號。數據處理器 120用於處理接收到的該傳輸信號。mini-LVDS輸出裝置130輸出像素數據和時鐘信號至數據驅動器，並輸出時鐘信號至柵極驅動器。控制信號產生裝置140用於產生控制信號，並分別輸出至柵極驅動器和數據驅動器。LVDS接收裝置110分別同數據處理器120的輸入端和控制信號產生裝置140的輸入端連接。數據處理器120的輸出端與mini-LVDS輸出裝置 130的輸入端連接。mini-LVDS輸出裝置130的輸出端分別與柵極驅動器的輸入端和數據驅動器的輸入端連接。控制信號產生裝置140的輸出端分別同柵極驅動器的輸入端和數據驅動器的輸入端連接。LVDS接收裝置110、數據處理器120、mini-LVDS輸出裝置130和控制信號產生裝置140集成設置在同一 PCB主板上。具體來說，LVDS接收裝置110用於接收數據信號、時鐘信號及使能信號(DE )，將輸入的LVDS (低電壓差分信號)轉化為TTL信號(電平脈衝信號)，並把該TTL信號的數據傳輸給數據處理器120。其中，數據信號為待處理的數據，例如圖像數據和文字數據。LVDS信號有5路，包括3路數據信號、I路時鐘信號和I路DE信號。其中數據信號包括紅(R)、綠 (G)、藍(B)等像素數據。其中，時鐘信號為數據處理器20提供時鐘脈衝，並經數據處理器 20傳輸至mini-LVDS輸出裝置130。數據處理器120包括依次連接的解碼器121、伽馬校正電路122、數據緩衝器123 和編碼器124。其中，解碼器121對LVDS接收裝置110所接收的數據流進行解碼，從中讀出紅 (R)、綠(G)、藍(B)等像素數據和使能信號(DE)，並將處理後的紅(R)、綠(G)、藍(B)等像素數據和使能信號(DE)輸出至伽馬校正電路122。伽馬校正電路122用於對解碼器121解碼後的像素數據進行伽馬校正，輸出伽馬校正數據給數據緩衝器123。數據緩衝器123對伽馬校正電路122輸出的伽馬校正數據進行緩衝存儲，然後按照先進先出的順序輸出數據至編碼器124。該數據緩衝器123為先進先出緩存器，包括兩個子先進先出緩存器(FIFO)，兩個子先進先出緩存器分別存儲自解碼器輸出的左、右半屏的數據。編碼器124配合控制信號對緩衝後的輸入數據進行編碼，並通過mini-LVDS輸出裝置130輸出至柵極驅動器(Gate-Driver)和數據驅動器(Source-Driver)。其中， mini-LVDS輸出裝置130將時鐘信號和已經編碼完成的像素數據轉化為mini-LVDS格式輸出。時鐘信號的頻率為60Hz。控制信號產生裝置140接收LVDS接收裝置110輸出的DE信號和時鐘信號，並產生控制信號，本實施例中控制信號產生裝置140主要用於產生頻率為60Hz的幀啟動信號和頻率為48KHz的行啟動信號及其餘控制信號，產生的控制信號直接輸出至柵極驅動器和數據驅動器。具體地，控制信號產生裝置140在找到幀開始的DE信號後，以DE信號的上升沿為基準，加入一定的延時後，產生頻率為60Hz的幀啟動信號(STV)，並產生頻率為48kHz的行啟動信號(STH)，同時產生其餘的控制信號，然後將上述控制信號分別輸出至柵極驅動器和數據驅動器。另外，解碼器121、伽馬校正電路122、數據緩衝器123和編碼器124集成在數據處理器120內，可通過編程實現工作頻率的調節和實現在一個通道或兩個通道進行數據的輸入與輸出，數據緩衝器123採用先進先出數據緩衝器可減少外圍存儲器的數量。優選地，本實用新型提供的一種液晶顯示裝置的時序控制器，輸入為60Hz、l個通道的LVDS信號，輸出為60Hz、8bit、兩個通道的mini-LVDS信號以及6個控制信號，6個控制信號分別用於控制柵極驅動器和數據驅動器的正常工作，其中，柵極驅動器設於Y軸，其決定影像顯示的位置，通知橫向每一列的像素要輸入的資料；數據驅動器設於X軸，其主要是安排資料的輸入，負責將影像資料傳送至液晶面板。基於上述實施例，本實用新型還提供了一種液晶顯示裝置，該實施例的液晶顯示裝置包括上述所述的時序控制器100。綜上所述，本實用新型所提供的一種液晶顯示裝置的時序控制器，通過數據處理器實現數據處理，實現工作頻率可調，並支持一個通道和兩個通道的輸入和輸出，同時採用先進先出數據緩衝器減少了 RAM、FLASH等外圍存儲器的使用數量，電路結構簡單，降低了生產成本。應當理解的是，本實用新型的應用不限於上述的舉例，對本領域普通技術人員來說，可以根據上述說明加以改進或變換，所有這些改進和變換都應屬於本實用新型所附權利要求的保護範圍。
權利要求1.一種液晶顯示裝置的時序控制器，所述時序控制器接收傳輸信號後，將控制信號、時鐘信號傳輸至柵極驅動器和數據驅動器，將像素數據傳輸至所述數據驅動器，其特徵在於， 所述時序控制器包括一用於接收所述傳輸信號的接收裝置；一用於處理接收到的所述傳輸信號的數據處理器；一輸出所述像素數據和所述時鐘信號的輸出裝置；一用於產生所述控制信號的控制信號產生裝置，其中，所述接收裝置分別同所述數據處理器的輸入端和所述控制信號產生裝置的輸入端連接，所述數據處理器的輸出端與所述輸出裝置的輸入端連接，所述輸出裝置的輸出端分別同所述柵極驅動器的輸入端和所述數據驅動器的輸入端連接，所述控制信號產生裝置的輸出端分別同所述柵極驅動器的輸入端和所述數據驅動器的輸入端連接。
2.根據權利要求I所述液晶顯示裝置的時序控制器，其特徵在於，所述數據處理器包括一用於從傳輸信號中提取所述像素數據和使能信號的解碼器、一伽馬校正電路、一數據緩衝器、一編碼器，所述解碼器連接所述伽馬校正電路，所述伽馬校正電路連接所述數據緩衝器，所述數據緩衝器連接所述編碼器。
3.根據權利要求2所述液晶顯示裝置的時序控制器，其特徵在於，所述數據緩衝器為先進先出緩存器，包括兩個子先進先出緩存器，所述兩個子先進先出緩存器分別存儲所述解碼器輸出的左、右半屏的數據。
4.根據權利要求2所述液晶顯示裝置的時序控制器，其特徵在於，所述解碼器、所述伽馬校正電路、所述數據緩衝器和所述編碼器集成在所述數據處理器內。
5.根據權利要求I所述液晶顯示裝置的時序控制器，其特徵在於，所述接收裝置、所述數據處理器、所述輸出裝置和所述控制信號產生裝置集成設置在同一 PCB主板上。
6.根據權利要求I至5中任一項所述液晶顯示裝置的時序控制器，其特徵在於，所述接收裝置為LVDS接收裝置，所述輸出裝置為mini-LVDS輸出裝置。
7.一種液晶顯示裝置，其特徵在於，包括上述權利要求1-6任一項所述的時序控制器。
專利摘要本實用新型公開一種液晶顯示裝置及時序控制器。時序控制器接收傳輸信號後，將控制信號、時鐘信號輸出至柵極驅動器和數據驅動器，並將像素數據傳輸至數據驅動器，時序控制器包括用於接收傳輸信號的接收裝置；用於處理傳輸信號的數據處理器；輸出像素數據和時鐘信號的輸出裝置；用於產生控制信號的控制信號產生裝置。其中，接收裝置分別同數據處理器的輸入端和控制信號產生裝置的輸入端連接，數據處理器的輸出端與輸出裝置的輸入端連接，輸出裝置的輸出端與控制信號產生裝置的輸出端均與柵極驅動器的輸入端和數據驅動器的輸入端連接。本實用新型液晶顯示裝置及時序控制器具有電路結構簡單，且生產成本降低的優點。
文檔編號G09G3/36GK202352302SQ20112041617
公開日2012年7月25日 申請日期2011年10月27日 優先權日2011年10月27日
發明者夏威, 康婷霞, 陳敏 申請人:Tcl光電科技(惠州)有限公司