有源矩陣tft陣列的測定方法
2023-04-24 14:06:11 2
專利名稱：有源矩陣tft陣列的測定方法
技術領域：
本發明是關於有源矩陣顯示面板的TFT(薄膜電晶體)陣列保持特性的測定方法。
背景技術：
通過液晶或電致發光(以下表示為EL。眾所周知有例如有機EL等EL元件)的有源矩陣顯示面板的測試中，對各像素電路在面板上形成為矩陣狀的TFT陣列進行稱為陣列測試的針對各像素的電路測試。該陣列測試中使用的TFT陣列，在本說明書中可以是形成液晶或EL等之前的狀態，並且也包含形成該等後的狀態。一般而言，優選在高價像素形成前除去不合格產品，故而降低製造成本。
該等顯示面板的TFT陣列的各像素電路大致包含對像素進行選擇的像素選擇電晶體，儲存供給至像素的電壓的保持電容，以及根據供給電壓而驅動像素的像素驅動部。
陣列測試之測試之一中，有檢測該保持電容保持特性的測試。此是將特定的電荷寫入保持電容中，並經過特定的保持時間(一般而言，多為幀時間為16.7ms)後，讀取剩餘電荷的測試。在專利文獻1的圖13、14，段落49至55中，關於有源矩陣液晶，表示有在關於液晶TFT陣列的保持特性測試中，縮短測定時間的算法。
另一方面，至於近年來的有源矩陣液晶，如非專利文獻1中所揭示，有在TFT陣列的水平或垂直移位寄存器上設置對應於雙方向的移動方向的移位寄存器的有源矩陣液晶。
專利文獻1日本專利特開平7-5408號公報，圖13、圖14，段落49至55
非專利文獻SONY，LCX028BMT(4.6cm(1.8-英寸)黑與白LCD面板)數據表[發明所欲解決的問題]基於專利文獻1圖13中所揭示的測試方法，對於具備對像素選擇用移位寄存器進行控制的控制線的有源矩陣顯示面板的TFT陣列，若考察本發明者設想的保持電容的測試方法，則成為如下。
並且，此處與專利文獻1相同，將向保持電容進行寫入的時間Tw與進行讀取的時間Tr作為相等的τ而進行考察。
圖10中，如本發明者設想的一般測試裝置1300的方塊圖所示，TFT陣列1302中具備對數據線進行選擇的H移位寄存器(水平方向移位寄存器)1340、及對柵極線進行選擇的V移位寄存器(垂直方向移位寄存器)1342，由此，對像素(以1356、1358、1360為代表表示)進行選擇並加以測試。在兩個移位寄存器上設有時鐘端子(CLK_H 1328、CLK_V 1348)及脈衝輸入端子(Start_H 1330、Start_V 1346)，由此進行移位操作。在V移位寄存器上連接有啟動端子(ENB_V)。在H移位寄存器中，電荷計Q 1310及可變電壓源1322串列連接到電源端子1324上。
然而，為使業者可容易地理解，在專利文獻1圖13的測定方法中，因必須使進行寫入與進行讀取的像素的保持時間Th對於任何像素都相等，所以必須使Tw與Tr相等。
其次，使用圖11的時序圖對本發明者設想的圖10所示的測試裝置的測定方法加以說明。並且，此測試方法是將所有像素分割為複數個像素組，並將針對各像素組進行測試作為順序。此處，著眼於第j像素組加以說明。對於第1像素Pj，1的保持電容，從時刻t10到寫入時間W(即，專利文獻1的圖13的Tw)為止進行寫入即充電後，從經過保持時間H(即，專利文獻1的圖13的Th)後的時刻t13到讀取時間R為止進行電荷之讀取即進行測定。此處，A1是為確保各像素的保持時間H，而根據寫入時間W與讀取時間R的差所得出的進行寫入時的等待時間。
圖11所示的方法中，各像素組的像素數量N根據保持時間H與讀取時間R的關係，最大為N＝H/R個。並且，像素組的數量總共是M個。
並且，以下，在本說明書中用Pi，j表示第j像素組的第i像素。所謂像素組，是表示集中為1組的所測定的像素。
並且，所謂圖11中的A3，是以保持時間H與讀取時間R的關係成為分數的等待時間。
若將其應用到圖10中，則是將數據線Dm設定到寫入電壓Vw中，並按照像素1356、1358、1360…的順序，自上而下對N個像素進行寫入，其次，將數據線Dm設定到讀取電壓Vr中，並按照像素1356、1358、1360…的順序，自上而下對經過保持時間H的像素進行讀取，並且對保持測定進行檢查的過程。
此處，因TFT陣列中內部具有的電路，所以有可能存在各種浮動電容之問題。尤其對於存在於數據線與其他各種信號線之間的浮動電容，當結束第N個的寫入時，該等浮動電容中儲存的電荷，可能在下一個讀取動作中對像素進行最初測定時，產生對測定值造成誤差的影響。
因此，本發明所預解決的課題即提供一種測試方法，其在TFT陣列保持電容的保持特性測試中，降低進行寫入時浮動電容中儲存的電荷對讀取時的測定值產生的影響。
並且，本發明所預解決的另一課系提供一種測試方法，其通過在進行讀取測定前進行將寫入時儲存於浮動電容的電荷的影響消除的操作，而降低對讀取時的測定值的影響。本發明亦提供一種測試方法，其在並未大幅改變先前的TFT陣列保持電容的保持特性測試的前提下，可在讀取時進行高精度測定。
並且，本發明所預解決的另一課系提供一種測試方法，其在並未大幅改變先前TFT陣列保持電容的保持特性測試的前提下，可在讀取時進行高精度測定。
本發明的上述目的通過將權利要求範圍中獨立項所揭示的特徵進行組合而達成。並且，附屬項規定本發明的更有利的具體例。
發明內容
本發明的包含具備保持電容的複數個像素電路的有源矩陣TFT陣列的保持特性測定方法的第1形態是此複數個像素電路各自具備保持電容，開關用電晶體，其用以將數據線連接到保持電容，及柵極線，其對開關用電晶體的開關動作進行控制，且該等複數個像素電路中至少具備第1與第2像素電路，並且此測試方法包含如下步驟向第1像素電路的保持電容充電，其次向第2像素電路的保持電容充電，進而進行消除影響的操作，並對充電後經過特定保持時間的上述第1與第2像素電路保持電容的電荷進行測定。
本發明的測定方法中，進而複數個像素電路含有第3像素電路，消除影響的操作包含如下形態對第3像素電路的數據線及柵極線進行選擇的步驟；進而對第3像素電路保持電容的電荷進行測定的步驟；對連接到複數個像素電路上的柵極線所連接的移位寄存器進行操作，並將邏輯接通付與啟動端子，並不對任何柵極線進行選擇。
本發明的測定方法進而包含具有如下特徵的形態第1及第2像素連接到第1數據線；在第1數據線上進而連接第3像素；第2及第3像素相互鄰接於第1像素。
本發明的包含具備保持電容的複數個像素電路的有源矩陣TFT陣列的保持特性測定方法的進而其他形態是各複數個像素電路具備保持電容，開關用電晶體，其用以將數據線連接至保持電容，及柵極線，其對開關用電晶體的開關動作進行控制，且複數個像素電路具備至少含有第1與第2像素電路的第1像素組，及不包含於第1像素組的第3像素電路，進而此測定方法包含如下步驟依次向第1像素組所含有的各像素電路的保持電容進行充電，對第3像素電路進行消除影響的操作，並依次對上述第1像素組所含有的各像素電路保持電容的電荷進行測定，進而，含有第1像素組所含有的所有像素電路及第3像素電路與第1數據線相連的形態。
通過使用本發明，在有源矩陣顯示面板TFT陣列中，可在短時間內簡單地消除進行寫入時儲存於浮動電容的電荷對進行讀取時測定值的影響。
圖1是本發明測試電路的方塊圖。
圖2(A)至(C)是說明本發明中作為測試對象的像素電路的方塊圖。
圖3是說明本發明的測試的時序圖。
圖4是用以說明圖3所示測試順序的模式圖。
圖5是說明本發明實施例之一的流程圖。
圖6是詳細說明圖5流程圖的一部分的流程圖。
圖7是詳細說明圖5流程圖的一部分的流程圖。
圖8是說明本發明實施例之一中，像素組選擇方法等的模式圖。
圖9是說明本發明其他實施例的流程圖。
圖10是先前技術的測試方法中的測試裝置的方塊圖。
圖11是說明基於先前技術的測試方法的時序圖。
(15項)100TFT陣列測定裝置102TFT陣列110電荷計122可變電壓源124數據端子126、150 移位方向端子128、148 時鐘信號端子130、146 脈衝輸入端子
140 H移位寄存器142 V移位寄存器149 啟動端子152 柵極線154 數據線156、158、160 像素電路162、164 連接線具體實施方式
以下使用圖1至圖8對用以實施本發明的最佳形態加以說明。
圖1是表示本發明的TFT陣列測定裝置100的方塊圖。
並且，在以下說明中，將TFT陣列的各像素電路僅稱為「像素」。
TFT陣列102具有複數個像素(代表性地對其一部分付與參照序號156、158、160)，並通過V移位寄存器142對柵極線152進行選擇，或通過H移位寄存器140對數據線進行選擇，從而將由數據線規定的電壓寫入特定像素內。在H移位寄存器140及V移位寄存器142中分別具備作為時鐘信號端子的CLK_H(128)、CLK_V(148)，脈衝輸入端子Start_H(130)、Start_V(146)，移位方向端子Dir_H(126)、Dir_V(150)，及啟動端子ENB_V(149)。
H移位寄存器140使付與脈衝輸入端子Start_H(130)的邏輯高信號，以相當於付與時鐘端子CLK_H(128)的時鐘信號的數量，向由Dir_H端子126所指定的方向移動，並且使付與數據端子124的信號在數據線154內輸入到所期望的數據線上。此處，未經選擇的數據線一般處於開放狀態或使其他電位短路的狀態。
並且，在H移位寄存器中，也可具備啟動端子，並且在此情形下，僅當啟動端子處於邏輯高時，將付與數據端子124的信號輸出到所期望的數據線上。
其次，V移位寄存器142使付與脈衝輸入端子Start_V(146)的邏輯高信號，以相當於付與時鐘端子CLK_V(148)的時鐘信號的數量，向由Dir_V端子150所指定的方向移動，並且僅當將邏輯高信號付與啟動端子ENB_V(149)時，在柵極線152內，使接通電壓Von輸入到所期望的柵極線上。
另一方面，斷開電壓Voff輸入到與未經選擇的移位寄存器相連的柵極線上。
並且，在V移位寄存器中，也可不具備啟動端子ENB_V(149)，在此情形下，僅通過對移位寄存器進行選擇而使接通電壓Von輸出到所期望的柵極線上。
在H移位寄存器140的電源端子124中，串列連接有用以將電壓施加到經選擇的數據線上的可變電壓源122，及對通過數據線而移動的電荷量進行測定的電荷計110。
TFT陣列102的各像素，例如如像素158中所示，分別通過特定的柵極線(在像素158的情形下是Gn)與線162而連接，同樣地通過特定的數據線(在像素158的情形下是Dm)與線164而連接。
並且，只要未加以特別限定，在本說明書中，所謂向像素或保持電容進行「寫入」是指向此像素的保持電容進行「充電」，並且所謂從像素或保持電容進行「讀取」是指從此像素的保持電容進行「放電，並測定此電荷量」。
本發明的測試中所使用的TFT陣列102是液晶或EL用顯示面板，並且可使用液晶或EL形成前的顯示面板。另外，本發明也可使用液晶或EL形成後的顯示面板。
各像素的結構無論是液晶顯示元件還是EL顯示元件如圖2(A)所示，具有像素選擇電晶體Q1(182)，其分別將柵極與源極連接到柵極線Gn(152)與數據線Dm(154)上；保持電容C1(184)，其與此漏極端子連接，並於與共用電源V1(188)之間保存電晶體Q1的輸出電壓；以及像素驅動電路186，其同樣與此漏極連接。
在液晶顯示面板的情形下，如圖2(B)所示，在像素驅動電路中，僅存在用以形成液晶的ITO電極用端子190。
在EL用顯示面板的情形下，如圖2(C)所示，在像素驅動電路186中，具備電流驅動用電晶體Q2(192)，ITO電極用端子194，及EL驅動用電源V2(196)。在ITO電極用端子194上形成EL，在其前端連接一些信號線。並且，希望注意的是在ITO電極用端子194上是否形成EL對保持電容的特性測定不產生影響。
其次，使用圖3對本發明的測定算法加以說明。並且，在本說明書中，將第j像素組的第i像素表示為Pj，i，將此像素的柵極線表示為Gj，i，並將此像素的數據線表示為Dj，i。並且，將像素組的像素數量S設為S＝N-1個，並通過N＝H/R來確定N。並且，將所有像素組的數量設為T。
首先，著眼於本發明第j像素組的第1像素Pj，1的保持電容，並在時刻t0時開始寫入。其次，在經過寫入時間W後的時刻t1時等待作為寫入時間與讀取時間差的等待時間A1。其次，在時刻t2時對第j像素組的第2像素Pj，2開始寫入，其後，等待等待時間A1。如此，對S-1個即N-2個像素進行寫入，並等待等待時間A1。其次，對第S個即N-1個像素進行寫入，並從時刻t3開始等待等待時間A2。等待時間A2根據與虛設讀取所耗費的時間Rx的關係而定為像素Pj，1的保持電容可保持保持時間H。
其次，在一系列寫入順序的最後，作為用以消除儲存在浮動電容中電荷的一部分影響或全部影響的消除影響的操作，從時刻t4開始進行虛設讀取Rx。此虛設的讀取是針對第j像素組以外的像素進行，並且優選的是第j像素組的第1像素與數據線相同，且相鄰(此例中是位於像素Pj，1上方的像素)的像素則較為理想。此消除影響的操作，即，虛設的讀取中，實際上可以對像素的讀取進行操作，進而通過電荷計對從像素保持電容放出的電荷進行測試，也可以僅單獨地將讀取電壓Vr付與連接到像素的數據線上，並將接通電壓設定到與此像素相連的柵極線上，而不通過電荷計進行測定。在後者的情形下，例如通過關閉電荷計所具備的復位電路等眾所周知的方法，可使數據線中流出的電荷的移動繞過電荷計，從而避免對電荷計產生影響。
其次，從已經過虛設的讀取時間Rx的時刻t5開始對第j像素組的第1像素Pj，1進行讀取，其後，依次到第S像素為止進行讀取，並成為時刻t7。
若如此，則因即使對S個像素進行寫入進而電荷儲存到浮動電容中，也可以在對S個像素進行讀取前，立即進行作為消除此影響操作的虛設讀取的操作，所以可降低儲存在浮動電容中的電荷對測定值產生的影響。此處，進行虛設讀取的像素連接到與S個讀取像素的最初一個相同的數據線上，並且此像素位於最近位置則較為理想。希望注意的是如果使用如此般進行虛設讀取的像素，則在虛設讀取後，即使對V移位寄存器進行操作，因操作以最短距離進行移動即可，所以即使通過此操作電荷重新儲存到浮動電容中，也僅以極少部分即可。
並且，在對個像素間的柵極線進行選擇時，為了使用V移位寄存器，實際上在對S個像素進行寫入或讀取期間，指定Dir_V 150持續向指定方向移動。其後，結束向S個某像素進行寫入後，通過Dir_V 150指定向進行虛設讀取的像素位置的最佳移動方向，並且為進行向目標像素移動中所必須的以時間為單位的移動動作，而對試驗裝置進行控制(圖1中未圖示)。因此，必須設計出考慮到此移動動作時間寬限的測定時序。但是，因寄存器的動作時間與寫入時間、讀取時間相比非常短暫，所以可容易地使測試程序與向虛設讀取的像素進行的移動相對應。
其次使用圖4對圖3介紹的算法加以更為具體的說明。圖4是模式性地表示第j像素組中從測試開始(節點S)到測試結束(節點E)為止的寫入時間/讀取時間/等待時間的關係的圖，橫軸的長度與時間的長度成比例。從節點S開始到節點1為止期間表示對從第j像素組的第1到第S為止的像素進行寫入的期間，且在各寫入期間Wj，1至Wj，s(401、404、408、412、416)後，設置有等待時間A1(402、406、410、414、415)或等待時間A2(418)，其後，插入虛設的讀取時間Rx420，併到達節點1。
其次，從節點1到節點E為止期間是，預先向保持電容充電，其後對經過保持時間H的各像素進行讀取的期間。即，預先進行寫入，其後對經過保持時間H的從第j像素組的第1至第N-1像素進行讀取Rj-1，1(422)、Rj，1，2(424)、Rj-1，3(424)、Rj-1，4(428)、Rj-1，s(432)，併到達節點E。對所有像素組重複以上從節點S到節點E的過程後結束測試。並且，亦考慮到最後像素組的像素數，根據與顯示面板像素數的關係而未滿S個的情形，並在該情形下可適當地修改上述算法從而與此情形相對應。
另外，即使不是最後像素組，但在像素組內的像素位於TFT陣列邊緣部的情形下，為使用共通的數據線也可使像素數不滿S個。在此情形下，為確保保持時間H，可進行適當修改，如將寫入或讀取循環來代替等待時間等。
其次，使用圖5至圖7的流程圖對圖3及圖4所示的算法加以更詳細的說明。圖5中，若在步驟610上開始程序，則在步驟612上將表示像素組序號的變量j初始化為1。其次當在步驟613上，在與此第j像素組相連的數據線(以下，在每個像素組中僅使用一條數據線，並代表性的表示為Dj，0)已在H移位寄存器而加以選擇的情形下，為節省進行重複選擇的時間，而判定經選擇的數據線是否與Dj，0相同，如果不同，則在步驟614中在H移位寄存器中選擇數據線Dj，0，並進入步驟616。由此，電荷計110與可變電壓源122介以H移位寄存器140連接到數據線Dj，0上。在步驟613的判定相同的情形下，跳過步驟614並進入步驟616。
在步驟616中將表示像素組內像素序號的變量i初始化為1。其次在步驟617中將可變電壓源122的輸出作為寫入電壓Vw，並使寫入電壓Vw輸出到數據線Dj，0。其次在步驟618中對第i像素Pj，i的保持電容進行充電，即進行寫入，並在步驟620中等待必須的等待時間A1或A2。其次，在步驟622中判定是否已對S個像素進行了充電，如果未充電，則在步驟624中增加變量i，並返回到步驟618。如果步驟622的判定是已充電，則在步驟625中，將可變電壓源122的輸出作為讀取電壓Vr，並使讀取電壓Vr輸出到數據線Dj，0上。其次，在步驟626中，為進行虛設讀取，對在V移位寄存器142中進行虛設讀取所分配的像素的柵極線Gx進行選擇，並進行虛設讀取。
其次在步驟628中，將變量i初始化為1，並在步驟630中對第i像素Pj，i的保持電容進行測定，即進行讀取，並在步驟632中判定對S個所有像素的讀取是否已完成，如果未完成，則在步驟634中將增加變量i並返回步驟630，而如果已完成則在步驟638中判定對所有T像素組的讀取是否已結束，如果未結束則在步驟640中增加變量j並返回步驟614，如果已結束則在步驟642中結束程序。並且，作為一例，寫入電壓Vw是5V，讀取電壓Vr是0V。
其次參照圖6對圖5的步驟618加以詳細說明。若在步驟710中開始此子程序，則在步驟712中對V移位寄存器142中連接到目標像素Pj，i的柵極線Gj，i進行選擇。其次在步驟715中，將啟動端子ENB_V設定為邏輯高，並將柵極線Gj，i從Voff設定為Von。其次在步驟716中等待作為向保持電容進行充電時間的特定時間。其次在步驟718中，將啟動端子ENB_V設定為邏輯低，並使柵極線Gj，i的輸出從接通電壓Von變為斷開電壓Voff。最後，在步驟720中結束此程序的動作。
此外，參照圖7對圖5的步驟630加以詳細說明。如果在步驟810中開始此程序，則在步驟812中，對V移位寄存器142中連接到像素Pj，i的柵極線Gj，i進行選擇。
其次，在步驟814中，將啟動端子ENB_V設定為特定期間的邏輯高，並將柵極線Gj，i從特定期間的斷開電壓Voff設定為接通電壓Von，其後還原為斷開電壓Voff。由此，像素Pj，i的像素選擇電晶體Q1(圖2的182)作為保持電容的放電時間並處於特定期間接通狀態，並通過對數據線Dj，0的電位差進行平衡，且在保持電容C1(圖2的184)及電荷計(圖1的110)之間介以電晶體Q1(182)而使電荷移動。
其次通過步驟817，通過電荷計110對介以數據線Dj，0移動的電荷量進行測定，並且在步驟820中結束該程序的動作。
其次使用圖8，對適用於本發明測定算法的進行讀取·寫入的像素，即，像素組(像素排列)的確定方法，及進行虛設讀取的像素的選擇方法加以說明。
並且，為進行說明，在圖8中使用將顯示面板左上角設為1的X、Y坐標表示各像素的位置。例如，圖8中像素(1，3)寫作「1c」，即作為附有標記的像素而表示。此外，至於像素上的標記，第1位的數字表示像素組的序號，第2位的字母表示此像素組內像素的順序。例如，圖8的像素(1，3)標記為「1c」，此表示第1像素組的第3像素。圖8中第1像素組的各像素按照從1a像素(1，1)到1S像素(1，S)的順序自上而下地分配。另外，顯示面板的大小通過將數據線的數量設為U，柵極線的數量設為V的關係式U×V而加以說明。
圖8是基於本發明像素選擇動作分配方法的實施例之一。第1像素組以像素(1，1)為起點，自上而下對S個像素進行選擇，下一個像素組進而以像素(1，S+1)為起點，自上而下對S個像素進行選擇，並且到達顯示面板下端後，再下一像素組(圖中表示為第n像素組)在第1像素右邊的行上，以標記為「na」的像素(2，1)為起點，並以自上而下對S個像素進行選擇的順序，將顯示面板的所有像素分配為像素組。可以理解的是如果使用此方法，則即使在特定的像素組內反覆進行寫入或讀取，也無須重新對數據線進行選擇，並且因柵極線如果選擇相鄰者則較好，所以算法也較簡單，且對象像素的移動所耗費的時間也較短。
其次，對將像素寫入第1像素組最後的像素1S後，對虛設讀取的像素進行選擇時的動作加以說明。首先，進行虛設讀取的像素，如上述說明般，是位於此像素組最初一個像素上的像素則較為理想，並且在此情形下，其成為位於像素1a上的、且標記為像素X的坐標(1，V)的像素。其次，希望注意的是當從像素X向像素1a移動時，即使對於如此情形的上下分離的位置，如果在V寄存器中將向下方向選為移動方向，將邏輯高付與開始端子，若輸入1循環的時鐘脈衝，則其與從顯示面板下端向上端移動的循環相連，也可以1時鐘脈衝為單位進行移動。
首先，在改變從像素1S到像素X的V移位寄存器的選擇時，因此情形下，通過向上方移動的S像素少於向下方移動的時鐘脈衝循環即可實現，所以將移位方向端子Dir_V(150)的設定由至此的向下改為向上，將邏輯高輸入到脈衝輸入端子Start_V(146)，並將相當於S時鐘脈衝量的時鐘信號付與時鐘信號端子CLK_V(148)，對V移位寄存器142進行操作，由此選擇像素X。
此處，從某像素向下一像素的移動方向，通常應根據相互的位置關係，從而確定最合適的方向及移動距離。
藉由在像素X上的虛設讀取後，將移位方向端子Dir_V(150)的設定從至此的向上變為向下，並將邏輯高輸出到脈衝輸入端子Start_V(146)，並將以相當於1時鐘脈衝量的時鐘信號付與時鐘信號端子CLK_V(148)，進而對V移位寄存器142進行操作，並選擇像素1a並進行讀取。
同樣地，第2像素組的虛設讀取用的像素是像素1S，並且第3像素組用的虛設讀取用像素是像素2S，以此方式進行確定並加以操作。
在上述實施例中，已將虛設讀取像素的位置作為位於各像素組最初一個像素上的像素加以說明，但希望理解的是在此情形下各像素組內像素的分配方法是自上而下進行分配，並且使從虛設讀取像素向此像素組的移動距離儘可能地短。因此，在以下其他的變化中虛設讀取的像素的位置根據該等規定而選擇最合適的相鄰的像素。
此外，考慮到像素組最初及最終像素的位置與虛設讀取像素的位置的相互移動所耗費的時間，及浮動電容對最初讀取的交替影響，由此可採用如下的代替方法，即，使虛設讀取像素的位置變為位於像素部循環所包含的像素附近位置的其他像素。
作為此方法的其他變化，在上述分配方法中，在某像素組中結束對顯示面板的1行進行分配後，可作為下一個像素組的最初的像素，對已分配的像素行左邊的行上的像素進行選擇。
作為此方法以外的其他變化，可使各像素組上的像素選擇方向為自下而上，而並非自上而下，並且可將下一行的分配方向作為先前行的右邊或左邊的任意一個方向進行選擇。
其次使用圖9對具備其他虛設讀取方法的其他實施例的流程圖加以說明。保持時間H與讀取時間R相比非常長，但在TFT陣列縱方向的像素數V較少的情形下，可設S＝N-1＝V。此情形下，可如圖9所示流程圖的步驟926般將虛設讀取的過程進行簡化。
即，如果在步驟910中開始程序，則在步驟912中將表示像素組序號的變臉j初始化為1。在步驟914中在H移位寄存器140中對數據線Dj，0進行選擇。此實施例中，因每個像素組的數據線不同，所以省略圖5的步驟613。
在步驟916中將表示像素組內像素序號的變量i初始化為1。其次在步驟917中將可變電壓源100的輸出作為寫入電壓Vw，並使寫入電壓Vw輸出到數據線Dj，0上。其次在與圖5相同的步驟618中對第i像素Pj，i的保持電容進行充電，即進行寫入，並且在步驟920中等待必須的等待時間A1或A2。其次，在步驟922中判斷是否已對S個像素，此情形下是對V個像素進行充電，如果未充電，則在步驟924中增加變量i並返回步驟918。如果步驟922的判定是已充電，則在步驟925中將可變電壓源122的輸出作為讀取電壓Vr，並將讀取電壓Vr輸出到數據線Dj，0上。其次，在步驟926中，作為消除浮動電容中儲存電荷的影響的操作，在V移位寄存器142中，付與移位方向端子Dir_V(150)的信號維持到此時為止的信號，並將邏輯斷開Voff付與脈衝輸入端子Start_V(146)，將邏輯接通Von付與啟動端子ENB_V(149)，將1循環的時鐘信號付與時鐘端子CLK_V(1348)，並等待必須的等待時間，由此進行虛設讀取。即，如果以圖8加以說明，則當到達步驟925時像素(1，V)處於結束選擇狀態，其後，因在步驟926中移動相當於1時鐘脈衝量而未將邏輯接通付與脈衝輸入端子146，所以像素(1，1)的柵極線處於未進行選擇狀態，且任何柵極線亦處於未根據V移位寄存器142進行選擇的狀態，即成為選擇虛構的柵極線的狀態。如此通過對V移位寄存器142進行操作，可在不對電荷計110產生影響的狀態下，進行消除影響的操作。在此情形下，因移動動作所耗費的時間極短，所以用於虛設讀取的時間較短即可。
其次在步驟928中，將變量i初始化為1，其次在與圖5相同的步驟630中對第i像素Pj，i的保持電容進行測定，即進行讀取，並且在步驟932中判定所有S個像素的讀取操作是否已結束，如果未結束則在步驟934中增加變量i並返回步驟930，而如果已結束則在步驟938中判定對所有T像素組的讀取是否結束，如果未結束則在步驟940中增加變量j並返回步驟914，而如果已結束則在步驟942中結束程序。寫入步驟618及讀取步驟630因可使用圖6及圖7，所以省略其說明。
如上所述，已通過實施例對本發明地有源陣列矩陣的保持電容的保持特性加以說明，但希望注意的是該等是以示例目的對本發明進行揭示的內容，其並未限制本發明的內容。為使望業者容易理解，可作各種改變。例如，作為在像素組內向下一像素移動的移動量，也可考慮移動量大於1的方式，並且也可將最初像素組的開始像素設定到顯示面板邊緣部以外的區域。此外，至於測試所使用的元件，也可應用到圖2(C)以外方式的電致發光顯示面板保持電容的特性測定中。
並且，本發明通過考慮充分的像素選擇時間寬限，使H移位寄存器及/或V移位寄存器，即使對於沿單一方向而非雙方向移動的移位寄存器的顯示面板，也可實施本發明。
此外，即使對於在TFT陣列上不具備H移位寄存器及/或V移位寄存器的TFT陣列，也可通過以圖1中未圖示的測試裝置對TFT陣列的數據線及柵極線進行適當的控制，而使用本發明。
此外，也可將本發明保持電容特性的優劣反饋到TFT陣列製造過程的前階段，可用於過程的品質改善。
權利要求
1.一種測定方法，其特徵在於其是包含具備保持電容的複數個像素電路的有源矩陣TFT陣列的保持特性測定方法，且上述各複數個像素電路具備上述保持電容，開關用電晶體，其用以將數據線連接至該保持電容中，及柵極線，其對上述開關用電晶體的開關動作進行控制，且上述複數個像素電路中至少具備第1與第2像素電路，且上述測定方法包含如下步驟，向第1像素電路的保持電容充電，其次向上述第2像素電路的保持電容充電，進而進行消除影響的操作，並對充電後經過特定保持時間的上述第1與第2像素電路保持電容的電荷進行測定。
2.根據權利要求1所述的測定方法，其中上述複數個像素電路包含第3像素電路，且上述消除影響的操作包含對上述第3像素電路的數據線與柵極線進行選擇的步驟。
3.根據權利要求2所述的測定方法，其中上述消除影響的操作進而包含對上述第3像素電路的保持電容的電荷進行測定的步驟。
4.根據權利要求1所述的測定方法，其中上述消除影響的操作包含以下步驟，即對連接到上述複數個像素電路上的柵極線所連接的移位寄存器進行操作，使啟動端子變成邏輯接通，並且不對任何柵極線進行選擇。
5.根據權利要求1至權利要求4的任一要求所述的測定方法，其中上述第1及第2像素與第1數據線相連。
6.根據權利要求2至權利要求4的任一要求所述的測定方法，其中上述第1數據線上，進而連接有上述第3像素。
7.根據權利要求5所述的測定方法，其中上述第1數據線上，進而連接有上述第3像素。
8.根據權利要求6所述的測定方法，其中上述第2及第3像素，相互鄰接於上述第1像素。
9.根據權利要求7所述的測定方法，其中上述第2及第3像素，相互鄰接於上述第1像素。
10.一種測定方法，其特徵在於其是包含具備保持電容的複數個像素電路的有源矩陣TFT陣列的保持特性測定方法，且上述各複數個像素電路具備上述保持電容，開關用電晶體，其用以將數據線連接至該保持電容中，及柵極線，其對上述開關用電晶體的開關動作進行控制，且上述複數個像素電路具備至少包含第1與第2像素電路的第1像素組，及不包含於該第1像素組的第3像素電路，並且上述測定方法含有如下步驟，依次向上述第1像素組所含有的各像素電路的保持電容充電，對上述第3像素電路進行消除影響的操作，並依次對上述第1像素組所含有的各像素電路的保持電容的電荷進行測定。
11.根據權利要求10所述的測定方法，其中上述第1像素組所含有的所有像素電路及上述第3像素電路，與第1數據線相連。
全文摘要
本發明提供一種TFT陣列保持電容的保持特性測試中的高精度測試方法。本發明系關於一種測定方法，其特徵在於其是包含具備保持電容的複數個像素電路的有源矩陣TFT陣列的保持特性測定方法，且上述複數個像素電路中至少具備第1與第2像素電路，並且包含如下步驟，向第1像素電路的保持電容充電，其次向第2像素電路的保持電容充電，進而進行消除由浮動電容產生的影響的操作，並對充電後經過特定保持時間的上述第1與第2像素電路的保持電容的電荷進行測定。
文檔編號G01R31/28GK1779474SQ20051012367
公開日2006年5月31日 申請日期2005年11月18日 優先權日2004年11月22日
發明者宮本隆, 田島佳代子 申請人:安捷倫科技公司