高頻二元相位探測器的製作方法
2023-04-25 05:53:01
專利名稱：高頻二元相位探測器的製作方法
技術領域：
本發明涉及一種高頻二元相位探測器。
背景技術：
許多高速串行通信系統在傳播介質上僅傳輸數據。換言之，這些系統不傳輸時鐘信號，該時鐘信號可用於接收器將數據從通過傳播介質接收到的信號中的數據流中恢復出來。因此，高速串行通信系統的接收器一般包括時鐘和數據恢復電路，其使用與輸入數據流同步的時鐘信號，然後該信號用於將數據從數據流中恢復出來。一般通過以與數據流相匹配的頻率產生時鐘信號將數據恢復。然後時鐘用於將獨立數據位從輸入數據流中取樣或恢復出來。
一些傳統接收器使用時鐘、數據恢復電路和重定時器從而以上述的方式將數據從接收信號中恢復出來。一般而言，通過一個或多個緩衝級將接收信號放大，而時鐘和數據恢復電路產生提取時鐘信號，相對於接收放大信號中的數據流的相位和/或頻率而言，該信號具有固定的相位和/或頻率。使用該恢復時鐘，重定時器從接收信號中提取數據。
一般而言，設計系統從而重定時器從數據流中每個數據符號的大約中部抽取數據。舉例來說，重定時器包括在邊緣(例如下降沿)鎖存接收信號的邊沿觸發觸發器。在此情況下，將時鐘和數據恢復電路設計為將抽取時鐘的邊沿(本例中為上升沿)與接收數據流的跳變沿對齊。
典型的時鐘和數據恢復電路使用鎖相環(PLL)或者延遲鎖定環(DLL)來將抽取數據流的跳變沿與輸入數據流的跳變沿對齊。圖1是DLL 100的一個實施例的簡化框圖。
舉例來說，DLL 100包括在第一輸入接收時鐘信號110以及在第二輸入上接收延遲鎖定環的反饋輸出信號150(a)的相位探測器120。一般地，相位探測器120產生至少一個相位糾錯信號120(a)，其指示表示反饋輸出信號150(a)和時鐘信號110之間的相位關係。
例如，相位探測器120將時鐘110的跳變與反饋輸出信號150(a)的上升沿或下降沿相比較。舉例來說，然後相位探測器120產生相位糾錯信號120(a)，其指示反饋輸出信號是超前還是滯後於時鐘信號。
相位糾錯信號120(a)驅動充電泵130產生電流信號，該電流信號的幅度對應於相位糾錯信號而變化。然後環路濾波器140將充電泵130輸出的電流信號轉換為電壓信號。該電壓信號驅動延遲電路150(例如，可變延遲線)，該延遲電路150根據外加電壓的大小通過時間量配置延遲電路以延遲信號。通過這種方法，延遲電路150延遲輸入信號以產生輸出信號150(a)，其中將輸出信號150(a)的跳變沿與時鐘信號110的跳變沿對齊。
附圖2示出包括相位探測器220、數字濾波器230和相位旋轉器260的延遲鎖定環200的實施例。舉例來說，相位探測器220在第一輸入上接收輸入信號(如數據信號)210並在第二輸入上接收延遲鎖定環的反饋輸出信號260(a)。一般地，相位探測器220根據反饋輸出信號260(a)和輸入數據信號210間的相位關係產生至少一個相位糾錯信號220(a)。
相位糾錯信號220(a)驅動數字濾波器230，所述數字濾波器230產生至少一個數字控制信號以控制相位旋轉器260的相位旋轉。這樣，基於數字控制信號，相位旋轉器260改變信號(例如，時鐘信號)250的相位以產生輸出信號260(a)，其中輸出信號260(a)的跳變沿與輸入數據信號210的跳變沿對齊。
在一些應用中，相位探測器的輸入信號具有相同的頻率。對這些應用而言，上述相位探測器包括相位和頻率探測器(PFD)。如圖3所示，PFD 300的一個實施例包括兩個分別由具有相同頻率的第一和第二輸入信號320和330驅動的觸發器310(a-b)。在本實施例中，與門340接收每個觸發器310(a)和310(b)的輸出並為這些觸發器產生公共復位信號370。
當輸入信號320超前於輸入信號330時，上升輸出信號350為高電平並且下降輸出信號360為低電平。例如，這些相位糾錯信號(如以上示例所述，當將其處理並使之流入延遲部件)使輸入信號320的延遲減少。結果，反饋給PFD輸入的延遲信號的跳變沿更精密地與其它輸入信號的跳變沿對齊。
當輸入信號320滯後於輸入信號330時，上升輸出信號350將是低電平並且下降輸出信號360將是高電平。在此情況下，增加反饋信號(例如，輸入320)的延遲以對齊輸入信號320和330的邊沿。
對於輸入信號的頻率相對於相位探測器不相等的應用，可由諸如線性相位探測器或二元相位探測器提供相位探測。在工作中，線性相位探測器的輸出與其輸入信號的相位差成比例。
在另外一方面，二元相位探測器的輸出是兩個值中的一個(例如，高或低)，以表示一個信號是超前還是滯後於另外一個信號。然而，二元相位探測器不提供信號間相位差大小的指示。
圖4是一個具有三個觸發器410(a-c)的二元相位探測器400的一個實施例的簡化框圖，第一輸入信號420和第二輸入信號430(a，b或c)驅動三個觸發器的每一個。通常相位探測的第一輸入信號頻率低於第二輸入信號的頻率。如圖4所示的實施例中，除了在連續信號間存在90度的相位偏移以外，觸發器410(a-c)的第二輸入信號430(a，b或c)分別是相同的時鐘信號。與門440和450比較觸發器410(a-c)的輸出以分別產生上升信號(先)460和下降信號(遲)470，以指示第一輸入信號420是超前還是滯後於第二輸入信號430。然後如上所述，相位糾錯信號460和470用於調整諸如輸入信號的相位。
二元相位探測器400的觸發器410(a-c)以輸入時鐘信號430的頻率的速度工作，因此，它是本實施例中相位探測器和延遲鎖定環的最高頻率部件。類似地，在傳統的延遲鎖定環部件中(諸如圖1和2示出的)，相位探測器一般以最高頻率工作。
與以較低速度工作的探測器相比較，能夠以較高速度工作的相位探測器的輸入電容一般為輸入信號提供更高的負載。附加負載會對設備的性能和能量消耗產生不利影響。
為了實現高速工作，以等於或者大於10GHz工作的CMOS邏輯中實現的高速CML觸發器包括電感負載，以去除加載在觸發器輸入的寄生電容並增加設備帶寬。然而，一般的螺旋電感是佔用大量晶片面積的相對大型的設備。這樣，這些電感的使用會增加相位探測器的相對成本和大小。另外，相對於以低速工作的設備，高速觸發器會消耗更多的能量。
綜上所述，以高速工作的相位探測器的設計比較困難，並消耗相對大量的能量，而且相對於以低速工作的相位探測器，其佔用相當大的晶片面積。
發明內容
本發明涉及二元相位探測器，其產生至少一個指示不同頻率的信號間相對相位的相位糾錯信號。然後該相位糾錯信號用於相位調整信號。
在本發明的一方面中，二元相位探測器包括第一觸發器，其包括以第一頻率與第一時鐘信號相連的數據輸入以及以第二頻率與第二時鐘信號相連的時鐘輸入。相位探測器還包括第二觸發器，其具有與第一觸發器的輸出相連的數據輸入以及與第二時鐘信號相連的時鐘輸入。在此，第二時鐘信號的頻率小於第一時鐘信號的頻率。
在本方面的另一方面，用於延遲鎖定環應用的相位探測器包括高速觸發器和用於產生至少一個相位糾錯信號的低速觸發器，該相位糾錯信號用於延遲低速信號以將低速信號的跳變沿與高速信號的跳變沿對齊。該高速信號驅動高速觸發器的數據輸入，低速信號驅動兩個觸發器的時鐘。
在本發明的一個方面，相位探測器包括高速觸發器，其包括一個高速鎖存器和一個低速鎖存器。
在本發明的一個方面，提供了一種能夠以相對高速度工作並將相對小的負載提供給高速輸入信號的相位探測器。此外，與傳統的高速相位探測器相比較，這裡揭示的相位探測器消耗更少的能量。
根據本發明的一個方面，相位探測器包括第一觸發器，其包括與具有第一頻率的第一信號相連的數據輸入，以及與具有第二頻率的第二信號相連的時鐘輸入，其中第一頻率是第二頻率的倍數；以及第二觸發器包括與第一觸發器的輸出相連的數據輸入，以及與第二信號相連的時鐘輸入。
優選地，第一觸發器包括高速觸發器。
優選地，高速觸發器包括至少一個電感負載。
優選地，第二觸發器包括低速觸發器。
優選地，第一觸發器包括一個高速鎖存器和一個低速鎖存器。
優選地，高速鎖存器包括至少一個電感負載。
優選地，第一觸發器的數據輸入包括第一差分輸入；第二觸發器的數據輸入包括第二差分輸入；以及第一和第二觸發器的時鐘輸入包括差分時鐘輸入。
根據本發明的一個方面，相位探測器包括具有以第一時鐘頻率與第一時鐘信號相連的數據輸入以及以第二時鐘頻率與第二時鐘信號相連的時鐘輸入的高速觸發器。其中第一時鐘頻率是第二時鐘頻率的倍數，並且高速觸發器包括一個高速鎖存器和一個低速鎖存器。
優選地，高速觸發器包括至少一個電感負載。
本發明的一個方面提供了一種探測多個信號相對相位的方法，所述方法包括將具有第一頻率的第一信號提供給第一觸發器的數據輸入；使用具有第二頻率的第二信號記錄第一觸發器的時間，其中第一頻率是第二頻率的倍數；將第一觸發器的輸出提供給第二觸發器；使用第二信號記錄第二觸發器的時間；以及產生第二觸發器的至少一個輸出信號，以表示第一信號和第二信號之間的相位差。
優選地，所述至少一個輸出信號表示第二信號是否超前於第一信號，或者第二信號是否滯後於第一信號。
優選地，所述方法包括根據至少一個輸出信號延遲第二信號。
優選地第一信號包括第一差分信號；第二信號包括第二差分信號；以及輸出信號包括差分輸出信號。
優選地，所述方法包括為第一觸發器驅動電感負載。
根據本發明的一個方面，一種延遲鎖定環包括相位探測器，其包括第一觸發器，其包括與具有第一頻率的第一信號相連的數據輸入、與具有第二頻率的第二信號相連的時鐘輸入以及至少一個輸出，其中第一頻率是第二頻率的倍數；以及第二觸發器，其包括與第一觸發器的至少一個輸出相連的數據輸入、與第二信號相連的時鐘輸入以及用於產生至少一個相位糾錯信號的至少一個輸出；連接以接收至少一個相位糾錯信號的數字濾波器，其產生至少一個濾波信號；以及連接以接收至少一個濾波信號以及第二信號的相位旋轉器，其根據至少一個濾波信號延遲第二信號。
優選地，第一觸發器包括高速鎖存器和低速鎖存器。
優選地，高速鎖存器包括至少一個電感負載。
優選地第一觸發器的數據輸入包括第一差分輸入；
第二觸發器的數據輸入包括第二差分輸入；第一和第二觸發器的時鐘輸入包括差分時鐘輸入。
根據本發明的一個方面，鎖相環包括相位探測器，其包括第一觸發器，其包括與具有第一頻率的第一信號相連的數據輸入、與具有第二頻率的第二信號相連的時鐘輸入以及至少一個輸出，其中第一頻率是第二頻率的倍數；以及第二觸發器，其包括與第一觸發器的至少一個輸出相連的數據輸入、與第二信號相連的時鐘輸入以及用於產生至少一個相位糾錯信號的至少一個輸出。
連接以接收至少一個相位糾錯信號的充電泵，其產生至少一個電流信號；連接以接收至少一個電流信號的環路濾波器，其產生至少一個濾波信號；連接以接收至少一個濾波信號和第二信號的延遲電路，其根據至少一個濾波信號延遲第二信號。
優選地，延遲電路包括至少一根延遲線。
優選地，第一觸發器包括高速鎖存器和低速鎖存器。
優選地，高速鎖存器包括至少一個電感負載。
優選地第一觸發器的數據輸入包括第一差分輸入；第二觸發器的數據輸入包括第二差分輸入；以及第一和第二觸發器的時鐘輸入包括差分時鐘輸入。
結合以下具體描述、權利要求書和附圖，將更全面地理解本發明的這些和其他特徵、方面和優點，其中圖1是具有延遲線的延遲鎖定環的一個實施例的簡化框圖；圖2是具有相位旋轉器的延遲鎖定環的一個實施例的簡化框圖；圖3是相位和頻率探測器的一個實施例的簡化框圖；圖4是二元相位探測器的一個實施例的簡化框圖；圖5是根據本發明一個實施例的高速相位探測器的簡化框圖；圖6是時間圖，根據本發明的一個實施例示出當低速時鐘信號滯後於高速時鐘信號時，圖5相位探測器工作原理的示例；圖7是時間圖，示出當低速時鐘信號超前於高速時鐘信號時，圖5相位探測器工作原理的示例；圖8是根據本發明的一個實施例用於圖5的相位探測器中的高速觸發器的一個實施例的簡化電路圖；圖9是時間圖，根據本發明的一個實施例示出圖8的觸發器的工作原理的示例；圖10是根據本發明的一個示例實施例的接收器的一部分的簡化框圖，所述接收器包括決策反饋均衡器、時鐘和數據恢復電路以及延遲鎖定環；圖11是根據本發明的一個實施例的包含相位探測器的鎖相環的簡化框圖。
根據一般習慣，附圖中的各種部件並不是按照比例尺繪製。相反，為了清晰起見可將不同部件的尺寸隨意擴大或縮小。此外，在說明書和附圖中相同的數字標號的表示相同的部件。
具體實施例方式
以下結合詳細的圖示實施例描述本發明。很明顯可以以多種形式描述本發明，其中的一些形式和所揭示的實施例中的形式非常不同。因此，這裡揭示地具體結構和功能上的細節僅僅是表示性的，並且並不限定本發明的保護範圍。
本發明的一些實施例為諸如圖2所示延遲鎖定環的延遲鎖定環提供了一種高速相位探測器。在本實施例中相位探測器會對齊兩個具有不同頻率的輸入時鐘的跳變沿。在實際中，這裡所教授的東西可用於在多種部件(包括諸如延遲鎖定環和鎖相環)中調整周期信號(諸如時鐘信號)。
參照圖5，在一些實施例中相位探測器500包括高速觸發器510和低速觸發器530。高速觸發器510以高速時鐘信號520的頻率工作，所述高速時鐘信號520驅動高速觸發器510的數據輸入。在本實施例中，高速觸發器510的輸出信號510(a)驅動低速觸發器530的數據輸入。低速觸發器530一般以低速時鐘信號540的頻率工作，所述低速時鐘信號540驅動觸發器510和530的時鐘輸入。在此電路中，由於第一觸發器510已經以低速將觸發器530的輸入數據鎖存，因此第二觸發器530以低速工作。高速時鐘540的頻率為低速時鐘520的頻率的倍數。
舉例來說，在一個實施例中觸發器510和530是上升沿D觸發器。熟知本領域的技術人員會認識到也可以使用其他類型的觸發器。
圖6是當低速時鐘540滯後於高速時鐘520時圖5的相位探測器500工作的簡化時間圖的示例。在操作中，在低速時鐘信號540的上升沿，高速觸發器510鎖存高速時鐘信號520。這樣，在圖6中的低速時鐘的第一個低到高的跳變過後，高速觸發器的輸出(圖5中的線510(a))為高電平。
在低速時鐘的下一個上升沿，第二觸發器530鎖存高速觸發器510的輸出以保證相位探測器的輸出穩定。在本示例中，相位探測器的輸出是高電平，從而表示低速時鐘540滯後於高速時鐘520。
圖7是當低速時鐘540超前於高速時鐘520時圖5的相位探測器500工作的簡化時間圖的示例。在操作中，在低速時鐘信號540的上升沿，高速觸發器510再次鎖存高速時鐘信號520。此外，第二觸發器530再次鎖存高速觸發器510的輸出。在此示例中，鎖存的高速時鐘信號為低電平，結果，相位探測器的輸出也是低電平，從而表示低速時鐘540超前於高速時鐘520。
在一個實施例中，相位探測器應用在10千兆比特接收器中。在此情況下，高速時鐘的頻率大約為諸如10GHz，低速時鐘的頻率大約為諸如155MHz。
與傳統的相位探測器相比，圖5的相位探測器具有許多優點。例如，一般而言，與觸發器的數據輸入相比，觸發器的時鐘輸入給輸入信號提供更大的電容負載。這樣，與傳統的設計(其中更高速的時鐘驅動觸發器的時鐘輸入而非觸發器的數據輸入)相比較，圖5中的相位探測器給高速時鐘520提供更低的電容負載。
此外，與傳統的相位探測器(其使用更高速的時鐘以驅動觸發器的數據輸入而非時鐘輸入)相比，可使用更少的部件實現相位探測器500。這種相位探測器的例子包括半速率和1/4速率相位探測器，其一般分別需要使用兩倍和四倍的觸發器。此外，在這些傳統的設計中使用更多的觸發器增加了高速時鐘信號和低速時鐘信號上的負載電容。
與傳統設計相比，相位探測器500中低速觸發器530的使用進一步改進了相位探測器的性能。與傳統的高速觸發器相比，一般的低速觸發器給輸入信號提供更小的電容負載。這樣，通過為第二觸發器使用低速觸發器而非高速觸發器，相位探測器500給驅動級提供更低的電容負載。
優選地，舉例來說，低速觸發器530比高速觸發器510消耗更少數量級的能量並且比其佔用更少的晶片面積。這會導致比傳統的相位探測器成本更低的相位探測器。
此外，本領域技術人員知道每個觸發器包括諸如兩個鎖存器，其提供鎖存輸入數據信號所需的追蹤和保持功能。在傳統的設計中所有的觸發器鎖存器都是高速鎖存器。優選地，在圖5的實施例中，高速觸發器510的第二鎖存器為低速鎖存器。這樣，可使用一個高速鎖存器和三個低速鎖存器構造諸如圖5的電路。如上所述，與傳統的包括6個高速鎖存器的相位探測器(諸如圖4中所示出的相位探測器)相比，低速部件的使用可有效改進設備成本和性能。
在一個諸如圖2中的延遲鎖定環的應用中，高速信號可用於驅動相位探測器的第一輸入，低速信號可用於驅動相位旋轉器260。這樣，按照圖5的實施例構造的相位探測器可用在此DLL中以產生至少一個相位糾錯信號，其表示低速信號是超前還是滯後於高速信號。例如，相位糾錯信號採用圖6和圖7中示出的信號的形式。然後該相位糾錯信號驅動數字濾波器230，所述數字濾波器230按順序產生控制相位旋轉器260的數字控制信號。以這種方式，延遲鎖定環旋轉低速信號的相位以將低速信號的跳變沿與高速信號的跳變沿對齊。
圖8是圖5的高速觸發器510的一個實施例的簡化電路圖。觸發器510包括第一鎖存器710和第二鎖存器720。在本實施例中差分高速時鐘信號驅動第一鎖存器710中電晶體730的第一差分對的數據輸入。在本實施例中，低速差分時鐘信號分別驅動鎖存器710和720的時鐘差分電晶體對770和780。這樣，第一鎖存器710是高速鎖存器，而使用低速鎖存器實現第二鎖存器720。
如圖8所示，高速鎖存器710可結合電感負載L1和L2。如上所述，這些電感可用於去除觸發器輸入上的電容負載。在一些實施例中，當工作在10GHz時，可使用35fF的一般負載電容在CML中設計高速鎖存器710。
由於鎖存器720以低速工作，可在鎖存器720中消除電感負載，從而降低鎖存器720的大小。這樣，低速鎖存器的使用提供有效的成本和性能優點。
圖9是簡化時間表，其用圖表示出圖8的觸發器工作的示例。如時間表中所示出的，當低速時鐘為低電平並且超前於高速時鐘時，第一差分對730導通並且鎖存器710輸出高速差分時鐘信號(Q)。即，當低速時鐘為低電平時，輸出(Q)追隨(即追蹤)高速時鐘的狀態。在此情況下，第二鎖存器720的第一差分對截止，而第二差分對760導通。結果，第二鎖存器720保持(即維持)其先前的狀態。
當低速時鐘信號變為高電平時，差分對730截止，而第一鎖存器的第二差分對740導通，從而保持(即維持)高速時鐘信號先前的狀態。結果，第一鎖存器710的輸出(Q)保持低電平。
在此示例中，第二鎖存器720的第一差分對750導通，而第二差分對760截止。這使觸發器的輸出變為低電平。
當低速時鐘又變為低電平時，第一鎖存器710的輸出(Q)又追隨高速時鐘信號。然而，觸發器的輸出維持在低電平，直到低速時鐘不再超前於高速時鐘為止。
如上所述，當相位探測器產生指示低速時鐘超前於高速時鐘的相位糾錯信號時，延遲鎖定環將在低速時鐘上傳送附加延遲。這將持續直到低速時鐘最終滯後於高速時鐘為止。當其發生時，觸發器的輸出將變為高電平，這將使延遲鎖定環降低延遲。通過以這種方式連續調整延遲，延遲鎖定環有效地調整高速時鐘和低速時鐘的跳變沿。
應該理解上述時間表是簡化的而且並沒有示出一般系統中存在的所有延遲。例如，時間表中沒有示出觸發器的D-Q延遲。此外，在時間表中由諸如可用於為時鐘信號提供充足驅動的緩衝器傳送附加延遲。例如，可將一對串行連接的反相緩衝器插入到高速觸發器和低速觸發器之間的低速時鐘連接以提供更多的時鐘驅動。同樣，在一個實施例中可將附加轉換器插入到該低速時鐘連接中以提供差分低速時鐘信號。在一些CML的實施例中這些轉換器將以50ps傳送延遲。
圖10示出包括根據這裡所教授的內容所構造的相位探測器的高速接收器1000的一個實施例的一部分。接收器1000包括適用於降低接收數據中信道相關失真的決策反饋均衡器以及時鐘和數據恢復電路1020。決策反饋均衡器決策包括加法器1035、限幅器1060、重定時器(例如，觸發器)1070和乘法器1080。
時鐘和數據恢復電路1020與均衡器相連以從均衡數據1060(a)中產生提取時鐘信號1025。然後決策反饋均衡器決策的重定時器1070從均衡數據1060(a)產生恢復均衡數據，以響應提取時鐘信號1025。
高速接收器1000包括監控電路1005，其通過決策反饋均衡器的加法器1035追蹤軟決策數據輸出中的失真。監控電路1005從軟決策數據產生失真糾錯信號1005(a)，實時優化器1050使用該失真糾錯信號以調整時鐘和數據恢復電路1020的相位偏移信號以改進接收器1000的性能。
監控電路1005包括模擬-數字轉換器(ADC)1010，其將加法器1035輸出的模擬軟決策信號轉換為數位訊號1010(a)。在一個實施例中模擬-數字轉換器以相對低速率將模擬軟決策取樣，以響應低速ADC時鐘。ADC時鐘1015是由諸如穩定振蕩源(例如，晶體)產生的低頻信號。
在一個實施例中在此描述的延遲鎖定環1065用於使用提取時鐘信號1025的跳變沿調整低頻參考時鐘1045的跳變沿以產生ADC時鐘1015。通過這種方法，監控電路1005可與決策反饋均衡器同步。
數字限幅器1030和合併器1040配合從數位訊號1010(a)產生糾錯信號1040(a)。然後將糾錯信號1040(a)平方然後累加以產生和方糾錯信號1005(a)，將該和方糾錯信號發送到實時優化器1050。
圖11示出結合依據這裡教授的內容所構造的相位探測器的鎖相環(PLL)的實施例。例如，根據圖5的實施例所構造的相位探測器1105產生至少一個糾錯信號，其指示固定參考時鐘1120和由壓控振蕩器1115產生的反饋信號1115(a)間的相位差。在一個實施例中，參考時鐘1120是由一個穩定振蕩源(如晶體)產生的相對低頻信號。
與一些傳統的鎖相環相比較，在將反饋信號1115(a)反饋給相位探測器1105之前，不需要將其以頻率劃分。這是因為在此處所述的相位探測器能夠比較具有不同頻率的信號的相位。
充電泵1135產生電流信號，其幅度以相位探測器1105的輸出信號的幅度函數變化。然後環路濾波器1140通過充電泵1135過濾掉當前信號輸出的高頻部分並將過濾後的信號傳送到壓控振蕩器(VCO)1115以控制VCO 1115輸出的信號1115(a)的頻率。
雖然上面已經詳細描述並在說明書附圖中示出了某些示範性實施例，可以理解這些實施例僅僅是說明性的而並不限制具有更寬保護範圍的發明。因此可以認識到在不脫離具有更寬保護範圍的發明自身的保護範圍的條件下，可以對上述發明的圖示和其它的實施例作出不同的修改。考慮到上述因素，會理解本發明並不局限於所揭示的具體實施例或方案，而是想涵蓋權利要求書中定義的發明的保護範圍和宗旨中的任何改變、修正或修改。
權利要求
1.一種相位探測器，其特徵在於，包括第一觸發器，其包括與具有第一頻率的第一信號相連的數據輸入，以及與具有第二頻率的第二信號相連的時鐘輸入，其中第一頻率是第二頻率的倍數；以及第二觸發器包括與第一觸發器的輸出相連的數據輸入，以及與第二信號相連的時鐘輸入。
2.如權利要求1所述的相位探測器，其特徵在於所述第一觸發器包括高速觸發器。
3.如權利要求2所述的相位探測器，其特徵在於所述高速觸發器包括至少一個電感負載。
4.如權利要求2所述的相位探測器，其特徵在於所述第二觸發器包括低速觸發器。
5.一種相位探測器，其特徵在於，包括具有以第一時鐘頻率與第一時鐘信號相連的數據輸入以及以第二時鐘頻率與第二時鐘信號相連的時鐘輸入的高速觸發器，其中第一時鐘頻率是第二時鐘頻率的倍數並且其中高速觸發器包括一個高速鎖存器和一個低速鎖存器。
6.如權利要求5所述的相位探測器，其特徵在於所述高速觸發器包括至少一個電感負載。
7.一種探測多個信號相對相位的方法，其特徵在於，所述方法包括將具有第一頻率的第一信號提供給第一觸發器的數據輸入；使用具有第二頻率的第二信號記錄第一觸發器的時間，其中第一頻率是第二頻率的倍數；將第一觸發器的輸出提供給第二觸發器；使用第二信號記錄第二觸發器的時間；以及產生第二觸發器的至少一個輸出信號，以表示第一信號和第二信號之間的相位差。
8.如權利要求7所述的方法，其特徵在於所述至少一個輸出信號表示第二信號是否超前於第一信號，或者第二信號是否滯後於第一信號。
9.一種延遲鎖定環，其特徵在於，包括相位探測器，包括第一觸發器，其包括與具有第一頻率的第一信號相連的數據輸入、與具有第二頻率的第二信號相連的時鐘輸入以及至少一個輸出，其中第一頻率是第二頻率的倍數；以及第二觸發器，其包括與第一觸發器的至少一個輸出相連的數據輸入、與第二信號相連的時鐘輸入以及用於產生至少一個相位糾錯信號的至少一個輸出；連接以接收至少一個相位糾錯信號的數字濾波器，其產生至少一個濾波信號；以及連接以接收至少一個濾波信號以及第二信號的相位旋轉器，其根據至少一個濾波信號延遲第二信號。
10.一種鎖相環，其特徵在於，包括相位探測器，包括第一觸發器，其包括與具有第一頻率的第一信號相連的數據輸入、與具有第二頻率的第二信號相連的時鐘輸入以及至少一個輸出，其中第一頻率是第二頻率的倍數；以及第二觸發器，其包括與第一觸發器的至少一個輸出相連的數據輸入、與第二信號相連的時鐘輸入以及用於產生至少一個相位糾錯信號的至少一個輸出；連接以接收至少一個相位糾錯信號的充電泵，其產生至少一個電流信號；連接以接收至少一個電流信號的環路濾波器，其產生至少一個濾波信號；連接以接收至少一個濾波信號和第二信號的延遲電路，其根據至少一個濾波信號延遲第二信號。
全文摘要
一種相位探測器，包括具有以第一時鐘頻率與第一時鐘信號相連的數據輸入以及以第二時鐘頻率與第二時鐘信號相連的時鐘輸入的第一觸發器。第一時鐘信號頻率是第二時鐘信號頻率的倍數。相位探測器還包括具有與第一觸發器的輸出相連的數據輸入以及與第二時鐘信號相連的時鐘輸入的第二觸發器。
文檔編號H03D13/00GK1630198SQ20041010444
公開日2005年6月22日 申請日期2004年12月20日 優先權日2003年12月19日
發明者馬克·布林, 埃德華·弗蘭克, 納拜瑞簡·塞亞爵 申請人:美國博通公司