混頻器的製造方法
2023-04-25 05:55:36
混頻器的製造方法
【專利摘要】本發明公開了一種混頻器，包括射頻差分輸入電路，開關電路和連續型共模反饋電路，射頻差分輸入電路將差分射頻電壓信號轉化為兩路差分射頻電流信號後從開關電路的電流源輸入節點處輸入到開關電路中，形成一種摺疊式結構，能使電路在工作電源和地之間只需要堆疊3個電晶體，所以能夠降低工作電源電壓，實現了低電源電壓的工作條件，適用於先進工藝條件下對電源電壓的工作越來越低的要求。開關電路的輸出信號和連續型共模反饋電路相連，連續型共模反饋電路提供共模反饋電壓信號作為開關電路的電流源的控制電壓，能對開關電路的輸出中共模信號進行連續抑制，使開關電路的輸出工作點穩定。
【專利說明】混頻器【技術領域】
[0001]本發明涉及一種半導體集成電路，特別是涉及一種混頻器。
【背景技術】
[0002]無線收發機射頻(RF)前端在本質上主要完成頻率變換的功能，接收機射頻前端將接收到的射頻信號轉換成基帶信號，而發射機射頻前端將要發射的基帶信號轉換成射頻信號，頻率轉換功能由混頻器完成。混頻器是射頻前端電路中的重要模塊，它一種非線性電路，依靠電路本身的非線性來完成頻率轉換功能。混頻器把一個接收到的RF信號變換成一個較低的頻率，稱為中頻(IF)。可見乘法產生了在輸入信號的頻率和處與頻率差處的輸出信號，它們的幅值正比於RF和本振信號(LO)幅值的乘積。因此，如果LO幅值不變，那麼在RF信號中任何幅值調製都傳遞給了 IF信號。
[0003]現有經典的混頻器結構主要包括:平方律電路、線性區MOSFET混頻器、開關混頻電路、場效應管開關混頻電路、電流開關混頻器等。
[0004]其中，線性區MOSFET混頻器包括:雙柵MOSFET混頻器、平衡的線性MOSFET混頻器；開關混頻電路包括:理想開關混頻電路、二極體環形混頻電路；場效應管開關混頻電路包括:單個MOS開關混頻電路、單平衡MOS開關混頻電路、雙平衡MOS開關混頻電路；電流開關混頻器包括=BJT單平衡混頻器、MOS單平衡混頻器、雙極型雙平衡混頻器即吉爾伯特(Gilbert)混頻器。然而，平方律電路的混頻效率不高，並且RF到IF和LO到IF的隔離很差。雙柵MOSFET混頻器埠之間隔離度不好；平衡的線性MOSFET混頻器可以達到極高的線性度，但是噪聲係數也很高，而且不適合於低電壓電路。
[0005]對於理想開關混頻電路，如果開關是理想的，那麼這個混頻電路雖然引入了損耗，但它本身不產生噪聲，具有理想的線性度，埠之間相互隔離，有用中頻在輸出信號中佔較大比例(效率高)，沒有直流功耗；二極體環形混頻電路在元件匹配的情況下，各埠之間可獲得良好的隔離，因為在總電流中沒有RF和LO信號，而由於二極體的非線性，各二極體特性的匹配是一個較為困難的問題，再加上變壓器的中心抽頭不對稱，因此各埠之間的隔離是不理想的，存在著信號的饋通。單個MOS開關混頻電路由於實際MOS開關並不是理想的，本振信號加在MOS管的柵極，其源極和漏極都會出現本振信號；單個平衡MOS開關混頻電路與單個開關混頻電路相比，輸出電壓中已不再有RF成分，LO到RF的饋通也由於LO的差分特性而有所改善，但LO到IF的饋通仍然存在；雙平衡MOS開關混頻電路則解決了單個混頻開關混頻器存在的LO到IF的饋通。BJT單平衡混頻器RF到IF的隔離較好，同時具有較好的LO到RF的隔離，但LO信號出現在IF中，因此LO到IF的隔離較差；M0S單平衡混頻器與雙極型單平衡混頻器類似，只是將雙極型電晶體換成了 MOS電晶體，對LO信號的幅度要求很大。
[0006]雙極型雙平 衡混頻器(Gilbert乘法器)擁有較好的LO-RF、RF-1F、LO-1F埠隔離，因此在設計中常採用此結構。圖1是現有雙極型雙平衡混頻器的電路圖Gilbert乘法器包括:[0007]由NMOS管101和NMOS管102組成的射頻差分輸入電路，NMOS管101和NMOS管102的源極連接在一起並和由NMOS管103組成的電流源連接在一起。NMOS管101和NMOS管102的柵極分別連接一個差分射頻電壓信號RFP或RFN。NMOS管103的源極接地，柵極接偏置電壓Vbiasn。射頻差分輸入電路分別在NMOS管101和NMOS管102的漏極產生包含射頻電壓信號RFP或RFN的頻率的射頻電流信號。
[0008]由NMOS管104、NM0S管105、NM0S管106和NMOS管107組成的開關電路，NMOS管104和NMOS管105的源極都和NMOS管101的漏極相連，NMOS管106和NMOS管107的源極都和NMOS管102的漏極相連，NMOS管104和NMOS管107的柵極都接一個差分本振信號LOPjNMOS管105和NMOS管106的柵極都接另一個差分本振信號LON。NMOS管104和NMOS管106的漏極相連並作為一個差分中頻信號IFP的輸出端，NMOS管105和NMOS管107的漏極相連並作為另一個差分中頻信號IFN的輸出端。NMOS管104和NMOS管106的漏極和電源之間還連接有負載，NMOS管105和NMOS管107的漏極和電源之間還連接有負載(未示出)。差分中頻信號的頻率為差分本振信號和差分射頻電壓信號的頻率差。
[0009]由圖1可知，射頻差分輸入電路和開關電路之間是呈堆疊關係，在工作電源和地之間至少要堆疊4個電晶體，所以工作電壓較大。但是由於半導體技術不斷地採用更先進的工藝，電源電壓也同樣在下降，對於採用傳統結構的雙平衡混頻器電路來說不能滿足越來越低的電壓要求，所以現有雙平衡混頻器不能適用於目前先進的低電源電壓的設計。
【發明內容】
[0010]本發明所要解決的技術問題是提供一種混頻器，能降低混頻器的工作電壓，適用於先進工藝條件下的低電源電壓的工作要求。
[0011]為解決上述技術問題，本發明提供的混頻器包括:
[0012]射頻差分輸入電路，該射頻差分輸入電路的兩個輸入端連接兩個差分射頻電壓信號，所述射頻差分輸入電路的輸出端輸出和所述差分射頻電壓信號頻率相同的兩路差分射頻電流信號。
[0013]開關電路，所述開關電路包括兩個對稱的開關支路，兩個所述開關支路的差分輸入端都連接兩個差分本振信號，兩個所述開關支路分別連接一電流源，兩個所述開關支路的電流源為對稱結構且連接有相同的共模反饋電壓，由該共模反饋電壓控制兩個所述開關支路的電流源的大小；兩個所述差分射頻電流信號分別連接到兩個所述開關支路的電流源接入點；兩個所述開關支路的輸出端都分別連接一負載，兩個所述開關支路的輸出端一起輸出一對差分中頻電壓信號，所述差分中頻電壓信號的頻率為所述差分射頻電壓信號和所述差分本振信號的頻率差。
[0014]連續型共模反饋電路，該連續型共模反饋電路的輸入端連接兩個所述差分中頻電壓信號，將所述差分中頻電壓信號和一參考信號進行比較輸出所述共模反饋電壓到所述開關電路的電流源中。
[0015]進一步的改進是，所述射頻差分輸入電路包括第一 NMOS管和第二 NMOS管，所述第一 NMOS管和所述第二 NMOS管的源極相連接，所述第一 NMOS管和所述第二 NMOS管的柵極分別連接一個所述差分射頻電壓信號，所述第一 NMOS管和所述第二 NMOS管的漏極分別輸出一個所述差分射頻電流信號；所述射頻差分輸入電路還包括第三NMOS管，所述第三NMOS管組成所述射頻差分輸入電路的電流源，所述第三NMOS管的漏極連接所述第一 NMOS管的源極，所述第三NMOS管的源極接地，所述第三NMOS管的柵極接偏置電壓。
[0016]進一步的改進是，所述開關電路包括第一 PMOS管、第二 PMOS管、第三PMOS管和第四PMOS管，所述第一 PMOS管和所述第二 PMOS管的源極連接組成第一開關支路，所述第三PMOS管和所述第四PMOS管的源極連接組成第二開關支路，所述第二 PMOS管和所述第三PMOS管的柵極都連接相同的一個所述差分本振信號，所述第一 PMOS管和所述第四PMOS管的柵極都連接相同的另一個所述差分本振信號；所述第一 PMOS管和所述第三PMOS管的漏極連接在一起並輸出一個所述差分中頻電壓信號，所述第二 PMOS管和所述第四PMOS管的漏極連接在一起並輸出另一個所述差分中頻電壓信號。
[0017]所述開關電路還包括第五PMOS管和第六PMOS管，由所述第五PMOS管組成所述第一開關支路的電流源，由所述第六PMOS管組成所述第二開關支路的電流源，所述第五PMOS管和所述第六PMOS管的源極都和正電源相連，所述第五PMOS管和所述第六PMOS管的柵極都和所述共模反饋電壓相連，所述第五PMOS管的漏極、所述第一 NMOS管的漏極和所述第一PMOS管的源極連接在一起，所述第六PMOS管的漏極、所述第二 NMOS管的漏極和所述第三PMOS管的源極連接在一起。
[0018]所述開關電路還包括第四NMOS管和第五NMOS管，所述第四NMOS管為所述第一開關支路的負載、所述第五NMOS管為所述第二開關支路的負載，所述第四NMOS管的漏極連接所述第一 PMOS管的漏極，所述第五NMOS管的漏極連接所述第四PMOS管的漏極，所述第四NMOS管和所述第五NMOS管的源極都接地，所述第四NMOS管和所述第五NMOS管的柵極都接所述偏置電壓。 [0019]進一步的改進是，所述連續型共模反饋電路包括第六NMOS管、第七NMOS管、第八NMOS管和第九NMOS管，所述第六NMOS管和所述第七NMOS管的源極相連組成第一差分比較電路，所述第八NMOS管和所述第九NMOS管的源極相連組成第二差分比較電路，所述第六NMOS管和所述第九NMOS管的漏極相連，所述第七NMOS管和所述第八NMOS管的漏極相連，所述第七NMOS管和所述第八NMOS管的柵極都連接所述參考信號，所述第六NMOS管的柵極連接一個所述差分中頻電壓信號，所述第九NMOS管的柵極連接另一個所述差分中頻電壓信號。
[0020]所述連續型共模反饋電路還包括第十NMOS管和第十一 NMOS管，所述第十NMOS管作為所述第一差分比較電路的電流源，所述第十一 NMOS管作為所述第二差分比較電路的電流源，所述第十NMOS管的漏極連接所述第六NMOS管的源極，所述第十一 NMOS管的漏極連接所述第八NMOS管的源極，所述第十NMOS管和所述第十一 NMOS管的源極都接地，所述第十NMOS管和所述第十一 NMOS管的柵極都接所述偏置電壓。
[0021]所述連續型共模反饋電路還包括第七PMOS管和第八PMOS管，所述第七PMOS管和所述第八PMOS管的源極都連接正電源，所述第七PMOS管柵極和漏極、所述第八PMOS管的柵極和所述第六NMOS管的漏極連接在一起，所述第八PMOS管的漏極連接所述第八NMOS管的漏極，且所述第八NMOS管的漏極為所述共模反饋電壓的輸出端。
[0022]本發明的射頻差分輸入電路將差分射頻電壓信號轉化為兩路差分射頻電流信號後從開關電路的電流源輸入節點處輸入到開關電路中，形成一種摺疊式結構，能使電路在工作電源和地之間只需要堆疊3個電晶體，所以能夠降低工作電源電壓，實現了低電源電壓的工作條件，適用於先進工藝條件下對電源電壓的工作越來越低的要求。本發明的開關電路的輸出信號和連續型共模反饋電路相連，連續型共模反饋電路提供共模反饋電壓信號作為開關電路的電流源的控制電壓，能對開關電路的輸出中共模信號進行連續抑制，使開關電路的輸出工作點穩定。
【專利附圖】
【附圖說明】
[0023]下面結合附圖和【具體實施方式】對本發明作進一步詳細的說明:
[0024]圖1是現有雙極型雙平衡混頻器的電路圖；
[0025]圖2是本發明較佳實施例混頻器的電路圖。
【具體實施方式】
[0026]本發明實施例混頻器包括:
[0027]射頻差分輸入電路，該射頻差分輸入電路的兩個輸入端連接兩個差分射頻電壓信號，所述射頻差分輸入電路的輸出端輸出和所述差分射頻電壓信號頻率相同的兩路差分射頻電流信號。
[0028]開關電路，所述開關電路包括兩個對稱的開關支路，兩個所述開關支路的差分輸入端都連接兩個差分本振信號，兩個所述開關支路分別連接一電流源，兩個所述開關支路的電流源為對稱結構且連接有相同的共模反饋電壓，由該共模反饋電壓控制兩個所述開關支路的電流源的大小；兩個所述差分射頻電流信號分別連接到兩個所述開關支路的電流源接入點；兩個所述開關支路的輸出端都分別連接一負載，兩個所述開關支路的輸出端一起輸出一對差分中頻電壓信號，所述差分中頻電壓信號的頻率為所述差分射頻電壓信號和所述差分本振信號的頻率差。
[0029]連續型共模反饋電路，該連續型共模反饋電路的輸入端連接兩個所述差分中頻電壓信號，將所述差分中頻電壓信號和一參考信號進行比較輸出所述共模反饋電壓到所述開關電路的電流源中。
[0030]如圖2所示，是本發明較佳實施例混頻器的電路圖。本發明較佳實施例混頻器包括:射頻差分輸入電路、開關電路和連續型共模反饋電路。
[0031]所述射頻差分輸入電路包括第一 NMOS管麗I和第二 NMOS管麗2，所述第一 NMOS管麗I和所述第二 NMOS管麗2的源極相連接，所述第一 NMOS管麗I的柵極分別連接一個所述差分射頻電壓信號RFP，所述第二 NMOS管MN2的柵極連接一個所述差分射頻電壓信號RFN。所述第一 NMOS管MNl和所述第二 NMOS管MN2的漏極分別輸出一個所述差分射頻電流信號；所述射頻差分輸入電路還包括第三NMOS管MN3，所述第三NMOS管MN3組成所述射頻差分輸入電路的電流源，所述第三NMOS管麗3的漏極連接所述第一 NMOS管麗I的源極，所述第三NMOS管MN3的源極接地AGND，所述第三NMOS管MN3的柵極接偏置電壓。
[0032]所述開關電路包括第一 PMOS管MPl、第二 PMOS管MP2、第三PMOS管MP3和第四PMOS管MP4，所述第一 PMOS管MPl和所述第二 PMOS管MP2的源極連接組成第一開關支路，所述第三PMOS管MP3和所述第四PMOS管MP4的源極連接組成第二開關支路，所述第二 PMOS管MP2和所述第三PMOS管MP3的柵極都連接相同的一個所述差分本振信號L0N，所述第一PMOS管MPl和所述第四PMOS管MP4的柵極都連接相同的另一個所述差分本振信號LOP ;所述第一 PMOS管MPl和所述第三PMOS管MP3的漏極連接在一起並輸出一個所述差分中頻電壓信號IFP，所述第二 PMOS管MP2和所述第四PMOS管MP4的漏極連接在一起並輸出另一個所述差分中頻電壓信號IFN。
[0033]所述開關電路還包括第五PMOS管MP5和第六PMOS管MP6，由所述第五PMOS管MP5組成所述第一開關支路的電流源，由所述第六PMOS管MP6組成所述第二開關支路的電流源，所述第五PMOS管MP5和所述第六PMOS管MP6的源極都和正電源AVDD相連，所述第五PMOS管MP5和所述第六PMOS管MP6的柵極都和所述共模反饋電壓Vcmfb相連，所述第五PMOS管MP5的漏極、所述第一 NMOS管MNl的漏極和所述第一 PMOS管MPl的源極連接在一起，所述第六PMOS管MP6的漏極、所述第二 NMOS管MN2的漏極和所述第三PMOS管MP3的源極連接在一起。
[0034]所述開關電路還包括第四NMOS管MN4和第五NMOS管MN5，所述第四NMOS管MN4為所述第一開關支路的負載、所述第五NMOS管MN5為所述第二開關支路的負載，所述第四NMOS管MN4的漏極連接所述第一 PMOS管MPl的漏極，所述第五NMOS管MN5的漏極連接所述第四PMOS管MP4的漏極，所述第四NMOS管MN4和所述第五NMOS管MN5的源極都接地AGND,所述第四NMOS管MN4和所述第五NMOS管MN5的柵極都接所述偏置電壓。
[0035]所述連續型共模反饋電路包括第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8和第九NMOS管MN9，所述第六NMOS管MN6和所述第七NMOS管MN7的源極相連組成第一差分比較電路，所述第八NMOS管MN8和所述第九NMOS管MN9的源極相連組成第二差分比較電路，所述第六NMOS管MN6和所述第九NMOS管MN9的漏極相連，所述第七NMOS管MN7和所述第八NMOS管MN8的漏極相連，所述第七NMOS管MN7和所述第八NMOS管MN8的柵極都連接參考信號Vref，所述第六NMOS管MN6的柵極連接一個所述差分中頻電壓信號IFP，所述第九NMOS管MN9的柵極連 接另一個所述差分中頻電壓信號IFN。
[0036]所述連續型共模反饋電路還包括第十NMOS管麗10和第十一 NMOS管MNl I，所述第十NMOS管麗10作為所述第一差分比較電路的電流源，所述第十一 NMOS管麗11作為所述第二差分比較電路的電流源，所述第十NMOS管麗10的漏極連接所述第六NMOS管MN6的源極，所述第十一 NMOS管MNll的漏極連接所述第八NMOS管MN8的源極，所述第十NMOS管MNlO和所述第十一 NMOS管MNll的源極都接地AGND，所述第十NMOS管MNlO和所述第十一NMOS管麗11的柵極都接所述偏置電壓。
[0037]所述連續型共模反饋電路還包括第七PMOS管MP7和第八PMOS管MP8，所述第七PMOS管MP7和所述第八PMOS管MP8的源極都連接正電源AVDD，所述第七PMOS管MP7柵極和漏極、所述第八PMOS管MP8的柵極和所述第六NMOS管MN6的漏極連接在一起，所述第八PMOS管MP8的漏極連接所述第八NMOS管MN8的漏極，且所述第八NMOS管MN8的漏極為所述共模反饋電壓Vcmfb的輸出端。
[0038]所述混頻器包括一電流源Ibias，電流源Ibias，通過第十二 NMOS管麗12和地AGND相連，所述第三NMOS管MN3、所述第四NMOS管MN4、所述第五NMOS管MN5、所述第十NMOS管MN10、所述第十一 NMOS管MNll的柵極都和所述第十二 NMOS管MN12的柵極相連，並都形成電流源Ibias的鏡像電流。
[0039]以上通過具體實施例對本發明進行了詳細的說明，但這些並非構成對本發明的限制。在不脫離本發明原理的情況下，本領域的技術人員還可做出許多變形和改進，這些也應視為本發明的保護範圍。
【權利要求】
1.一種混頻器，其特徵在於，包括: 射頻差分輸入電路，該射頻差分輸入電路的兩個輸入端連接兩個差分射頻電壓信號，所述射頻差分輸入電路的輸出端輸出和所述差分射頻電壓信號頻率相同的兩路差分射頻電流信號； 開關電路，所述開關電路包括兩個對稱的開關支路，兩個所述開關支路的差分輸入端都連接兩個差分本振信號，兩個所述開關支路分別連接一電流源，兩個所述開關支路的電流源為對稱結構且連接有相同的共模反饋電壓，由該共模反饋電壓控制兩個所述開關支路的電流源的大小；兩個所述差分射頻電流信號分別連接到兩個所述開關支路的電流源接入點；兩個所述開關支路的輸出端都分別連接一負載，兩個所述開關支路的輸出端一起輸出一對差分中頻電壓信號，所述差分中頻電壓信號的頻率為所述差分射頻電壓信號和所述差分本振信號的頻率差； 連續型共模反饋電路，該連續型共模反饋電路的輸入端連接兩個所述差分中頻電壓信號，將所述差分中頻電壓信號和一參考信號進行比較輸出所述共模反饋電壓到所述開關電路的電流源中。
2.如權利要求1所述混頻器，其特徵在於:所述射頻差分輸入電路包括第一NMOS管和第二 NMOS管，所述第一 NMOS管和所述第二 NMOS管的源極相連接，所述第一 NMOS管和所述第二 NMOS管的柵極分別連接一個所述差分射頻電壓信號，所述第一 NMOS管和所述第二NMOS管的漏極分別輸出一個所述差分射頻電流信號； 所述射頻差分輸入電路還包括第三NMOS管，所述第三NMOS管組成所述射頻差分輸入電路的電流源，所述第三NMOS管的漏極連接所述第一 NMOS管的源極，所述第三NMOS管的源極接地，所述第三NMOS管的柵極接偏置電壓。
3.如權利要求2所述混頻器，其特徵在於:所述開關電路包括第一PMOS管、第二 PMOS管、第三PMOS管和第四PMOS管，所述第一 PMOS管和所述第二 PMOS管的源極連接組成第一開關支路，所述第三PMOS管和所述第四PMOS管的源極連接組成第二開關支路，所述第二PMOS管和所述第三PMOS管的柵極都連接相同的一個所述差分本振信號，所述第一 PMOS管和所述第四PMOS管的柵極都連接相同的另一個所述差分本振信號；所述第一 PMOS管和所述第三PMOS管的漏極連接在一起並輸出一個所述差分中頻電壓信號，所述第二 PMOS管和所述第四PMOS管的漏極連接在一起並輸出另一個所述差分中頻電壓信號； 所述開關電路還包括第五PMOS管和第六PMOS管，由所述第五PMOS管組成所述第一開關支路的電流源，由所述第六PMOS管組成所述第二開關支路的電流源，所述第五PMOS管和所述第六PMOS管的源極都和正電源相連，所述第五PMOS管和所述第六PMOS管的柵極都和所述共模反饋電壓相連，所述第五PMOS管的漏極、所述第一 NMOS管的漏極和所述第一 PMOS管的源極連接在一起，所述第六PMOS管的漏極、所述第二 NMOS管的漏極和所述第三PMOS管的源極連接在一起； 所述開關電路還包括第四NMOS管和第五NMOS管，所述第四NMOS管為所述第一開關支路的負載、所述第五NMOS管為所述第二開關支路的負載，所述第四NMOS管的漏極連接所述第一 PMOS管的漏極，所述第五NMOS管的漏極連接所述第四PMOS管的漏極，所述第四NMOS管和所述第五NMOS管的源極都接地，所述第四NM OS管和所述第五NMOS管的柵極都接所述偏置電壓。
4.如權利要求2或3所述混頻器，其特徵在於:所述連續型共模反饋電路包括第六NMOS管、第七NMOS管、第八NMOS管和第九NMOS管，所述第六NMOS管和所述第七NMOS管的源極相連組成第一差分比較電路，所述第八NMOS管和所述第九NMOS管的源極相連組成第二差分比較電路，所述第六NMOS管和所述第九NMOS管的漏極相連，所述第七NMOS管和所述第八NMOS管的漏極相連，所述第七NMOS管和所述第八NMOS管的柵極都連接所述參考信號，所述第六NMOS管的柵極連接一個所述差分中頻電壓信號，所述第九NMOS管的柵極連接另一個所述差分中頻電壓信號； 所述連續型共模反饋電路還包括第十NMOS管和第十一 NMOS管，所述第十NMOS管作為所述第一差分比較電路的電流源，所述第十一 NMOS管作為所述第二差分比較電路的電流源，所述第十NMOS管的漏極連接所述第六NMOS管的源極，所述第十一 NMOS管的漏極連接所述第八NMOS管的源極，所述第十NMOS管和所述第十一 NMOS管的源極都接地，所述第十NMOS管和所述第十一 NMOS管的柵極都接所述偏置電壓； 所述連續型共模反饋電路還包括第七PMOS管和第八PMOS管，所述第七PMOS管和所述第八PMOS管的源極都連接正電源，所述第七PMOS管柵極和漏極、所述第八PMOS管的柵極和所述第六NMOS管的漏極連接在一起，所述第八PMOS管的漏極連接所述第八NMOS管的漏極，且所述第八NMOS管的漏 極為所述共模反饋電壓的輸出端。
【文檔編號】H03D7/16GK103812449SQ201210458616
【公開日】2014年5月21日 申請日期:2012年11月15日 優先權日:2012年11月15日
【發明者】朱紅衛, 唐敏, 劉國軍 申請人:上海華虹宏力半導體製造有限公司