用於非易失性存儲器的升壓器的製作方法
2023-04-24 21:02:11 6
專利名稱：用於非易失性存儲器的升壓器的製作方法
技術領域：
當前發明通常與集成電路半導體設備相關，並且，更具體的說，是與高電壓開關有關。
背景技術：
在一個集成電路裡，通常需要一個電路提供一個來自於電壓源的電壓給輸出端來響應一個輸入信號。一個例子是在非易失性存儲器中的一個字線選擇電路。在這樣的電路中，在設備對設備邏輯電平，將一個相對較高的編程電壓提供給一個字線以響應一個輸入信號。例如，用於「或非」類型的還算比較特殊的值中，在一個字線中提供8-10V的電壓來響應一個從地到「高」值電壓在3-5V範圍的輸入。為了提高電路的運行性能，重要的就是在字線上的電壓能夠響應輸入的電壓升高迅速地達到它的最高值。
該類型的開關存在很多設計。許多普通的設計利用一個NMOS電晶體和一個局部充電泵來升高用於開啟電晶體並將高電壓從電壓源傳到輸出端的柵極電壓值。由於NMOS電晶體體偏置和充電泵的斜線速度，這些開關通常需要相對較長的時間來達到通過飽和高電壓所需的通過電壓級。這些問題由於對更高編程電壓的需求和設備只能提供較低電壓的情況兩者結合起來而變得更加嚴重，因為這兩者結合起來使由充電泵中的NMOS電晶體的體效應引起的泵出能夠有效和及時變得困難。
發明內容
當前發明申請在設計中採用一種升壓帶的方法來提高開關的運行性能，這種方法對於在較低電壓的設計中提供高電壓有顯著的效果。該發明將一個原生性NMOS電晶體，一個PMOS電晶體，一個電容串聯在高壓電壓源和輸出端之間。在第一實施例中，一個原生性NMOS電晶體被連接在電壓源和第一節點間，一個PMOS設備被連接在第一節點和第二節點間，一個電容被連接在第二節點和輸出端。輸入信號通過一個內置的NMOS提供給原生性NMOS設備的柵極和電容的輸出端，通過提供給電容和PMOS間節點的經過延時的輸入以相反的形式提供給PMOS的柵極。
對升高的輸入信號產生響應時，該延時實現了一種對電容進行預充電和部分打開了原生性NMOS設備的初始化過程。經過該延時後，PMOS被打開，並且原生性NMOS由於通過電容將其柵極升壓而被更大程度的打開，從而允許來自電壓源的電壓對輸出端進行升壓。用於電容預先充電的延時的應用使輸出端能夠被預先充電到接近飽和高的邏輯電壓。在升壓階段，由於預先定義的升壓比例，輸出端電壓被升高到高於高壓電源的值。這種高於高壓電源的電壓能夠更好的迅速的達到體偏置的原生性NMOS電晶體的門限電壓。
在第一實施例中，非延時輸入被用於原生性NMOS的柵極，延時輸入被用於PMOS間的節點。在這些第一種的實施例的一個變化實例中，輸入端通過第二原生性NMOS設備被用於原生性NMOS設備的柵極和電容的輸出端，第二原生性NMOS設備的柵極被連接在一起採用一種反相的延時的形式來接收輸入。第二原生性NMOS設備的使用能夠更好的超速，因為在初始化階段，第二原生性NMOS設備門限電壓會將一個更高的電壓提供給第一個NMOS的柵極。
一個更加具有示範性的實施例從原生性NMOS和PMOS間的節點添加了一個附加通路給輸出端，並且除了輸入信號外還用了一個激活信號。當輸入信號被確認時，該激活信號是輸入信號的一個經過延時的拷貝；當輸入信號被否定時，該激活信號與輸入信號相同。在初始化階段，當輸入信號升高而激活信號仍然低，該附加通路被用來在出世化階段在原生性NMOS的柵極和漏級間進行平衡，而在其它階段被切斷。在該實施例的一個更深層的方面中，不是將輸入應用於PMOS電晶體的柵極，而是把柵極通過二極體與晶片電壓電源連接起來，它的電平可以通過漏-源接口和它的槽間的耦合來進行調整。在這兩種實施例和其它實施例中，PMOS被設計用來通過它的氧化層來承受高電壓值。
此外，當前發明的特點和優點被包含在下述的特殊的具有代表性的實施例中，以下的描述應該與對應的圖例結合表述。
圖1示出了一個採用原生性NMOS和PMOS來為一個電晶體的柵極提供高電壓的開關。
圖2示出了電壓源和輸出端之間的當前發明的元件。
圖3是一個當前發明的第一實施例。
圖4是當前發明的第二實施例。
圖5示出了當前發明的第二實施例的選定的響應。
圖6是圖5的放大的細節。
圖7示出了當前發明的第二實施例的取消選定的響應。
圖8是圖7的放大的細節。
圖9是當前發明的第三實施例。
圖10示出了當前發明的第三實施例的選定的響應。
具體實施例方式
圖1示出了另一種早期設計，該設計克服了很多在背景章節表述到的困難。開關100提供了一個來自於電壓源VP的電壓來響應一個輸入信號Vin，在該情況下，該輸入信號加在一個為一個字線WL143提供電壓VP的電晶體141的柵極上。開關通過串聯在一起的一個原生性NMOS電晶體103和PMOS電晶體105提供電壓VP給輸出端。PMOS電晶體105的柵極通過一個倒相器107與輸入Vin連接起來。一個柵極連接Vdd的電晶體109被連接在輸入電壓Vin和輸出節點Z之間，輸出節點Z同樣與NMOS103的柵極相連。
在一個諸如字線選定的電路的應用中，VP是通過電壓，很多情況下具有20V的電壓值，或者在NMOS存儲器結構的情況下會有更高的電壓值。在下面的例子中採用了VP＝24V。在一個低電壓電路中，Vin的「低」值會取地端電壓值，「高」值Vdd採用2V或者更小的值，例如1.6V。採用這裡描述的高電壓開關的非易失性存儲器的例子在2001年6月21日提出申請的，題目為「用來降低在多重數據狀態下運作的非易失性存儲器的存儲元件間的耦合效應的運行技術」的專利號為09/893,277的美國專利中及其中的參考文獻中被給出，所有這些在此被本申請所組合。
為了能夠了解圖1中電路的功能，假設它從輸入開始運作，該輸入的電壓低，Vin＝0V，例如當字線143被取消選定並且開關100在備用模式的情況下。PMOS的門限電壓值可以取-1V。由於倒相器107，PMOS107的柵極被維持在高電壓Vdd，PMOS隨之被截止。NMOS103的柵極電壓為0V，並隨之被截止。由於NMOS103是一個原生性設備，它有一個負閾值，例如-0.8V，節點X的電壓為大於0.8V。節點Z為地，電晶體141被截止。因此字線143被與電壓源斷開。
當Vin從地電壓開始向Vdd＝1.6V上升時，如果電晶體109被設定為有一個0.8V的門限電壓，Vz被充電到0.8V，NMOS103會開始開啟。在PMOS105的柵極上的電壓會下降到0V，同時它會開啟。隨之，節點X處的電壓會從0.8V變到1.6V。節點Z處的電壓和NMOS103柵極處的電壓會相應升高直到它的電壓達到VP。原生性NMOS103被選定，從而它的門限電壓低於0V，甚至受到高值電壓VP造成體偏置的影響。當Vin＝Vdd時，由於電晶體109的柵極處的電壓維持在Vdd，電晶體109被二極體連接起來，沒有電荷會從節點Z通過NMOS109洩漏出。
隨後電壓Vz＝VP被提供給電晶體141的控制柵極，高電壓被提供給字線WL143。然而編程電壓的飽和值沒有被通過。當一個諸如VP≈24V的電壓被加在柵極上，通閘Vth的通過門限電壓，這裡可以設為0.8V，可能由於體偏移增加到某一程度如2V。隨後，字線會接收到一個VP-Vth≈22V的電壓，或者其它小於飽和編程電壓的電壓。因此，如果VWL是字線WL143上所要求的電壓值，通過電壓VP必須被升高到VP＝VWL+Vth(VWL)。
圖1所示的電路通過在設備中採用一小塊區域在背景章節中所描述的現有技術上進行了提高。如上面所說明的，為了要給WL143提供一個電壓VWL，就需要一個更高的電壓VP＝VWL+Vth(VWL)被作用於141的通閘上，這個附加的高壓為系統增加了壓力。此外，很難精確的確定需要由充電泵提供的精確電壓，這是因為由於體偏置，電晶體的門限電壓對字線上的電壓的依賴是非線性的。
圖1所示的電路中能夠提高其功能的另一個區域是在於它響應輸入，將輸出電壓從地端電壓升到一個高值VP的速度。當節點Z的電壓上升時，原生性設備103的柵極的電壓升高，並且柵極上的電壓升的更高。此外，由於體偏置，電晶體103的門限電壓開始上升，從而Vz的增長速度開始顯著的降低，在上面產生了一個很長的拖尾區域，比如，將15V作為它無症狀地接近一個24V的電壓VP。對於圖1所示的電路中的特殊值元件值，這可能造成花費幾個微秒來達到將飽和通過電壓加在字線選定電晶體的柵極上。一個下面論述的，圖3，4和9中所示的實施例可以用更高的速度來達到通過電壓。
當前發明通過採用一個附加的電容來提高了圖1所示設備的速度，該電容被與電晶體103和105一起串聯在輸出端和電壓源並且在輸出端進行預充電。在通閘141柵極上的電壓也同時增加。這些電荷會在圖2中談到，圖2示出了在電壓源和輸出端間的連同各個輸出和節點的電路元件。
圖2示出了一個連接在電壓源VP和一個節點X的原生性NMOS電晶體203，它的一個柵極同時連接在節點Z上。在節點X和在節點Z的輸出端連接了PMOS電晶體205，其柵極上的輸入設定為b。電容211被添加在節點Z上的輸出端和PMOS電晶體205的下方的節點Y之間。同時顯示輸出連接在電晶體241的柵極為一個字線WL243提供一個編程電壓。
當前發明不同於圖1所示的實施例的是採用對電容下電極進行預充電的方法對電路進行初始化。它通過延時PMOS205的柵極和節點Y端的輸入來實現，節點Y現在通過引入一個電容211與節點Z分隔開。出世化是通過將節點Z充電到Vdd，同時將節點Y電壓維持在0V來實現的。通過附加的對電容進行預充電，一個高於電壓源電壓的電壓能夠被用來克服通閘的體偏置。
儘管特殊的實例在圖3，4和9的實施例中被示出，在圖2中，對節點Z和節點Y的出世化電路沒有被示出。這些電路在通過將節點Z預充電到電壓Vdd，同時節點Y電壓保持在0V而進行升壓之前初始化電容211。在升壓過程中，節點Z維持浮動，而節點Y通過PMOS205進行充電。
更詳細地說，在Vin＝低(0V)同時字線WL243被取消選定時的備用模式中，輸出節點Z的電壓和電晶體203的柵極上的電壓也是低，Vz＝0V。輸入以反相的形式提供給PMOS205，因此Vb＝Vdd。在節點X的電壓由門限電壓設定，例如，-0.8V，原生性NMOS203，Vx≈-Vth，203≈0.8V。在所有都給出的情況下，原生性電晶體203和PMOS205都被截止。
當輸入信號升高時，Vin＝Vdd和躍遷/初始化過程開始。輸入被提供給節點Z，因此Vz≈Vdd。(就如同與圖3，4相關的敘述中，這些電壓值會與Vdd不同，因為這些值通過在圖3中採用的一個電晶體，NMOS電晶體203和在圖4中採用的原生性NMOS421被提供。)隨之，NMOS203開始少許開啟。這就在節點X上加了Vx≈Vdd+(-Vth)≈Vdd+0.8V的電壓。由於PMOS205的柵極上的延時和節點Y被延時，這兩處分別維持在Vb≈～Vdd和VY＝0V。
一旦系統被初始化，它就通過給b提供以反相形式的輸入而被完全激活，因此Vb＝0V，PMOS會開啟。在圖1中，因為節點X和節點Y處的電壓值會上升到電壓源的值，Vx＝VY＝VP，因此在節點Z的輸出也與之相同。然而，由於初始化，在一個升壓帶影響的躍遷中，該躍遷會通過將節點Z進行充電而發生的更加迅速。如以下與圖4相聯繫的敘述，通過將節點Z通過電晶體421預充電到Vdd，輸出端的這些電壓值能被升到高於VP，Vdd＜Vz＜VP+Vdd，從而彌補體偏置的影響，可以使節點X更快的達到VP，同樣也可以使飽和編程電壓能夠更加迅速的到達字線。為了能將電荷保持在節點Y和節點Z，預充電設備被與二極體連接來避免洩漏。
圖3示出了當前發明的第一示範性的實施例，它實現了圖2的相關描述中的過程。該電路與圖1中的相似，但是有很多用來實現圖2的相關描述中的過程的附加元件。一個原生性NMOS電晶體203在VP處的電壓源和節點Z處的輸出端間通過節點X與PMOS305串聯在一起。電容311被加在PMOS下的節點Y和節點Z之間。為了初始化電容從而產生升壓帶效應，輸入現在驅動節點Y，也同樣驅動節點W和電容311的下電極。(節點W被標識的與節點Z有一定距離從而可以使敘述變的簡單化)電晶體321的柵極與Vdd連接，從而當輸入升高時，該柵極會作為一個二極體來運作來保證高電壓不會倒流回輸入端。加在節點Y和PMOS305的柵極的電壓Vin的延時由倒相器對325a，325b和323a，323b來分別提供。倒相器307和電晶體309提供和圖1中的相應元件相同的功能。
圖4示出了第二實施例。圖4的實施例不同於圖3，因為電晶體421用現在的一個原生性NMOS設備代替了常規的NMOS，將它的柵極連接起來來接收一個經過延時的反相輸入。在圖2的電路中，節點Z上的電壓的在初始化過程中的電壓越高，飽和編程電壓就會越快的被作用在字線WL243上。這是因為在電容211輸出端的電壓越高，電晶體203柵極上的電壓也越就高，電晶體203和241的柵極上的額外電壓可以在電壓通過這些電晶體接近VP時幫助彌補體偏置。在圖4的實施例中，一個帶有一個Vth＝-0.8V電壓的原生性NMOS設備421取代了圖3中的一個Vth≈+0.8V電壓的非原生性電晶體321。原生性NMOS設備421的負的門限值在初始化過程中在節點W產生了額外的電壓。隨後，圖4的實施例提供了性能上的提高，代價就是與圖3相比增加了一些複雜性。
電晶體421的柵極被連接起來接收一個延時的反相輸入。在當Vin＝0V的備用過程中，NMOS421的柵極電壓為Vdd，電晶體421開啟。當Vin首先升高，電晶體421由於來自倒相器431a，431b和431c的延時而保持不變，節點W電壓上升到接近Vdd。經過延時，NMOS421柵極電壓會變低，並且在PMOS405開啟的同時將電晶體截止，從而將電荷隔離在節點W和節點Z，防止其倒流回輸入端。
在圖3和圖4兩者中，延時是利用倒相器來實現的。更加通常地，其它的電路元件可以用來實現該功能。同樣，在兩圖中，都採用了一對電晶體(309和321，409和421)來實現在初始化階段進行的節點Y和節點Z的預充電和在升壓階段防止電荷洩漏。更加通常地，其它的電路元件可以用來實現該功能。
圖5-8是一個仿真，用來闡述圖4所示的示範性的實施例在採用值Vdd＝1.6V，VP＝24V時的運行情況。圖5示出了輸入從一個低值Vin＝0V上升到一個高值Vin＝Vdd的選定過程。在初始化過程中，當輸入被作用在電容的輸出端時，Vz從地電壓升高到接近Vdd，同時電容和PMOS間的電平保持低值不變，VY＝0V。經過延時後，VY和VZ分別迅速地上升到接近VP並且，VP+Vdd-Δ，這裡Δ是獨立的，取決於升壓電容和輸出節點負載電容間的電容比。字線WL443上的電壓VWL隨著選定柵極441上的電壓Vz，在初始化階段上升到接近Vdd，在延時後達到VP。注意，在激活階段，Vz是高於VY的，這就給柵極提供了額外的電壓以補償電晶體441的體偏置，這就使VWL接近VP。VWL曲線的尾部與圖1的實施例相比被截斷了，圖1實施例中需要3-4μs來將24V的電壓傳給字線。
圖6是圖5的細化。備用狀態從節點X被充電後大約2ns後開始。在該階段，PMOS405(Vb)的柵極和電晶體421(Vg.T2)的柵極的電壓都為Vdd。Vx的值由NMOS403的負門限決定。在大約9ns時，輸入升高，Vin＝Vdd，輸出Vz開始上升並接近Vdd，VWL隨之上升。Vx也上升到Vw＝Vz，將電晶體403少許開啟。在延時後，電晶體421(Vg.T2)的柵極上的電壓降落低，隔離了節點Z上的電壓，並且電晶體409被與二極體連接，從而使在節點Y上不會下降更多，並且其開始上升，Vb開始下降，開啟PMOS403，在這時，Vx和VY都向VP靠近，同時Vz向VP+Δ變化，VML隨之變化。
相應的取消選定過程在圖7中被示出，圖8示出了該圖中的延時部分的細節。內部節點被通過電晶體421和409進行放電。
在當前發明中的PMOS電晶體(圖4中的405)會傳遞一個電壓VP，該電壓可能為24V或者更高。在電壓源的電壓就是節點X的電壓，Vg＝Vx，漏極上的電壓就是節點Y上的電壓，Vd＝VY，井(或體)電壓，Vw與以上電壓中的較高的值相聯繫，柵極上的電壓為Vg＝Vb。在備用期間，採用示範性的值，Vg＝Vdd，Vs＝Vb≈0.8V，Vd＝0V；在初始化階段，Vg＝Vdd，Vs＝Vb≈Vdd+0.8V，Vd＝0V；在激活階段，Vg＝0V，Vs＝Vb＝Vd＝VP。因此，對於一個電壓值假設為Vdd＝1.6V的低電壓設備，電壓源和漏極間的電壓不會超過大於2.4V，通過比較圖6中的Vx和VY曲線就可以了解。
然而，在激活階段，柵極和溝槽間的電壓差是飽和編程電壓VP。隨後，當前發明為圖3和圖4中的PMOS電晶體305和405各採用了一個厚柵極二級管。由於最終的輸出電壓決定於電容的大小，這就需要有足夠的大小來保證所要求的輸出。這個問題在下面與圖9的實施例相結合被進行更深入的討論，但是在這裡寄生電容C2中的項由於圖9中的電晶體452而缺少。
圖9示出了當前發明第三實施例。該實施例在幾個方面不同與圖4中的實施例。其中第一個是在節點X和在節點Z的輸出端間加入了一條通路。第二是PMOS電晶體在節點X和Y間的柵極和與節點Y連接的電晶體的左手連接不再連接起來接收Vin。
輸入信號現在僅僅通過電晶體821提供給節點W，該電晶體同樣也是一個合適的原生性NMOS電晶體，並且以一種反相的延時的形式提供給電晶體821的柵極和附加的PMOS電晶體851。在這裡，輸入信號的延時和反相還是通過一系列的倒相器831a-c得以實現。節點W還是被與原生性NMOS803連接。在這個實施例中，在電晶體803較低的一端的節點X通過PMOS851與節點Z有一個新的連接，並通過二級管與NMOS852連接，該電晶體同樣也是一個更加合適的原生性設備或者是一個低門限電壓的NMOS。
PMOS805通過與電晶體853連接的二極體將它的柵極連接在Vdd。PMOS853的運作現在由節點X和Y的相對電平和它的柵極決定，而不是輸入信號的一個被延時的反相的版本開啟，就如下面將要描述的情況。
NMOS電晶體809如以前一樣被連接，不同的就是通過一個倒相器對來接收來接收一個的信號Venable的一個經過延時的型式。激活信號在上升波形上是輸入信號的一個經過延時的型式，而在下降波形上與輸入信號相同，就如下面的更加詳細的介紹。電容811像其它實施例一樣進行連接，但是在這裡它的值可能不同。輸出節點Z還是如所示連接在一個選定電晶體841的柵極上，來為一個字線WL843提供編程電壓，儘管在其它的應用中它可以容易的被使用。
相對於其它的實施例，現在添加了一條從節點X通過電晶體851和852到輸出節點的通路。當電晶體821被截止時，PMOS電晶體851會被開啟。NMOS電晶體852通過二級管連接，是一個合適的原生性NMOS電晶體。在激活信號被確定之前的預充電過程中，這種方式可以將一個比Vdd高的電壓從節點X作用在節點Z上。
圖9的設計採用了升壓陷波方法來在輸出節點Z上實現一個比最大最大供應電壓VP更高的電壓。當這個經過升壓的電壓被作用於電晶體841的柵極時，它在將高電壓VP傳遞給WL843時產生一個電晶體841的門限電壓的消除。
為了評價圖9中電路的運行，還是假設最大電壓源電壓始終為VP＝24伏特，高邏輯電平為Vdd，低電平為0伏特。這裡有兩種輸入控制Vinput和Venable，它們順序的開啟。該局部泵的輸出為Vz，該電壓會流向電晶體841的柵極。
在備用階段，VP＝24伏特，Vinput＝Venable＝0V。對於與電晶體821和851連接的節點V，Vv＝Vdd。相似地，Vz＝0V，Vx＝abs(Vth，803)，Va＝Vdd，VY＝0V，這裡abs(Vth，803)指的是一個原生性NMOS803的門限電壓的絕對值。被升壓的與高電壓傳遞門電晶體諸如841的柵極連接的節點Z保持在0V，因此在這裡沒有高電壓的傳遞。在備用階段，PMOS805是一個隔離區域，所以這裡沒有電流從高電壓VP流向VY。
當Vinput被激活，電壓從0V切換到Vdd時，Vw被充電到Vdd，Vx被充電到Vdd+abs(Vth，803)。Vv上的信號相對於Vinput被延時和反相，經過倒相器831a-c傳遞後流向地。
電晶體851和852於是被激活，從而允許Vx和Vz有相同的電壓。一旦電晶體803的門限電壓小於Vx和Vz，VP端的電壓源就會為Vx充電，並且通過851和852為Vz充電，直到達到一個平衡狀態。該平衡狀態由電晶體803的升高和電晶體805，電晶體809和倒相器825b的聯合降低來決定。根據這些元件的典型值，該電壓級別可以為大約10伏特。
在所有前述的運行過程中，VY必須被保持在接近一個低電壓水平，這裡指地，這樣可以使將來節點X的升壓能夠比較好的傳遞給節點Z。在該階段，PMOS805可以輕微開啟，但是VY被電晶體809徹底地維持在接近0V。
引入通過二極體與NMOS852連接起來的元件PMOS851的目的是可以將節點Z預充電到一個比晶片電壓源Vdd更高的電平。在該預充電過程中，PMOS805的柵極上的電壓被與Vx耦聯起來，從而可以減少節點X和Y間的洩漏。
在某一個特定的時間，實例中該時間由一個整體時鐘決定，升壓陷波過程被激活。Venble從低切換到高，並升高了電晶體809的輸入。節點Y不能再維持在低電平，它會X被迅速的充電。按照順序，Vz被升高到Vx的一定百分比水平，805，835和809成比例，以允許805在Venable升高之前產生一點電流。在整個升壓階段，電晶體852通過二級管連接在PMOS851和節點Z之間。由於PMOS851和NMOS852之間的節點電壓為Vx，PMOS851和Vz間的通路被截止，因此在Z的電荷不會有絲毫的丟失，也不會發生倒流洩漏。
升壓陷波電容的大小可以根據在預充電的第一個階段(Vinput＝高，Venable＝低)過程中在Vz的預充電水平和在輸出節點Z上的電容負荷進行調節。Vz能被預充電的越高，則811的電容就能越小。
在放電過程中，Vinput和Venable一起由Vdd切換到0V，電路就回到備用狀態。
不像圖3和4的實施例，圖9的實施例採用了兩個分開的但是有聯繫的輸入信號，Vinput和Venable。Venable對於從低到高的上升沿是Vinput的一個延時的版本，對於從高到低的下降沿與Vinput相同。在Vinput被激活並且切換為高后，該延時是可以被控的，例如，通過一個從外部接到電路800的整體時鐘(未示出)或者其它機制。當Vinput在時間點0ns從0V切換到Vdd時，Venable會在整體時鐘由低到高的某一時刻從0V切換到Vdd時，該時刻可以設為50ns。Venable通過倒相器825a-b提供給電晶體809，從而可以在Venable被確定前節點VY被維持在0V時降低負載。
就像已經提到的一樣，圖9的實施例同樣在節點X和Z之間引入了新的通路。通過二級管連接的電晶體852是一個合適的原生性設備，由於原生性設備的門限值，它可以在預充電階段從節點Vx得到在節點Vz上的最小電壓降落。另一方面，852也可以是任何其它NMOS類型的設備，但是它的門限值越低，Vz的值就越高，也就更加接近Vx。不同的設備類型和它對應的門限電壓會決定在節點Z上的預充電的電平，從而可以決定811的陷波電容的大小。
門限電壓由於體效應能夠被減輕而通過電晶體852下降的越多，在預充電階段Vz的電壓值就會越高，因此電容811就需要更小的電容。在圖3和4的實施例中，節點Z被預充電到僅僅是Vdd電平，在最好的情況下，隨後的升壓僅僅能從這個電平開始。這個比較低的電平需要一個更大的升壓電容311或者411。圖9的實施例使節點Z被預充電到一個平衡點，在該點處Vz比Vdd高很多，假設為8V。在該平衡點，由於在預充電階段在Vx和Vz間的平衡狀態，NMOS852會被它的門限電壓的體效應所截止或者接近被截止。
電晶體851是一個PMOS設備。在備用階段，Vx＝Vth，803，Vz＝0V。在851的柵極電壓為Vdd時，PMOS851阻止了節點X和Z間的電流流動。當電路被激活，851和852僅僅在預充電階段得到利用。節點X和Z間的電壓降落被減少的越多，在節點Z處的預充電就會越高。平衡點會由電壓Vz與Vx和電晶體805與809決定。
在升壓階段，當Vz被升壓變高，節點Z和X間的通路應該被截斷。NMOS852實現了該功能，因為851和852間的節點在預充電過程中足夠高，以至於能夠截止852，防止節點Z的電荷洩漏到節點X上。
通過電容811，節點Z電容性地將其一端連接在了節點Y。節點Z的另一端同樣也連接著一些寄生電容，這是由於電晶體852和821的柵極電容，電晶體803的柵極電容，其它負載電容，這裡指電晶體841間連接起來形成了連接電容。如果電容811的電容被定義為C2，合併起來的寄生電容定義為C1＝Cj，852+Cj，821+Cgate，803+Cgate，841，則根據電荷守恆，在節點Z上的最終電壓，以下給出在節點Z處的VfinalVfinal＝Vpercharge+(C2/(C1+C2))VP，這裡Vpercharge指的是在初始化階段節點Z處的電平。因此Vfinal決定於Vpercharge，C1，C2和VP。由於C1和VP或多或少地被固定，Vfinal可以更加容易地通過增加Vpercharge或者使C2比C1更大的方法進行改變。由於增加電容通常是昂貴的，因此為了獲取一個給定的Vfinal值，一般更傾向於採用增加Vpercharge的方法。如所述，圖9中節點Z和X間的通過電晶體851和NMOS852的通路可以使初始化的值被設置的比較高，因此可以減小電容811的大小。
重新返回討論圖2，如同圖4中的實施例，圖9中的實施例同樣在Vinput被確定後，將輸入信號加在節點a和節點Z上。不同於以前的實施例，經過一個延時後，節點X和Y間的通路在初始化階段被打開以使Vpercharge獲得更高的值。在Venable被確定後的激活階段，該通路被再次截止。同樣不同於以前的實施例，在節點b上的電壓並不直接由Vinput提供。
PMOS805的柵極被通過與電晶體853連接的二極體與Vdd連接。在備用階段，PMOS805柵極上的電壓由Vb＝(Vdd-Vth，853)給出，這裡NMOS的門限電壓Vth，853非常接近0V。因此，從節點X到節點Y的通路被截止，VX＝(Vdd-Vth，853)同時VY＝0V。在預充電階段的初始化階段，Vx和Vz會上升到一個平衡電平，比如說8V。由於805的柵極通過一個柵源疊加電容Cj0形成耦合，柵極上的電平決定於耦合率，在一個示範性的實施例中假定一個值為4V。這就會開啟PMOS805比較困難，相對於將它的柵極電壓固定在Vdd，這種情況消弱了升壓的強度。然而，通過將Venable保持低，VY保持在接近0V。電晶體809的急劇的降壓和倒相器825b用來維持VY＝0V，Vz＝8V。這是建立一個升壓陷波過程的先決條件。節點Y急劇的降壓和節點Z急劇的升壓被用來在初始化階段建立一個平衡。當激活信號被確定並且Venble＝Vdd後，在電晶體803，805，809和倒相器825B間的平衡狀態被打破，節點Z被升壓，比如升壓到Vz＝26V。
更加一般地，圖9中針對PMOS805運作的安排也可以被用在圖3和4中的第一和第二個具有示範性的實施例中的相應的元件(305，405)。相反地，在圖9中的電路800中，PMOS的柵極能夠被經過一定延時轉換的激活信號或者輸入信號交替控制。像圖9中一樣升高PMOS805的柵極的電壓降低了來自於VP處電壓源的功率的消耗。
電路800的運作如圖10所示。它示出了Vz和VY在輸出端上兩個不同負載電平下的值，和在PMOS805的柵極上的電壓值。負載的電平對應於Cgate，841，這是上面所述的Vfinal的表達式中的C2的一個表示形式。，線901和902分別對應於在一個較高的負載下的Vz和VY，，線911和912分別對應於與在一個較低的負載下的以上相同的節點，線920是PMOS805柵極上的電壓。和前面的圖相同，圖10同樣採用了示範性的值Vdd＝1.6V和VP＝24V。在下面的時間軸上，初始化階段開始於時刻0，一直持續到時刻400ns，激活階段是從400ns到3μs，系統在3μs後變換到備用狀態。
在備用狀態中，如同時刻0所示，用於負載(901和911)的Vz，用於負載(902和912)的VY在一個較低的邏輯電平0V，同時NMOS805(920)的柵極為Vdd，低於任何通過853的電壓降低。在時刻0，當Vin升高時，初始化過程開始。節點Z迅速升高，開始是由於輸出信號通過電晶體821傳遞到節點W，隨後從節點X到節點Z的通路被打開。採用示範性的值，致使VY電壓變為大約9V，該值在對於較高的負載(901)時比對於較低的負載(911)時略高。PMOS805的柵極通過其疊加電容造成的耦合而被設置為接近8V(920)，同時VY(902和912)被降壓到接近地電壓。
在400ns，Venable升高，電路進入激活階段。PMOS805的柵極電壓跳變到接近20V，然後向大約6V(920)的值下降。VY上升到略低於VP＝24V，該值在對於較高的負載(902)時比對於較低的負載(912)時略高。在節點Z的輸出電壓上升到高於電壓源的值在示範性的值中，對於較高的負載(901)Vz≈26.5V，對於較低的負載(911)Vz≈25V。在兩種情況中，Vz被升高到高於Vdd的值，以彌補在通閘841上的體效應。
在3μs時刻，輸入信號和激活信號都被否定。在PMOS805(920)的柵極上的電壓反彈性地下降到低於地電壓然後重新返回大約Vdd。VY(902，912)迅速地變為地電壓，隨後Vz(901，911)立即隨之變化，將電路變為備用狀態。
具有示範性的實施例已經在字線選擇電路的上下文中被討論，儘管當前發明的應用趨向於邊緣應用。Vp和Vin的值不需要向描述中一樣分別設置的那麼高和那麼低，但是當前發明能夠應用於更加複雜的領域或者任何在一個高電壓開關中提高其躍遷時間的時刻。
儘管當前發明的各個方面通過與特殊的具有示範性的實施例進行了描述，可以理解當前發明應該在附加的權利要求的全部範圍得到授權保護。
權利要求
1.一個響應一個輸入信號，為一個輸出端提供一個源自於電壓源的電壓的電路，包括一個連接在電壓源和第一節點間的原生性NMOS電晶體，其有一個通過被連接以接收輸入信號的第三節點與輸出端連接的控制柵極；一個連接在第一節點和第二節點的間PMOS電晶體；和一個連接第二節點和輸出端的電容，輸出端被連接用以在第二節點接收一個經過延時的輸入。
2.如權利要求1中所述的電路，其中，PMOS電晶體的柵極被連接來接收一個經過反相的，延時的輸入信號。
3.如權利要求2中所述的電路，更進一步的包括第一電晶體連接在輸入端和第三節點間，由此可以通過第三節點來接收輸入信號；和第二電晶體連接在輸入端和第二節點間，並且它的一個柵極被連接來接收響應輸入端的高值的一個電壓，由此可以通過第二節點來接收經過延時的輸入信號。
4.如權利要求3中所述的電路，其中，第一電晶體的柵極被連接來接收響應輸入端的高值的一個電壓。
5.如權利要求3中所述的電路，其中，第一電晶體是一個原生性NMOS電晶體。
6.如權利要求5中所述的電路，其中，第一電晶體的柵極被連接來接收經過反相和延時的輸入信號。
7.如權利要求6中所述的電路，更進一步的包括3個串聯連接的倒相器，用來接收輸入，因此經過反相和延時的輸入信號可以提供給第一電晶體的柵極。
8.如權利要求3中所述的電路，更進一步的包括一對串聯連接的倒相器，用來接收輸入，因此經過延時的輸入信號可以提供給第一電晶體。
9.如權利要求2中所述的電路，更進一步的包括3個串聯連接的倒相器，用來接收輸入，因此經過反相和延時的輸入信號可以作用在PMOS電晶體的柵極。
10.如權利要求2中所述的電路，其中，電壓源有一個高於20伏特的值。
11.如權利要求2中所述的電路，其中，輸入端的高值和低值之間的電壓差別在從1.6伏特到4伏特的範圍內。
12.如權利要求2中所述的電路，其中，電路是一個非易失性存儲器系統的一部分，在這裡，電路的輸出端被連接在一個電晶體的柵極，因此編程電壓被提供給非易失性存儲器的一個或者多個存儲單元。
13.一個響應一個輸入信號，為一個輸出端提供一個源自於電壓源的電壓的電路，包括一個連接在電壓源和第一節點間的原生性NMOS電晶體，其有一個通過被連接以接收輸入信號的第三節點與輸出端連接的控制柵極；一個連接在第一節點和第二節點的PMOS電晶體；和一個連接第二節點和輸出端的電容，輸出端被連接用以在第二節點接收一個經過延時的激活信號，其中，激活信號源自於輸入信號，並且其中第一節點和輸出端連接起來，因此響應經過延時的輸入信號，電流從第一節點流向輸出端。
14.如權利要求13中所述的電路，其中，當輸入信號被確認時，激活信號相對於輸入信號被延時，其中當輸入信號被否定時，激活信號與輸入信號相同。
15.如權利要求14中所述的電路，其中，該電路是一個包含一個時鐘的系統的一部分，並且該系統中，當輸入信號被確認時激活信號的相對於輸入信號的延時由該時鐘決定。
16.如權利要求14中所述的電路，更進一步的包括一個連接在第一節點和一個中間節點的第一電晶體；和連接在該中間節點和輸出端的第二電晶體，其中第一電晶體是一個PMOS電晶體，它的柵極被連接用以接收一個經過延時的輸入，其中，第二電晶體是一個NMOS電晶體，其它的柵極與該中間節點連接，因此第一節點和輸出端被連接，因此響應經過延時的輸入信號，電流從第一節點流向輸出端。
17.如權利要求16中所述的電路，其中，第二電晶體是一個原生性NMOS電晶體。
18.如權利要求16中所述的電路，更進一步的包括一個通過二極體連接的，連接在PMOS電晶體的柵極和輸入的高電平之間的電晶體。
19.如權利要求16中所述的電路，更進一步的包括連接在輸入端和第三節點間的第三電晶體，因此第三節點接收輸入信號；和連接在輸入端和第二節點間的第四個電晶體，其有一個通過被連接以響應輸入信號的高值來接收一個電壓的柵極，因此第二節點接收經過延時的輸入。
20.如權利要求19中所述的電路，其中，第三電晶體是一個原生性NMOS電晶體。
21.如權利要求20中所述的電路，其中，第三電晶體的柵極被連接以接收反相和延時的輸入。
22.如權利要求20中所述的電路，更進一步的包括
3個串聯連接的倒相器，用來接收輸入，因此經過反相和延時的輸入信號可以提供給第一電晶體的柵極和第三電晶體的柵極。
23.如權利要求19中所述的電路，更進一步的包括一個串聯連接的倒相器對，用來接收輸入，因此經過延時的輸入信號可以提供給第四電晶體。
24.如權利要求14中所述的電路，其中，電壓源有一個高於20伏特的值。
25.如權利要求14中所述的電路，其中，輸入端的高值和低值之間的電壓差別在從1.6伏特到4伏特的範圍內。
26.如權利要求14中所述的電路，其中，電路是一個非易失性存儲器系統的一部分，在其中，電路的輸出端被連接在一個電晶體的柵極，因此編程電壓被提供給非易失性存儲器的一個或者多個存儲單元。
27.一種在一個輸出端產生電壓的方法，包括提供了一個連接在輸出端和一個電壓源間的電路，包括一個原生性NMOS電晶體；一個PMOS電晶體，和一個電容，其中，原生性電晶體，PMOS電晶體和電容串聯連接在一起，原生性NMOS電晶體在電壓源和PMOS電晶體之間，PMOS電晶體在原生性NMOS電晶體和電容之間，電容在PMOS電晶體和輸出端之間；接收一個輸入；將輸入作用在原生性NMOS電晶體的柵極上；將輸入作用在與輸出端連接的電容的端子上；將輸入作用在與PMOS電晶體連接的電容的端子上，在這裡所提的將輸入作用在電容的與PMOS電晶體連接的端子上在後面所指的是將輸入作用在原生性NMOS電晶體的柵極上，將輸入作用在電容的與輸出端連接的端子上。
28.如27中所述的方法，更進一步的包括提供了一個連接在輸出端和一個電壓源間的電路，包括將經過反相的輸入作用在PMOS電晶體的柵極，這裡所提的將經過反相的輸入作用在PMOS電晶體的柵極在後面所指的是將輸入作用原生性NMOS電晶體的柵極，並且將輸入作用在電容的與輸出端連接的端子上。
29.如權利要求28中所述的方法，更進一步的包括在將輸入作用在原生性NMOS電晶體的柵極上以後，把輸入限制在原生性NMOS電晶體的柵極上；在將輸入作用在電容的與輸出端連接的端子上以後，把輸入限制在與電容的與輸出端連接的端子上。
30.如權利要求28中所述的方法，更進一步的包括在將輸入作用在電容的與PMOS電晶體連接的端子上以後，把輸入限制在與電容的與PMOS電晶體連接的端子上。
31.如權利要求30中所述的方法，其中，原生性NMOS電晶體的柵極的輸入和電容的與輸出端連接的端子的輸入被提供一個電壓值，該值被升高到高於接收到的輸入端的電壓值。
32.如權利要求28中所述的方法，其中，輸入端的高值和低值之間的電壓差別在從1.6伏特到4伏特的範圍內。
33.如權利要求28中所述的方法，其中，電壓源有一個高於20伏特的值。
34.如權利要求28中所述的方法，其中，輸出被作用在一個非易失性存儲器系統中的一個字線選擇電路的通閘上。
35.一種在一個輸出端產生電壓的方法，包括提供了一個連接在輸出端和一個電壓源間的電路，包括一個原生性NMOS電晶體；一個PMOS電晶體，和一個電容，其中，第一電晶體，PMOS電晶體和電容串聯連接在一起，原生性NMOS電晶體在電壓源和PMOS電晶體之間，PMOS電晶體在原生性NMOS電晶體和電容之間，電容在PMOS電晶體和輸出端之間，其中，原生性NMOS電晶體和PMOS電晶體間的一個節點對於電容的與輸出端連接的端子是可連接的；接收一個輸入；將輸入作用在原生性NMOS電晶體的柵極上；將輸入作用在電容的與輸出端連接的端子上；將一個源自於輸入的信號作用在電容的與PMOS電晶體連接的端子上，其中，僅僅在輸入被確認並且源自於輸入的信號被否定時，上述的節點才被連接在電容的與輸出端連接的端子上。
36.如35中所述的方法，其中，當輸入信號被確認時，源自於輸入的信號是一個輸入的一個經過延時的版本，在其它時間，該信號是一個沒有延時的版本。
37.如權利要求36中所述的方法，更進一步的包括在將輸入作用在原生性NMOS電晶體的柵極上以後，把輸入限制在原生性NMOS電晶體的柵極上；和在將輸入作用在電容的與輸出端連接的端子上以後，把輸入限制在與電容的與輸出端連接的端子上。
38.如權利要求36中所述的方法，更進一步的包括在將輸入作用在電容的與PMOS電晶體連接的端子上以後，把輸入限制在與電容的與PMOS電晶體連接的端子上。
39.如權利要求38中所述的方法，其中，原生性NMOS電晶體的柵極的輸入和電容的與輸出端連接的端子的輸入被提供一個電壓值，該值被升高到高於接收到的輸入端的電壓值。
40.如權利要求36中所述的方法，其中，輸入端的高值和低值之間的電壓差別在從1.6伏特到4伏特的範圍內。
41如權利要求36中所述的方法，其中，電壓源有一個高於20伏特的值。
42.如權利要求36中所述的方法，其中，輸出被作用在一個非易失性存儲器系統中的一個字線選擇電路的通閘上。
43.如權利要求36中所述的方法，其中，上述節點響應一個經過延時的輸入被連接在電容的與輸出端連接的端子上。
44.如權利要求36中所述的方法，其中，當上述節點被連接在電容的與輸出端連接的端子上時，該節點為電容的與輸出端連接的端子提供的電壓上升到高於該節點電壓的值。
45.如權利要求35中所述的方法，其中，PMOS電晶體的柵極通過一個二極體元件連接在輸入端的高值上。
46.一個非易失性存儲器系統，包括一個存儲元件；一個電壓源；一個連接將存儲元件連接到電壓源的開關；和一個連接在電壓源上的電路，來接收一個輸入信號，有一個經過連接的輸出來控制該開關，該電路包括一個連接在電壓源和第一節點間的原生性NMOS電晶體，其有一個通過被連接以接收輸入信號的第三節點與輸出端連接的控制柵極；一個連接在第一節點和第二節點的PMOS電晶體；和一個連接第二節點和輸出端的電容，輸出端被連接用以在第二節點接收一個源自於輸入信號的信號。
全文摘要
本發明在設計中用一種升壓帶的方法來提高開關的運行性能，該方法特別有利於在低電壓電路中提供高電壓。一個原生性NMOS電晶體，一個PMOS電晶體，和一個電容在高壓電壓源和輸出端間串聯在一起，其中，原生性NMOS的柵極與輸出端連接。在一個初始化階段，電容的與輸出端相連接的電極通過接收輸入信號而被預充電，同時離輸出端較遠的另一極保持地電壓。在隨後的觸發階段，原生性NMOS和PMOS電晶體被開啟，高電壓值被加在輸出端。
文檔編號H03K17/06GK1610946SQ02826593
公開日2005年4月27日 申請日期2002年11月6日 優先權日2001年11月9日
發明者潘鋒, 坎德克爾·N·誇德爾 申請人:桑迪士克股份有限公司