一種帶隔離直電容的音頻功放雜音抑制電路的製作方法
2023-04-24 15:29:11
專利名稱：一種帶隔離直電容的音頻功放雜音抑制電路的製作方法
技術領域：
本發明涉及集成電路音頻信號領域，更具體的說，是涉及一種帶隔離直電容的音頻功放雜音抑制電路。
背景技術：
消費類電子產品音頻系統應用中，在音頻器件上電瞬間，或在上電穩定進行各種操作時，聽覺敏銳的用戶，會聽到輕微的「Pop」雜音，在音頻器件掉電的瞬間會聽到「click」的雜音。這些雜音信號會給用戶帶來不好的聽覺享受。一般而言，這些雜音是由電路的瞬態衝擊造成的。瞬態衝擊是一種很窄的尖脈衝，將其進行傅立葉變換後分析，可知其展開後頻譜分量很豐富，而落在20Hz 20KHz範圍內的諧波分量，就是人耳能聽到的「Pop」雜音以及「click」雜音。如何消除這些雜音信號一直是音頻IC設計工程師面臨的挑戰之
目前音頻功放通常在單電源下工作。如圖1所示，為單端連接方式的音頻功放電路圖。單端連接方式需要在與耳機負載R2連接的通路上串接一個大容量的隔直電容cwt。該隔直電容Cwt與耳機負載阻抗R2形成一個高通濾波器，為了改善耳機低頻音效，需要高通濾波器的低頻截止頻率很低。而耳機的阻抗R2是固定的，為獲得更好的低頻音效，只能加大隔直電容Crat的容值,所以該電容的容值一般很大。同時由於隔直電容Crat的存在，當音頻器件100在上電、掉電時，隔直電容Ctjut的兩端會出現電壓突變。突變的電壓產生dv/dt的瞬間電流，電流流過耳機線圈就產生了尖峰電壓，於是便出現「Pop」雜音以及「click」 雜音。單端連接方案中產生的雜音信號，業界目前大致有兩種常用的處理電路。但這兩種電路均存在或多或少的缺點，甚至在某些場合這些缺點被放大，以至單端連接方案被迫拋棄。第一種電路，如圖2所示，為現有技術中消除音頻器件100單端連接時產生雜音電路的電路圖，在隔直電容Cwt與耳機負載R2之間插入電晶體開關SI，同時在隔直電容Cwt與開關SI之間並聯一小電阻Rl至地。其雜音消除原理為，當音頻器件100上電或斷電時，延遲一小段時間讓SI處於斷開狀態，待隔直電容Crat上的電壓穩定後，閉合開關SI使耳機負載R2與隔直電容Ctjut接通。因為此時隔直電容Cwt上的電壓穩定不會變化，不會有突變電流流過負載。但其缺點是明顯的:第一，它在隔離直電容Crat與耳機負載R2之間插入了電晶體開關SI，這會降低音頻信號的性能指標，特別是降低音頻信號的THD(總諧波失真)指標；第二，小電阻Rl會消耗部分電流，降低了音頻功放的有效驅動能力。基於以上的缺點，這種雜音信號消除電路在一些對音頻品質要求苛刻的場合難以奏效。另外一種處理電路是通過合理控制音頻系統中各模塊的開啟、關斷順序及時間控制，儘量降低電容兩端的突變量，使突變電壓產生的dv/dt電流較小，從而使流過耳機線圈的電壓足夠小，直到人耳對此雜音不甚敏感為止。但是，此種電路是以延長晶片的上電，掉電時間(一般為300mS 1S)為代價的，且未能從根本上消除雜音信號，這在一些要求快速啟動的應用場合是不被接受的。綜上所述，現有技術中對於單端連接方式產生雜音的處理電路有如下缺點:降低音頻信號的THD (總諧波失真)指標和音頻功放的有效驅動能力，或延長了晶片的上電，掉電時間(一般為300mS IS)。
發明內容
有鑑於此，本發明提供了一種帶隔離直電容的音頻功放雜音抑制電路，以克服現有技術中以降低音頻信號的THD(總諧波失真)指標和音頻功放的有效驅動能力為代價消除雜音，或以犧牲晶片的上電，掉電時間(一般為300mS 1S)為代價消除雜音的問題。為實現上述目的，本發明提供如下技術方案:一種帶隔離直電容的音頻功放雜音抑制電路，包括:基準偏置電壓Vref產生電路、開關邏輯控制電路、第一放大器、第一反饋比例電阻R3、第二反饋比例電阻R4、共模電平VCM產生電路、音頻輸入源電路、隔直電容C-、第一消音開關SW1、第二消音開關SW2以及第三消音開關SW3 ；所述基準偏置電壓Vref產生電路的輸出端與所述第二消音開關SW2的第一端相連；所述第二消音開關SW2的第二端分別與所述第一消音開關SWl的第一端、所述第二反饋比例電阻R4的第一端以及所述隔直電容Crat的一端相連；所述第二消音開關SW2的控制端由所述開關邏輯控制電路輸出的控制信號S2控制；所述第一消音開關SWl的第二端分別與所述第三消音開關SW3的第一端和所述第一放大器的輸出端相連；所述第一消音開關SWl的控制端由所述開關邏輯控制電路輸出的控制信號SI控制；所述第二反饋比例電阻R4的第二端分別與所述第三消音開關SW3的第二端、所述第一反饋比例電阻R3的第一端、所述第一反饋比例電阻R3的第二端和所述音頻輸入源電路相連；所述第三消音開關SW3的控制端由所述開關邏輯控制電路輸出的控制信號S3控制；所述共模電平產生電路提供共模電平VCM至所述第一放大器的同相輸入端；在檢測到所述音頻輸入源電路沒有音頻信號輸出的情況下，所述開關邏輯控制電路產生的邏輯控制信號S2控制所述第二消音開關SW2閉合，所述開關邏輯控制電路產生的邏輯控制信號SI控制所述第一消音開關SWl斷開；在檢測到所述音頻輸入源電路有音頻信號輸出的情況下，所述開關邏輯控制電路產生的邏輯控制信號S2、S3、SI分別控制所述第二消音開關SW2與所述第三消音開關SW3閉合，所述第一消音開關SWl斷開，在檢測到所述第一放大器的輸出電壓值穩定後，所述開關邏輯控制電路產生邏輯控制信號SI控制所述第一消音開關SWl關閉，產生的邏輯控制信號S2、S3分別控制所述第二消音開關SW2與所述第三消音開關SW3斷開。其中，所述第一消音開關SWl為MOS管，所述第一消音開關SWl的第一端為源極、第二端為漏極以及控制極為柵極或第一端為漏極、第二端為源極以及控制極為柵極，或者，所述第一消音開關SWl為電晶體，所述第一消音開關SWl的第一端為發射極，第二端為集電極和控制端為基極；所述第二消音開關SW2為MOS管，所述第二消音開關SW2的第一端為源極、第二端為漏極以及控制極為柵極或第一端為漏極、第二端為源極以及控制極為柵極，或者，所述第二消音開關SW2為晶 體管，所述第二消音開關SW2的第一端集電極、第二端為發射極和控制端為基極；所述第三消音開關SW3為MOS管，所述第三消音開關SW3的第一端為源極、第二端為漏極以及控制極為柵極或第一端為漏極、第二端為源極以及控制極為柵極，或者，所述第三消音開關SW3為電晶體，所述第三消音開關SW3的第一端為發射極、第二端為集電極和控制端為基極。其中，所述開關邏輯控制電路具體包括:第二 RS鎖存器、五個非門以及兩個與非門，M個D觸發器，所述M為大於或等於2的自然數，其中:第一個D觸發器的D端與所述第一個D觸發器的反相輸出端相連；所述第一個D觸發器的CLK端與時鐘信號相連；所述第一個D觸發器的反相輸出端與第二個D觸發器的CLK端相連；所述第二個D觸發器的D端與所述第二個D觸發器的反相輸出端相連，以此類推，所述第M-1個D觸發器的反相輸出端與第M個D觸發器的CLK端相連，所述第M個D觸發器的D端與所述第M個觸發器的反相輸出端相連；所述第M個D觸發器的同相輸出端與所述第二 RS鎖存器的S端相連；所述第二 RS鎖存器的Q端分別與第一個與非門的第一輸入端以及第一個非門的輸入端相連；所述第一個與非門的第二輸入端與第二個與非門的第二輸入端相連；所述第一個非門的輸出端與所述第二個與非門的第一輸入端相連；第三個非門的輸入端為使能信號輸入端，所述使能信號標示所述音頻輸入源電路的工作狀態，所述第三個非門的輸出端分別與所述第一個D觸發器的RESET端、第二個D觸發器的RESET端、第M-1個D觸發器的RESET端、第M個D觸發器的RESET端以及所述第二RS鎖存器的R端相連；所述第二 RS鎖存器的R端與第四個非門的輸入端相連，所述第四個非門的輸出端與所述第 二個與非門的第二輸入端相連；所述第二個與非門的輸出端與第五個非門的輸入端相連，所述第五個非門的輸出端為控制信號S3 ;所述第一個與非門的輸出端與第二個非門的輸入端相連；所述第二個非門的輸出端為控制型號SI，所述第一個與非門的輸出端為控制信號S2。其中，所述基準偏置電壓產生電路具體包括:帶隙基準BGR、緩衝器Buf以及第一電容Cl，其中:所述緩衝器Buf的輸入端與所述帶隙基準BGR相連，所述緩衝器Buf的輸出端分別與所述第一電容Cl的一端以及所述第二消音開關SW2的第一端相連，所述第一電容Cl的另一端接地。其中，所述基準偏置電壓產生電路具體包括:電源VCC、第三電阻R5以及第四電阻R6，其中:所述電源VCC的輸出端通過所述第三電阻R5與所述第二消音開關SW2的第一端相連；所述第二消音開關SW2第二端分別與所述第四電阻R6的第一端、所述第一消音開關Sffl的第一端和所述第二電阻R4第二端相連；所述第四電阻R6的第二端接地；相應的，所述一種帶隔離直電容的音頻功放雜音抑制電路還包括:第零消音開關SffO以及第四消音開關SW4，其中:所述第四消音開關SW4的第一端與所述第四電阻R6的第一端相連，所述第四消音開關SW4的第二端與所述第二消音開關SW2的第二端相連，所述第四消音開關SW4的控制端由所述開關控制電路產生的控制信號S4控制；所述第零消音開關SWO的第一端與所述第一放大器的反相輸出端相連，所述第零消音開關SWO的第二端分別與所述第一電阻R3的第一端和所述第二電阻R4的第一端相連，所述第零消音開關SWO的控制端由所述開關控制電路產生的控制信號SO控制；在檢測到所述音頻輸入源電路沒有音頻信號輸出的情況下，所述開關邏輯控制電路產生的邏輯控制信號S2控制所述第二消音開關SW2閉合，所述開關邏輯控制電路產生的邏輯控制信號S4控制所述第四消音開關SW4閉合，所述開關邏輯控制電路產生的邏輯控制信號SI控制所述第一消音開關SWl斷開，所述開關邏輯控制電路產生的邏輯控制信號SO控制所述第零消音開關SWO斷開；在檢測到所述音頻輸入源電路有音頻信號輸出的情況下，所述開關邏輯控制電路產生的邏輯控制信號S2、S3、S4、S1以及SO分別控制所述第二消音開關SW2、所述第三消音開關SW3以及所述第四消音開關SW4閉合，所述第一消音開關SWl以及所述第零消音開關SWO斷開，在檢測到所述第一放大器的輸出電壓值穩定後，所述開關邏輯控制電路產生邏輯控制信號SI控制所述第一消音開關SWl關閉以及所述開關邏輯控制電路產生邏輯控制信號SO控制所述第零消音開關SWO關閉，產生的邏輯控制信號S2、S3以及S4分別控制所述第二消音開關SW2、所述第三消音開關SW3以及所述第四消音開關SW4斷開。優選的，所述第零消音開關SWO為MOS管，所述第零消音開關SWO的第一端為源極、第二端為漏極以及控制極為柵極或第一端為漏極、第二端為源極以及控制極為柵極，或者，所述第零消音開關SWO為電晶體，所述第零消音開關SWO的第一端為發射極，第二端為集電極和控制端為基極；
·
所述第四消音開關SW4為MOS管，所述第四消音開關SW4的第一端為源極、第二端為漏極以及控制極為柵極或第一端為漏極、第二端為源極以及控制極為柵極，或者，所述第四消音開關SW4為電晶體，所述第四消音開關SW4的第一端發電極、第二端為集射極和控制端為基極。其中，所述共模電平產生電路具體包括:第二放大器以及第二電容C2，其中:所述基準偏置電壓產生電路的輸出端與所述第二放大器的同相輸入端相聯；所述第二放大器的輸出端分別與所述第二電容C2的一端和所述第二放大器的反相輸入端相連；所述第二電容C2的另一端接地。優選的，所述開關邏輯控制電路具體包括:第一 RS鎖存器、六個非門、三個與非門以及N個D觸發器所述N為大於或等於2的自然數，其中:第一個D觸發器的D端與所述第一個D觸發器的反向輸出端相連，所述第一個D觸發器的CLK端與時鐘信號相連，所述第一個D觸發器的反向輸出端與第二個D觸發器的CLK端相連；所述第二個D觸發器的D端與所述第二個觸發器的反向輸出端相連，以此類推，所述第N-1個D觸發器的反向輸出端與第N個D觸發器的CLK端相連，所述第N個D觸發器的D端與所述第N個觸發器的反向輸出端相連；所述第N個D觸發器的同相輸出端與所述第一 RS鎖存器的S端相連；所述第一 RS鎖存器的Q端分別與第一個與非門的第一輸入端、第二個與非門的第一輸入端以及第一個非門的輸入端相連；所述第一個與非門的第二輸入端分別與所述第二個與非門的第二輸入端以及第三個與非門的第一輸入端相連；所述第三個與非門的第二輸入端與所述第一個非門的輸出端相連；第二個非門的輸入端為使能信號輸入端，所述使能信號標示所述音頻輸入源電路的工作狀態，所述第二個非門的輸出端分別與所述第一個D觸發器的RESET端、第二個D觸發器的RESET端、第N-1個D觸發器的RESET端、第N個D觸發器的RESET端以及所述第一RS鎖存器的R端相連，所述第一 RS鎖存器的R端與第三個非門的輸入端相連；所述第三個非門的輸出端與所述第三個與非門的第二輸入端相連；所述第一個與非門的輸出端輸出所述邏輯控制信號S4 ;所述第一個與非門的輸出端與第四個非門的輸入端相連，所述第四個非門的輸出端輸出所述邏輯控制信號SO ;所述第二個與非門的輸出端輸出邏輯控制信號S2 ;所述第二個與非門的輸出端與所述第五個非門的輸入端相連，所述第五個非門的輸出端輸出所述邏輯控制信號SI ;所述第三個與非門的輸出端與第六個非門的輸入端相連，所述第六個非門的輸出端輸出所述邏輯控制信號S3。其中，所述音頻輸入源電路具體包括:麥克風插口、話筒插口、高清晰數字錄音口、第一可調增益放大器、第二可調增益放大器、數摸轉換器、第一音頻開關K1，第二音頻開關K2以及第三音頻開關K3，其中:所述麥克風插口與第一可調增益放大器的輸入端相連，所述第一可調增益放大器的輸出端通過所述第一音頻開關Kl與所述第一放大器的反相輸入端相連；所述話筒插口與第二可調增益放大器的輸入端相連，所述第二可調增益放大器的輸出端通過所述第二音頻開關K2與所述第一放大器的反相輸入端相連；所述高清晰數字錄音口與數摸轉換器的輸入端相連，所述數摸轉換器的輸出端通過所述第三音頻開關K3與 所述第一放大器的反相輸入端相連。經由上述的技術方案可知，採用本發明實施例，當所述音頻輸入源電路沒有音頻信號輸出時，所述SW2關閉，SffUSW2斷開，所述隔直電容Ctjut的電壓被SW2拉至基準參考源Vref ;當所述音頻輸入源電路有音頻信號輸出時，Sff2, SW3關閉，SWl斷開，所述第一放大器和所述反饋比例電阻被接成單位增益緩衝器的形式，當所述第一放大器的輸出被充電到一個穩態值後，關閉SW1，斷開開關SW3、SW2。在檢測到所述音頻輸入源電路有音頻信號輸出期間，所述隔直電容Cwt兩端電壓沒有變化，不產生dv/dt電流，不會產生「Pop」雜音。當所述音頻輸入源電路沒有音頻信號輸出期間，由於開關SW2關閉，開關SWl與開關SW3斷開，使所述隔直電容Cout的電壓在VCM下掉前便被SW2上拉至V,ef。也就是在整個關閉期間，所述隔直電容Crat兩端電壓也沒有變化，不產生dv/dt電流，也不會產生「click」雜音。因此，本發明從根本上消除「Pop」雜音以及「click」雜音，同時不影響音頻信號的THD (總諧波失真)指標和音頻功放的有效驅動能力，也沒有延長掉電時間。在檢測到音頻信號輸出後，僅僅等待所述第一放大器的輸出被充電到一個穩態值的時間(即建立時間)，該時間非常短，一般為納秒級。
為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的實施例，對於本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據提供的附圖獲得其他的附圖。圖1為現有技術公開的一種單端連接方式的音頻功放電路圖；圖2為現有技術中消除音頻器件單端連接時產生雜音電路的電路圖；圖3為本發明實施例公開的第一種帶隔離直電容的音頻功放雜音抑制電路的示意圖；圖4為本發明實施例一中公開的基準偏置電壓Vref產生電路的電路圖；圖5為本發明實施例一中公開的共模電平VCM產生電路的電路圖；圖6為本發明實施例一中公開的音頻輸入源電路的電路圖；圖7為本發明實施例一中公開的開關邏輯控制電路的電路圖；圖8為本實施例一中的共模電平VCM、節點3以及本實施例一中公開的開關邏輯控制電路產生的控制信號S1、S2、S3之間的邏輯時序關係圖；圖9為本發明公開的第二種帶隔離直電容的音頻功放雜音抑制電路的示意圖；圖10為本發 明實施例二公開的開關邏輯控制電路的電路圖；圖11為本發明實施例二中VCM以及本實施例公開的開關邏輯控制電路產生控制信號S0、S1、S2、S3、S4之間的邏輯時序關係圖。
具體實施例方式為了引用和清楚起見，下文中使用的技術名詞的說明、簡寫或縮寫總結如下:PGA:ProgrammabIe Gain Amplifier,可調增益放大器；DAC:Digital to Analog Converter,數模轉換器。下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基於本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬於本發明保護的範圍。請參閱附圖3，為本發明實施例公開的第一種帶隔離直電容的音頻功放雜音抑制電路的示意圖，所述電路可以包括:基準偏置電壓產生電路101、開關邏輯控制電路
102、第一放大器103、第一反饋比例電阻R3、第二反饋比例電阻R4、共模電平VCM產生電路104、音頻輸入源電路105、隔直電容C-、第一消音開關SW1、第二消音開關SW2以及第三消音開關SW3。為了讓圖3完整，所以畫出了耳機負載，當然，不一定是耳機負載，只要是具有這種電路結構的就屬於本發明的保護範圍。圖3中音頻輸入源電路的狀態是由使能信號EN決定的，如果所述使能信號EN無效，則所述音頻輸入源處於待機狀態，如果所述使能信號有效，則所述音頻輸入源處於工作狀態。只要所述音頻輸入源電路中向外輸出音頻信號，那麼圖3中的開關邏輯控制電路中的使能信號EN就有效，所述開關邏輯控制電路就處於正常工作狀態。其中:所述基準偏置電壓Vief產生電路101的輸出端與所述第二消音開關SW2的第一端相連；所述第二消音開關SW2的第二端分別與所述第一消音開關SWl的第一端、所述第二反饋比例電阻R4的第一端以及所述隔直電容Crat的一端相連；所述第二消音開關SW2的控制端由所述開關邏輯控制電路102輸出的控制信號S2控制；所述第一消音開關SWl的第二端分別與所述第三消音開關SW3的第一端和所述第一放大器103的輸出端相連；所述第一消音開關SWl的控制端由所述開關邏輯控制電路102輸出的控制信號SI控制；所述第二反饋比例電阻R4的第二端分別與所述第三消音開關SW3的第二端、所述第一反饋比例電阻R3的第一端、所述第一反饋比例電阻R3的第二端和所述音頻輸入源電路105相連；所述第三消音開關SW3的控制端由所述開關邏輯控制電路102輸出的控制信號S3控制；所述共模電平產生電路104提供共模電平VCM至所述第一放大器103的同相輸入端。所述基準偏置電壓V,ef產生電路101產生與溫度和電源電壓均不相關的基準源，為其他偏置電壓或偏置電流提供參考。所述共模電平VCM產生電路104用來產生與所述基準偏置電壓同樣大小的電壓,通常均為電源與地電平的二分之一。所述第一放大器
103、所述第一反饋比例電阻R3以及所述第二反饋比例電阻R4共同精確的控制了所述音頻輸入源電路105輸出信號的放大倍數以及驅動負載能力的大小；所述開關邏輯控制電路102產生的控制信號分別用來控制第一消音開關SW1、第二消音開關SW2以及第三消音開關SW3的閉合與斷開，所述第一消音開關SW1、所述第二消音開關SW2以及所述第三消音開關SW3的開啟和關閉的不同時序組合對消除雜音信號有這重要作用，具體如下:在檢測到所述音頻輸入源電路105沒有音頻信號輸出的情況下，所述開關邏輯控制電路102產生的邏輯控制信號S2控制所述第二消音開關SW2閉合，所述開關邏輯控制電路102產生的邏輯控制信號SI控制所述第一消音開關SWl斷開，此時節點3的電壓被拉至基準偏置電壓VMf ;當然為了節能，在所述音頻輸入源電路105沒有音頻信號輸出的情況下，所述開關邏輯 控制電路103產生的邏輯控制信號S3控制所述第三消音開關SW3斷開。在檢測到所述音頻輸入源電路105有音頻信號輸出的情況下，所述開關邏輯控制電路102產生的邏輯控制信號S2、S3、SI分別控制所述第二消音開關SW2與所述第三消音開關SW3閉合，所述第一消音開關SWl斷開，此時所述第一放大器103被接成單位增益緩衝形式，該第一放大器103的輸出跟隨共模電平VCM,在檢測到所述第一放大器103的輸出電壓值穩定後，所述開關邏輯控制電路102產生邏輯控制信號SI控制所述第一消音開關SWl關閉，產生的邏輯控制信號S2、S3分別控制所述第二消音開關SW2與所述第三消音開關SW3斷開。在整個期間節點3的電壓沒有發生變化，不會產生dv/dt電流，所以不會產生「Pop」雜音。優選的，所述基準偏置電壓產生電路101包括:帶隙基準BGR 201、緩衝器Buf 202以及第一電容Cl，如圖4所示，為所述基準偏置電壓VMf產生電路的電路圖，其中:所述緩衝器Buf 202的輸入端與所述帶隙基準BGR 201相連，所述緩衝器Buf202輸出端分別與所述第一電容Cl的一端以及所述第二消音開關SW2的第一端相連，所述第一電容Cl的另一端接地。優選的，所述共模電平VCM產生電路104包括所述基準偏置電壓產生電路101、第二放大器301以及第二電容C2，如圖5所示，為所述共模電平VCM產生電路104的電路圖，其中:所述基準偏置電壓產生電路101的輸出端與所述第二放大器301的同相輸入端相聯；所述第二放大器301的輸出端分別與所述第二電容C2的一端和所述第二放大器301的反相輸入端相連；所述第二電容C2的另一端接地。其中，所述共模電平VCM產生電路104需要外接uF級的所述第二電容C2，以提高對電源電壓和地電平幹擾的抑制能力。
優選的，所述音頻輸入源電路105包括:麥克風插口 401、話筒插口 402、高清晰數字錄音口 403、第一可調增益放大器404、第二可調增益放大器405、數摸轉換器406、第一音頻開關Kl，第二音頻開關K2以及第三音頻開關K3，如圖6所示，為所述音頻輸入源電路105的電路圖，其中:所述麥克風插口 401與第一可調增益放大器404 (PGA)的輸入端相連，所述第一可調增益放大器404的輸出端通過所述第一音頻開關Kl與所述第一放大器103的反相輸入端相連；所述話筒插口 402與第二可調增益放大器405的輸入端相連，所述第二可調增益放大器405的輸出端通過所述第二音頻開關K2與所述第一放大器103的反相輸入端相連；所述高清晰數字錄音口 403與數摸轉換器406的輸入端相連，所述數摸轉換器406的輸出端通過所述第三音頻開關K3與所述第一放大器的反相輸入端相連。圖6中的使能信號EN決定著所述音頻輸入源的狀態，所述音頻輸入源可以包括三種插口:麥克風插口、話筒插口以及高清晰數字錄音插口，在這三條線路中均有使能信號EN控制相應線路的工作狀態，如果所述第一可調增益放大器的使能信號有效，則表明所述音頻輸入源可以輸出從麥克風獲取的音頻信號，根據實際情況三條線路中的使能信號可以都有效，也可以都無效，也可以一個有效兩個無效，或兩個有效一個無效，隨實際情況而定。所述音頻輸入源中只要有一個線路有音頻信號輸出，那麼所述音頻輸入源電路就處於正常工作狀態，則所述開關邏輯控制電路中的使能信號EN就有效。工作原理如下:麥克風插口，話筒插口以及高清晰數字錄音口為三種不同的音頻輸入源，第一 PGA和第二 PGA用來將從相應的插口送入的音頻信號放大到所述第一放大器可處理的信號範圍，所述DAC用來將計算機存儲設備中的二進位編碼文件轉化成所述第一放大器可處理的音頻信號。電晶體開關K1，K2，K3組成通道選擇器，需要哪一路音頻輸入源輸出將該路的電晶體開關閉合即可。所述第一消音 開關SWl可以為MOS管，此時所述第一消音開關SWl的第一端為源極、第二端為漏極以及控制極為柵極或第一端為漏極、第二端為源極以及控制極為柵極；所述第一消音開關SWl也可以為電晶體，此時所述第一消音開關SWl的第一端為發射極，第二端為集電極和控制端為基極。所述第二消音開關SW2可以為MOS管，此時所述第二消音開關SW2的第一端為源極、第二端為漏極以及控制極為柵極或第一端為漏極、第二端為源極以及控制極為柵極；所述第二消音開關SW2還可以為電晶體，此時所述第二消音開關SW2的第一端集電極、第二端為發射極和控制端為基極。同理所述第三消音開關SW3可以為MOS管，所述第三消音開關SW3的第一端為源極、第二端為漏極以及控制極為柵極或第一端為漏極、第二端為源極以及控制極為柵極；所述第三消音開關SW3還可以為電晶體，所述第三消音開關SW3的第一端為發射極、第二端為集電極和控制端為基極。這三個消音開關可以同為MOS管，也可以同為電晶體，也可以一部分為電晶體一部分為MOS管，根據不同的需要而定。優選的，所述開關邏輯控制電路102包括:第二 RS鎖存器501、五個非門以及兩個與非門，M個D觸發器，所述M為大於或等於2的自然數，請參閱圖7，為所述開關邏輯控制電路的電路圖，由於D觸發器可能有多個，所以採用」表示D觸發器的省略，其中:第一個D觸發器502的D端與所述第一個D觸發器502的反相輸出端相連；所述第一個D觸發器502的CLK端與時鐘信號相連；所述第一個D觸發器502的反相輸出端與第二個D觸發器的CLK端相連；所述第二個D觸發器502的D端與所述第二個D觸發器的反相輸出端相連，以此類推，所述第M-1個D觸發器的反相輸出端與第M個D觸發器的CLK端相連，所述第M個D觸發器503的D端與所述第M個觸發器的反相輸出端相連；所述第M個D觸發器503的同相輸出端與所述第二 RS鎖存器的S端相連；所述第二 RS鎖存器504的Q端分別與第一個與非門505的第一輸入端以及第一個非門506的輸入端相連；所述第一個與非門505的第二輸入端與第二個與非門507的第二輸入端相連；所述第一個非門506的輸出端與所述第二個與非門507的第一輸入端相連；第三個非門508的輸入端為使能信號509輸入端,所述第三個非門508的輸出端分別與所述第一個D觸發器502的RESET端、第二個D觸發器的RESET端、第M-1個D觸發器的RESET端、第M個D觸發器503的RESET端以及所述第二 RS鎖存器501的R端相連；所述第二 RS鎖存器501的R端與第四個非門510的輸入端相連，所述第四個非門510的輸出端與所述第二個與非門507的第二輸入端相連；所述第二個與非門507的輸出端與第五個非門511的輸入端相連，所述第五個非門511的輸出端為控制信號S3 ;所述第一個與非門505的輸出端與第二個非門512的輸入端相連；所述第二個非門512的輸出端為控制型號SI，所述第一個與非門505的輸出端為控制信號S2。其工作原理如下:當使能信號EN(所述使能信號EN與圖6中的使能信號是同一個使能信號)有效後(本發明實施例中假設『0』電平無效，『I』電平為有效)，由D觸發器組成的計數器開始起記數，它記錄從EN有效後時鐘信號CLK跳轉的次數，每記錄一次就經過一個時鐘的延遲，該計數器跳出記數。該計數器輸出的信號經所述第二 RS鎖存器鎖存。然後經過基本邏輯門單元綜合處理產生開關邏輯控制信號S1，S2，S3。如圖8所示，為本實施例公開的開關邏輯控制電路產生的控制信號S1、S2、S3、共模電平VCM、節點3之間的邏輯時序關係。其中，為了畫圖方便，將同一個信號電平相同的地方用」表示，只畫出了各個信號不同的部分，需要注意的是，控制信號SI，S2，S3在開啟後一定要等待共模電平VCM充電穩定後才能開始跳轉，也就是說，開關跳轉延`遲時間t2 ( 一般為ms級)，要大於所述共模電平VCM的充電時間tl。所述控制信號S1，S2以及S3分別用來控制所述第一消音開關SW1，所述第二消音開關SW2以及所述第三消音開關SW3的開啟和關閉狀態，所述第一消音開關SW1、所述第二消音開關SW2以及所述第三消音開關SW3的狀態在音頻輸入源電路開啟和關斷期間的不同時序組合對消除雜音信號起著重要作用。下面結合圖8的開關邏輯時序圖和圖3所示的電路示意圖來詳細說明本發明實施例中的雜音消除原理:起始時，EN信號為0，音頻輸入源電路處於待機狀態，所述第一消音開關SWl以及所述第三消音開關SW3斷開，所述第二消音開關SW2閉合，節點3被拉至基準源參考電壓Vref0而後某一時刻(時刻A),在檢測到所述音頻輸入源電路中有音頻信號輸出時，EN信號置I。此時所述第一消音開關SWl斷開，所述第二消音開關SW2以及所述第三消音開關SW3關閉，所述第一放大器接成單位增益放大器的形式，節點2的電位隨著所述共模電壓VCM的充電逐漸抬高，直到時間tl後，所述共模電壓VCM趨於穩定。此階段節點3保持被拉至基準參考電壓Vref，節點2的電壓隨著VCM被充電而趨向節點3的電平。此處VCM的快速充電有助於帶隔離直電容的音頻功放雜音抑制電路的快速啟動。經過時間t2(t2 > tl)後，當節點2的電位被認定為足夠穩定後，所述第一消音開關SWl關閉，所述第二消音開關SW2以及所述第三消音開關SW3斷開。節點3被拉至與節點2電位相等。此時所述第一放大器與第一反饋比例電阻R3以及所述第二反饋比例電阻R4連接成閉環音頻功率放大器形式，此時音頻信號可以正常的輸出。由於此時所述第一放大器連接成閉環形式，節點2的電位等同節點I的電位，而節點I的電位與共模偏置電平VCM相等，即節點3被拉至所述共模電平VCM。需要強調的是，所述第一消音開關SWl不是處於所述第一放大器的反饋環路上，因而不會惡化音頻輸出的性能指標。在一定時間內沒有檢測到音頻信號輸出時則，音頻輸入源電路通道選擇置斷開，EN信號置0，此時所述第二消音開關SW2關閉，所述第一消音開關SWl以及所述第三消音開關SW3斷開，節點3又被拉至基準源參考電壓Vref。由於VCM掉電不會影響節點3的電平，允許其自由掉電。整個過程中可以看到，節點3要麼被拉至基準參考電平Vref，要麼被拉至共模參考電平VCM。而VCM由Vref產生的，且數值上與Vref相等。也就是說，節點3在整個過程中的電平是沒有變化的。因此電容兩端不會產生dv/dt突變電流，耳機負載上也不會產生壓降，輸出不會產生雜音信號。本發明實施例，在檢測到所述音頻輸入源電路有音頻信號輸出期間，所述隔直電容Crat兩端電壓沒有變化，不產生dv/dt電流，不會產生「Pop」雜音。當所述音頻輸入源電路沒有音頻信號輸出期間，由於開關SW2關閉，開關SWl與開關SW3斷開，使所述隔直電容Cout的電壓在VCM下掉前便被SW2上拉至V,ef。也就是在整個關閉期間，所述隔直電容Cwt兩端電壓也沒有變化，不產生dv/dt電流，也不會產生「click」雜音。因此，本發明從根本上消除「Pop」雜音以及「click」雜音，同時不影響音頻信號的THD (總諧波失真)指標和音頻功放的有效驅動能力，也沒有延長掉電時間。在檢測到音頻信號輸出後，僅僅等待所述第一放大器的輸出被充電到一個穩態值的時間(即建立時間)，該時間非常短，一般為納秒級。
實施例二基準偏置電壓VMf是所有偏置電壓的參考源，精度非常之高(一般還會通過trimming的辦法對其微調)。除性能要求特別苛刻的電路，一般不允許直接用基準偏置電壓作為參考源。所以本實施例的辦法是通過比例電阻分壓直接從電源電壓VCC獲取偏置源。請參閱圖9，為本發明公開的第二種帶隔離直電容的音頻功放雜音抑制電路的示意圖，該電路中的基準偏置電壓產生電路、開關邏輯控制電路901以及共模電平VCM產生電路902與實施例一中的不同，其它相同，並在此基礎上還包括:電源VCC、第三電阻R5、第四電阻R6、第零消音開關SWO以及第四消音開關SW4。圖9中音頻輸入源的使能信號EN決定著所述音頻輸入源的狀態，如果所述使能信號EN無效，則所述音頻輸入源處於待機狀態，如果所述使能信號有效，則所述音頻輸入源處於工作狀態。只要所述音頻輸入源電路中向外輸出音頻信號，那麼圖9中的開關邏輯控制電路中的使能信號EN就有效，所述開關邏輯控制電路就處於正常工作狀態。優選的，所述基準偏置電壓產生電路具體包括:電源VCC、第五電阻R5以及第四電阻R6，其中:
所述電源VCC的輸出端通過所述第三電阻R5與所述第二消音開關SW2的第一端相連；所述第二消音開關SW2第二端分別與所述第四電阻R6的第一端、所述第一消音開關Sffl的第一端和所述第二電阻R4第二端相連；所述第四電阻R6的第二端接地；所述共模電壓VCM產生電路可以包括:上述基準偏置電壓產生電路、以及第三放大器以及第三電容，其中:所述基準偏置電壓產生電路的輸出端與所述第三放大器的同相輸入端相聯；所述第三放大器的輸出端分別與所述第三電容的一端和所述第三放大器的反相輸入端相連；所述第三電容的另一端接地。所述共模電壓VCM產生電路還可以如實施例一中的共模電壓VCM產生電路。相應的，所述一種帶隔離直電容的音頻功放雜音抑制電路還包括:第零消音開關SffO以及第四消音開關SW4，其中:所述第四消音開關SW4的第一端與所述第四電阻R6的第一端相連，所述第四消音開關SW4的第二端與所述第二消音開關SW2的第二端相連，所述第四消音開關SW4的控制端由所述開關控制電路產生的控制信號S4控制；所述第零消音開關SWO的第一端與所述第一放大器的反相輸出端相連，所述第零消音開關SWO的第二端分別與所述第一電阻R3的第一端和所述第二電阻R4的第一端相連，所述第零消音開關SWO的控制端由所述開關控制電路產生的控制信號SO控制；在檢測到所述音頻輸入源電路沒有音頻信號輸出的情況下，所述開關邏輯控制電路產生的邏輯控制信號S2控制所述第二消音開關SW2閉合，所述開關邏輯控制電路產生的邏輯控制信號S4控制所述第四消音開關SW4閉合，所述開關邏輯控制電路產生的邏輯控制信號SI控制所述第一消音·開關SWl斷開，所述開關邏輯控制電路產生的邏輯控制信號SO控制所述第零消音開關SWO斷開；在檢測到所述音頻輸入源電路有音頻信號輸出的情況下，所述開關邏輯控制電路產生的邏輯控制信號S2、S3、S4、S1以及SO分別控制所述第二消音開關SW2、所述第三消音開關SW3以及所述第四消音開關SW4閉合，所述第一消音開關SWl以及所述第零消音開關SWO斷開，在檢測到所述第一放大器的輸出電壓值穩定後，所述開關邏輯控制電路產生邏輯控制信號SI控制所述第一消音開關SWl關閉以及所述開關邏輯控制電路產生邏輯控制信號SO控制所述第零消音開關SWO關閉，產生的邏輯控制信號S2、S3以及S4分別控制所述第二消音開關SW2、所述第三消音開關SW3以及所述第四消音開關SW4斷開。在所述音頻輸入電路剛剛有音頻信號輸出的情況下，如果沒有所述第零消音開關SW0，那麼在所述第三消音開關SW3以及所述第四消音開關SW4閉合後，所述第一放大器的反向輸入端的電壓會被拉低；在檢測到所述第一放大器的輸出電壓值穩定的情況下，如果沒有所述第四消音開關SW4，所述節點3的電壓就會被拉低，這兩種情況都會影響到所述隔離直電容的電壓，使所述電路產生「Pop-clikc」音，所以必須要有所述第零消音開關SWO以及所述第四消音開關SW4。具體的，所述第零消音開關SWO可以為MOS管，所述第零消音開關SWO的第一端為源極、第二端為漏極以及控制極為柵極或第一端為漏極、第二端為源極以及控制極為柵極；所述第零消音開關SWO還可以為電晶體，所述第零消音開關SWO的第一端為發射極，第二端為集電極和控制端為基極。所述第四消音開關SW4可以為MOS管，所述第四消音開關SW4的第一端為源極、第二端為漏極以及控制極為柵極或第一端為漏極、第二端為源極以及控制極為柵極；所述第四消音開關SW4還可以為電晶體，所述第四消音開關SW4的第一端發電極、第二端為集射極和控制端為基極。優選的，在本發明實施例中由於增加了所述第零消音開關SWO以及所述第四消音開關SW4，所述開關邏輯控制電路與實施例一中的不同，包括:第一 RS鎖存器、六個非門、三個與非門以及N個D觸發器所述N為大於或等於2的自然數，如圖10所示，為本發明實施例二公開的開關邏輯控制電路的電路圖，由於D觸發器可能有多個，所以採用」表示D觸發器的省略，其中:第一個D觸發器801的D端與所述第一個D觸發器801的反向輸出端相連，所述第一個D觸發器801的CLK端與時鐘信號相連，所述第一個D觸發器801的反向輸出端與第二個D觸發器的CLK端相連；所述第二個D觸發器的D端與所述第二個觸發器的反向輸出端相連，以此類推，所述第N-1個D觸發器的反向輸出端與第N個D觸發器802的CLK端相連，所述第N個D觸發器的D端與所述第N個觸發器的反向輸出端相連；所述第N個D觸發器的同相輸出端與所述第一 RS鎖存器803的S端相連；所述第一 RS鎖存器803的Q端分別與第一個與非門804的第一輸入端、第二個與非門805的第一輸入端以及第一個非門806的輸入端相連；所述第一個與非門804的第二輸入端分別與所述第二個與非門805的第二輸入端以及第三個與非門807的第一輸入端相連；所述第三個與非門807的第二輸入端與所述第一個非門806的輸出端相連；第二個非門808的輸入端為使能信號EN(對於所述使能信號EN的描述請參考實施例一中圖6裡對開關 邏輯控制電路以及音頻輸入源電路中使能信號的描述)輸入端，所述第二個非門808的輸出端分別與所述第一個D觸發器801的RESET端、第二個D觸發器的RESET端、第N-1個D觸發器的RESET端、第N個D觸發器802的RESET端以及所述第一RS鎖存器803的R端相連，所述第一 RS鎖存器803的R端與第三個非門809的輸入端相連；所述第三個非門809的輸出端與所述第三個與非門807的第二輸入端相連；所述第一個與非門804的輸出端輸出所述邏輯控制信號S4 ;所述第一個與非門804的輸出端與第四個非門810的輸入端相連，所述第四個非門810的輸出端輸出所述邏輯控制信號SO ;所述第二個與非門805的輸出端輸出邏輯控制信號S2 ;所述第二個與非門805的輸出端與所述第五個非門811的輸入端相連,所述第五個非門811的輸出端輸出所述邏輯控制信號SI ;所述第三個與非門807的輸出端與第六個非門812的輸入端相連，所述第六個非門812的輸出端輸出所述邏輯控制信號S3。如圖11所示，為本發明實施例二中VCM以及本實施例公開的開關邏輯控制電路產生控制信號S0、S1、S2、S3、S4之間的邏輯時序關係圖。由圖11中可以看出控制信號SO與SI, S2與S4的邏輯時序是一樣的。圖中所述使能信號EN與實施例一中的相同,標不所述音頻輸入源電路的工作狀態，其中，為了畫圖方便，將同一個信號電平相同的地方用」表示，只畫出了各個信號不同的部分。結合圖11的時序圖與圖9所示的電路示意圖對本發明實施例消除原理進行說明:起始時，所述音頻輸入源電路處於待機狀態，所述第零消音開關SW0、所述第一消音開關SWl以及所述第三消音開關SW3斷開，所述第二消音開關SW2以及所述第四消音開關SW4關閉，節點3被拉至(R6/ (R5+R6)) *VCC。為了使節點3處的電壓穩定不變，設計R5，R6時應保證(R6/ (R5+R6)) ·*VCC的值與所述V,ef值相等。在檢測到所述音頻輸入源電路中有音頻信號輸出時，控制所述第零消音開關SWO以及所述第一消音開關SWl斷開，所述第二消音開關SW2、所述第三消音開關SW3以及所述第四消音開關SW4關閉。斷開所述第一消音開關SW1，關閉所述第三消音開關SW3的作用是使所述第一放大器連接成單位增益緩衝器形式，從而使節點2跟隨VCM快速上電。所述第零消音開關SWO斷開，是為了防止節點I在VCM充電初期，其上電位較低，通過第二電阻R4將所述節點3的電位拉低。此時節點3保持電位(R6/(R5+R6))*VCC，實施例一中的電路不存在此問題，因為參考源VMf有較強驅動能力，不會被拉低。共模電平VCM足夠穩定後，所述第二消音開關SW2、所述第三消音開關SW3以及所述第四消音開關SW4斷開，所述第零消音SWO以及所述第一消音開關SWl關閉，此時節點3被拉至共模電平VCM。沒有音頻輸出時，所述音頻輸入電路處於待機狀態，所述第零消音開關SW0、所述第一消音開關SWl以及所述第三消音開關SW3斷開，所述第二消音開關SW2以及所述第四消音開關SW4關閉，使節點3重新被拉至(R6/ (R5+R6)) *VCC。VCM不影響節點3，其自由掉電即可。由以上分析可知，整個過程，節點3被拉至2個不同的參考源，分別為(R6/(R5+R6)) *VCC和VCM，若設計中保證這兩個電平的電位相等，則節點3在整個過程中的電壓均不會變化。因此，輸出是不會有雜音產生的。本說明書中各個實施例採用遞進的方式描述，每個實施例重點說明的都是與其他實施例的不同之處，各個實施例之間相同相似部分互相參見即可。對於實施例公開的裝置而言，由於其與實施例公開的方法相對應，所以描述的比較簡單，相關之處參見方法部分說明即可。還需要說明的是，在本文中，諸如第一和第二等之類的關係術語僅僅用來將一個實體或者操作與另一個實體或操作區分開來，而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關係或者順序。而且，術語「包括」、「包含」或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設
備所固有的要素。在沒有更多限制的情況下，由語句「包括一個......」限定的要素，並不
排除在包括所述要素的過程、方法、物品或者設備中還存在另外的相同要素。結合本文中所公開的實施例描述的方法或算法的步驟可以直接用硬體、處理器執行的軟體模塊，或者二者的結合來實施。軟體模塊可以置於隨機存儲器(RAM)、內存、只讀存儲器(ROM)、電可編程ROM、電可擦除可編程ROM、寄存器、硬碟、可移動磁碟、CD-ROM、或技術領域內所公知的任意其它形式的存儲介質中。對所公開的實施例的上述說明，使本領域專業技術人員能夠實現或使用本發明。對這些實施例的多種修改對本領域的專業技術人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發明的精神或範圍的情況下，在其它實施例中實現。因此，本發明將不會被限制於本文所示的這些實施例，而是要符合與本文所公開的原理和新穎特點相一致的最寬的範圍。
權利要求
1.一種帶隔離直電容的音頻功放雜音抑制電路，其特徵在於，包括:基準偏置電壓Vref產生電路、開關邏輯控制電路、第一放大器、第一反饋比例電阻R3、第二反饋比例電阻R4、共模電平VCM產生電路、音頻輸入源電路、隔直電容(；ut、第一消音開關SWl、第二消音開關SW2以及第三消音開關SW3 ； 所述基準偏置電壓Vref產生電路的輸出端與所述第二消音開關SW2的第一端相連；所述第二消音開關SW2的第二端分別與所述第一消音開關SWl的第一端、所述第二反饋比例電阻R4的第一端以及所述隔直電容Crat的一端相連；所述第二消音開關SW2的控制端由所述開關邏輯控制電路輸出的控制信號S2控制；所述第一消音開關SWl的第二端分別與所述第三消音開關SW3的第一端和所述第一放大器的輸出端相連；所述第一消音開關SWl的控制端由所述開關邏輯控制電路輸出的控制信號SI控制；所述第二反饋比例電阻R4的第二端分別與所述第三消音開關SW3的第二端、所述第一反饋比例電阻R3的第一端、所述第一反饋比例電阻R3的第二端和所述音頻輸入源電路相連；所述第三消音開關SW3的控制端由所述開關邏輯控制電路輸出的控制信號S3控制； 所述共模電平產生電路提供共模電平VCM至所述第一放大器的同相輸入端； 在檢測到所述音頻輸入源電路沒有音頻信號輸出的情況下，所述開關邏輯控制電路產生的邏輯控制信號S2控制所述第二消音開關SW2閉合，所述開關邏輯控制電路產生的邏輯控制信號SI控制所述第一消音開關SWl斷開； 在檢測到所述音頻輸入源電路有音頻信號輸出的情況下，所述開關邏輯控制電路產生的邏輯控制信號S2、S3、SI分別控制所述第二消音開關SW2與所述第三消音開關SW3閉合，所述第一消音開關SWl斷開，在檢測到所述第一放大器的輸出電壓值穩定後，所述開關邏輯控制電路產生邏輯控制信號SI控制所述第一消音開關SWl關閉，產生的邏輯控制信號S2、S3分別控制所述第二消音開關SW2與所述第三消音開關SW3斷開。
2.根據權利要求1所述電路，其特徵在於，所述第一消音開關SWl為MOS管，所述第一消音開關SWl的第一端為源極`、第二端為漏極以及控制極為柵極或第一端為漏極、第二端為源極以及控制極為柵極，或者，所述第一消音開關SWl為電晶體，所述第一消音開關SWl的第一端為發射極，第二端為集電極和控制端為基極； 所述第二消音開關SW2為MOS管，所述第二消音開關SW2的第一端為源極、第二端為漏極以及控制極為柵極或第一端為漏極、第二端為源極以及控制極為柵極，或者，所述第二消音開關SW2為電晶體，所述第二消音開關SW2的第一端集電極、第二端為發射極和控制端為基極; 所述第三消音開關SW3為MOS管，所述第三消音開關SW3的第一端為源極、第二端為漏極以及控制極為柵極或第一端為漏極、第二端為源極以及控制極為柵極，或者，所述第三消音開關SW3為電晶體，所述第三消音開關SW3的第一端為發射極、第二端為集電極和控制端為基極。
3.根據權利要求1所述電路，其特徵在於，所述開關邏輯控制電路具體包括:第二RS鎖存器、五個非門以及兩個與非門，M個D觸發器，所述M為大於或等於2的自然數，其中: 第一個D觸發器的D端與所述第一個D觸發器的反相輸出端相連；所述第一個D觸發器的CLK端與時鐘信號相連；所述第一個D觸發器的反相輸出端與第二個D觸發器的CLK端相連；所述第二個D觸發器的D端與所述第二個D觸發器的反相輸出端相連，以此類推，所述第M-1個D觸發器的反相輸出端與第M個D觸發器的CLK端相連，所述第M個D觸發器的D端與所述第M個觸發器的反相輸出端相連； 所述第M個D觸發器的同相輸出端與所述第二 RS鎖存器的S端相連； 所述第二 RS鎖存器的Q端分別與第一個與非門的第一輸入端以及第一個非門的輸入端相連；所述第一個與非門的第二輸入端與第二個與非門的第二輸入端相連；所述第一個非門的輸出端與所述第二個與非門的第一輸入端相連； 第三個非門的輸入端為使能信號輸入端，所述使能信號標示所述音頻輸入源電路的工作狀態，所述第三個非門的輸出端分別與所述第一個D觸發器的RESET端、第二個D觸發器的RESET端、第M-1個D觸發器的RESET端、第M個D觸發器的RESET端以及所述第二 RS鎖存器的R端相連；所述第二 RS鎖存器的R端與第四個非門的輸入端相連，所述第四個非門的輸出端與所述第二個與非門的第二輸入端相連； 所述第二個與非門的輸出端與第五個非門的輸入端相連，所述第五個非門的輸出端為控制信號S3 ;所述第一個與非門的輸出端與第二個非門的輸入端相連；所述第二個非門的輸出端為控制型號SI，所述第一個與非門的輸出端為控制信號S2。
4.根據權利要求1所述電路，其特徵在於，所述基準偏置電壓產生電路具體包括:帶隙基準BGR、緩衝器Buf以及第一電容Cl，其中: 所述緩衝器Buf的輸入端與所述帶隙基準BGR相連，所述緩衝器Buf的輸出端分別與所述第一電容Cl的一端以及所述第二消音開關SW2的第一端相連,所述第一電容Cl的另一端接地。
5.根據權利要求1所述電路，其特徵在於，所述基準偏置電壓產生電路具體包括:電源VCC、第三電阻R5以及第四電阻R6，其中: 所述電源VCC的輸出端通過所述第三電阻R5與所述第二消音開關SW2的第一端相連；所述第二消音開關SW2第二端分別與所述第四電阻R6的第一端、所述第一消音開關SWl的第一端和所述第二電阻R4第二端相連；所述第四電阻R6的第二端接地； 相應的，所述一種帶隔離直電容的音頻功放雜音抑制電路還包括:第零消音開關SWO以及第四消音開關SW4，其中: 所述第四消音開關SW4的第一端與所述第四電阻R6的第一端相連，所述第四消音開關SW4的第二端與所述第二消音開關SW2的第二端相連，所述第四消音開關SW4的控制端由所述開關控制電路產生的控制信號S4控制；所述第零消音開關SWO的第一端與所述第一放大器的反相輸出端相連，所述第零消音開關SWO的第二端分別與所述第一電阻R3的第一端和所述第二電阻R4的第一端相連，所述第零消音開關SWO的控制端由所述開關控制電路產生的控制信號SO控制； 在檢測到所述音頻輸入源電路沒有音頻信號輸出的情況下，所述開關邏輯控制電路產生的邏輯控制信號S2控制所述第二消音開關SW2閉合，所述開關邏輯控制電路產生的邏輯控制信號S4控制所述第四消音開關SW4閉合，所述開關邏輯控制電路產生的邏輯控制信號SI控制所述第一消音開關SWl斷開，所述開關邏輯控制電路產生的邏輯控制信號SO控制所述第零消音開關SWO斷開； 在檢測到所述音頻輸入源電路有音頻信號輸出的情況下，所述開關邏輯控制電路產生的邏輯控制信號S2、S3、S4、S1以及SO分別控制所述第二消音開關SW2、所述第三消音開關SW3以及所述第四消音開關SW4閉合，所述第一消音開關SWl以及所述第零消音開關SWO斷開，在檢測到所述第一放大器的輸出電壓值穩定後，所述開關邏輯控制電路產生邏輯控制信號SI控制所述第一消音開關SWl關閉以及所述開關邏輯控制電路產生邏輯控制信號SO控制所述第零消音開關SWO關閉，產生的邏輯控制信號S2、S3以及S4分別控制所述第二消音開關SW2、所述第三消音開關SW3以及所述第四消音開關SW4斷開。
6.根據權利要求5所述電路，其特徵在於，所述第零消音開關SWO為MOS管，所述第零消音開關SWO的第一端為源極、第二端為漏極以及控制極為柵極或第一端為漏極、第二端為源極以及控制極為柵極，或者，所述第零消音開關SWO為電晶體，所述第零消音開關SWO的第一端為發射極，第二端為集電極和控制端為基極； 所述第四消音開關SW4為MOS管，所述第四消音開關SW4的第一端為源極、第二端為漏極以及控制極為柵極或第一端為漏極、第二端為源極以及控制極為柵極，或者，所述第四消音開關SW4為電晶體，所述第四消音開關SW4的第一端發電極、第二端為集射極和控制端為基極。
7.根據權利要求4或5所述電路，其特徵在於，所述共模電平產生電路具體包括:第二放大器以及第二電容C2，其中: 所述基準偏置電壓產生電路的輸出端與所述第二放大器的同相輸入端相聯； 所述第二放大器的輸出端分別與所述第二電容C2的一端和所述第二放大器的反相輸入端相連； 所述第二電容C2的另一端接地。
8.根據權利要求5所 述電路，其特徵在於，所述開關邏輯控制電路具體包括:第一RS鎖存器、六個非門、三個與非門以及N個D觸發器所述N為大於或等於2的自然數，其中: 第一個D觸發器的D端與所述第一個D觸發器的反向輸出端相連，所述第一個D觸發器的CLK端與時鐘信號相連,所述第一個D觸發器的反向輸出端與第二個D觸發器的CLK端相連；所述第二個D觸發器的D端與所述第二個觸發器的反向輸出端相連，以此類推，所述第N-1個D觸發器的反向輸出端與第N個D觸發器的CLK端相連，所述第N個D觸發器的D端與所述第N個觸發器的反向輸出端相連； 所述第N個D觸發器的同相輸出端與所述第一 RS鎖存器的S端相連； 所述第一 RS鎖存器的Q端分別與第一個與非門的第一輸入端、第二個與非門的第一輸入端以及第一個非門的輸入端相連；所述第一個與非門的第二輸入端分別與所述第二個與非門的第二輸入端以及第三個與非門的第一輸入端相連；所述第三個與非門的第二輸入端與所述第一個非門的輸出端相連； 第二個非門的輸入端為使能信號輸入端，所述使能信號標示所述音頻輸入源電路的工作狀態，所述第二個非門的輸出端分別與所述第一個D觸發器的RESET端、第二個D觸發器的RESET端、第N-1個D觸發器的RESET端、第N個D觸發器的RESET端以及所述第一 RS鎖存器的R端相連，所述第一 RS鎖存器的R端與第三個非門的輸入端相連；所述第三個非門的輸出端與所述第三個與非門的第二輸入端相連； 所述第一個與非門的輸出端輸出所述邏輯控制信號S4 ;所述第一個與非門的輸出端與第四個非門的輸入端相連，所述第四個非門的輸出端輸出所述邏輯控制信號SO ;所述第二個與非門的輸出端輸出邏輯控制信號S2 ;所述第二個與非門的輸出端與所述第五個非門的輸入端相連，所述第五個非門的輸出端輸出所述邏輯控制信號Si;所述第三個與非門的輸出端與第六個非門的輸入端相連，所述第六個非門的輸出端輸出所述邏輯控制信號S3。
9.根據權利要求1所述電路，其特徵在於，所述音頻輸入源電路具體包括: 麥克風插口、話筒插口、高清晰數字錄音口、第一可調增益放大器、第二可調增益放大器、數摸轉換器、第一音頻開關K1，第二音頻開關K2以及第三音頻開關K3，其中: 所述麥克風插口與第一可調增益放大器的輸入端相連，所述第一可調增益放大器的輸出端通過所述第一音頻開關Kl與所述第一放大器的反相輸入端相連； 所述話筒插口與第二可調增益放大器的輸入端相連，所述第二可調增益放大器的輸出端通過所述第二音頻開關K2與所述第一放大器的反相輸入端相連； 所述高清晰數字錄音口與數摸轉換器的輸入端相連，所述數摸轉換器的輸出端通過所述第三音頻開關K3與所述第一 放大器的反相輸入端相連。
全文摘要
本發明公開了一種帶隔離直電容的音頻功放雜音抑制電路，包括基準偏置電壓Vref產生電路、開關邏輯控制電路、第一放大器、第一反饋比例電阻R3、第二反饋比例電阻R4、共模電平VCM產生電路、音頻輸入源電路、隔直電容Cout、第一消音開關SW1、第二消音開關SW2以及第三消音開關SW3。在整個過程中，所述隔直電容Cout的電壓沒有變化，不會產生dv/dt電流，所以不會產生「Pop」雜音以及「click」雜音。
文檔編號H04R3/04GK103248985SQ20121002491
公開日2013年8月14日 申請日期2012年2月3日 優先權日2012年2月3日
發明者張亮, 胡勝發 申請人:安凱(廣州)微電子技術有限公司