薄膜電晶體及製備方法、陣列基板及製備方法、顯示裝置製造方法
2023-05-23 01:42:46 1
薄膜電晶體及製備方法、陣列基板及製備方法、顯示裝置製造方法
【專利摘要】本發明提供一種薄膜電晶體及其製造方法、陣列基板及其製備方法、顯示裝置，屬於顯示【技術領域】，其可解決現有的低溫多晶矽陣列基板製備工藝較為複雜的問題。本發明的薄膜電晶體包括柵極、源極、漏極、柵極絕緣層、有源層、鈍化層；其中，柵極、源極、漏極同層設置，且材料相同；柵極絕緣層設於柵極上方，有源層設置於柵極絕緣層上方，且柵極絕緣層、柵極、有源層三者圖案相同；鈍化層覆蓋所述源極、漏極、有源層，鈍化層中設有與源極位置對應的第一過孔、與漏極位置對應的第二過孔，與有源層位置所對應的第三過孔和第四過孔；第一電極連接線通過第一過孔和第三過孔將源極與所述有源層連接，第二電極連接線通過第二過孔和第四過孔將漏極與有源層連接。
【專利說明】
薄膜電晶體及製備方法、陣列基板及製備方法、顯示裝置
【技術領域】
[0001]本發明屬於顯示【技術領域】，具體涉及一種低溫多晶矽薄膜電晶體及其製備方法、陣列基板及其製備方法、顯示裝置。
【背景技術】
[0002]相對於液晶顯示器，有機發光二極體顯示器具有反應速度快、重量輕、可彎曲和廣視角等優點。而有源矩陣有機發光二極體(AMOLED)更具有驅動電流小和功耗低的優勢，適合於高解析度顯示器。有源矩陣有機發光二極體架構可使用非晶矽、多晶矽、氧化物半導體或有機薄膜電晶體驅動，由於非晶矽或有機薄膜電晶體的載流子遷移率與驅動電流小，驅動高亮度有機發光二極體所需的電壓較高且器件也較大。然而低溫多晶矽具有高達100cm2/V-s的遷移率，其高電流特性正好符合有機發光二極體嚴格的要求，低操作電壓與高密度的驅動架構使得有機發光二極體壽命較長。有別於傳統液晶顯示器電壓驅動的方式，有機發光二極體驅動所需為特殊電流驅動架構，還有為了克服灰階與面板均勻性所涉及的補償電路，往往在同一像素中需要2?6個薄膜電晶體，而低溫多晶矽薄膜電晶體高密度的布局特點，使得高亮度與高畫質的有機發光二極體面板更容易實現。目前成功商業化生產的AMOLED絕大部分使用低溫多晶矽的陣列基板。
[0003]在傳統的低溫多晶矽陣列基板製造工藝過程中，一般需要8?9道曝光。對圖1所示現有技術的低溫多晶矽陣列製造工藝進行說明。
[0004]通過等離子體增強化學氣相沉積(PECVD)，在整個基底I上形成二氧化矽(Si02)和氮化矽(SiN)薄膜的緩衝層2。其後利用PECVD或者其它化學(或物理)氣相沉積方法在緩衝層2上形成非晶矽薄膜(a-Si)。通過雷射退火(ELA)或者固相結晶(SPC)方法，使得a-Si結晶成為多晶矽薄膜。而後使用傳統曝光工藝刻蝕形成多晶矽有源層3。利用離子注入工藝進行低濃度離子摻雜，在多晶矽有源層3中形成薄膜電晶體要求的半導體溝道。
[0005]通過PECVD沉積Si02或Si02和SiN薄膜，在形成有源層3的基底I上形成柵極絕緣層4。通過磁控濺射等物理氣相沉積方法在柵極絕緣層4上沉積一種或者多種低電阻的金屬材料薄膜，利用光刻工藝形成柵極5。
[0006]在形成柵極5的基底I上，通過PECVD沉積Si02和SiN薄膜，通過曝光和刻蝕工藝形成鈍化層6，以及用於源極7和漏極8與有源層3連接的過孔。
[0007]使用磁控濺射沉積一種或多種低電阻的金屬薄膜，通過曝光和刻蝕工藝形成源極7和漏極8，通過相應的過孔與多晶矽有源層3形成歐姆接觸。
[0008]在完成上述步驟的基底I上，通過PECVD形成平坦化層。
[0009]在完成上述步驟的基底I上，通過磁控濺射沉積一層透明導電薄膜，通過光刻工藝形成像素區域的像素電極10。
[0010]在完成上述步驟的基底I上，形成平坦化層9，並通過構圖工藝形成包括像素限定層11的圖形。
[0011]綜上所述，至少需要6?7道光刻工藝形成圖1所示的低溫多晶矽陣列結構，導致較長的工藝時間和較低的工藝良率，使得陣列成本較高。而且，發明人還發現現有技術中由於結晶過程中多餘矽原子都遷移到晶粒之間，多晶矽薄膜在晶界區域形成凸起，造成多晶矽薄膜上表面較高的粗糙度，造成多晶矽有源層3和柵極絕緣層4的界面粗糙，降低了薄膜電晶體的特性，以及造成工藝不良。
【發明內容】
[0012]本發明所要解決的技術問題包括，針對現有的低溫多晶矽陣列基板製備工藝成本較高的問題，提供一種製備工藝簡單、成本較低的低溫多晶矽薄膜電晶體及其製備方法、陣列基板及其製備方法、顯示裝置。
[0013]解決本發明技術問題所採用的技術方案是一種低溫多晶矽薄膜電晶體，包括:柵極、源極、漏極、柵極絕緣層、有源層、鈍化層、第一電極連接線、第二電極連接線；其中，所述柵極、源極、漏極同層設置，且材料相同；所述柵極絕緣層設於所述柵極上方，所述有源層設置於柵極絕緣層上方，且所述柵極絕緣層、柵極、有源層三者圖案相同；所述鈍化層覆蓋所述源極、漏極、有源層，所述鈍化層中設有與所述源極位置對應的第一過孔、與所述漏極位置對應的第二過孔，與所述有源層位置所對應的第三過孔和第四過孔；所述第一電極連接線通過所述第一過孔和第三過孔將所述源極與所述有源層連接，所述第二電極連接線通過所述第二過孔和第四過孔將所述漏極與所述有源層連接。
[0014]本發明的低溫多晶矽薄膜電晶體的柵極、源極、漏極、有源層、柵極絕緣層可以通過依次構圖工藝製備，第一電極連接線、第二電極連接線與第一過孔、第二過孔、第三過孔、第四過孔通過依次構圖工藝製備，故本發明的薄膜電晶體僅採用兩次構圖工藝，故其工藝簡單，成本較低。
[0015]優選的是，所述柵極、源極、漏極的材料為鑰、鑰鈮合金、鋁、鋁釹合金、鈦和銅中的任意一種或它們中的多種。
[0016]優選的是，所述柵極絕緣層的材料為矽的氧化物、矽的氮化物、鉿的氧化物、矽的氮氧化物、鋁的氧化物中的任意一種或它們中的多種。
[0017]解決本發明技術問題所採用的技術方案是一種低溫多晶矽薄膜電晶體的製備方法，包括如下步驟:
[0018]在基底上通過一次構圖工藝形成包括薄膜電晶體柵極、源極、漏極、柵極絕緣層、有源層的圖形，其中，所述柵極、源極、漏極同層設置，所述柵極絕緣層設於所述柵極上方，所述有源層設於所述柵極絕緣層上方，且所述柵極、柵極絕緣層、有源層三者圖案相同；
[0019]在完成上述步驟的基底上形成鈍化層，並通過構圖工藝在鈍化層中形成與所述源極位置對應的第一過孔、與所述漏極位置對應的第二過孔、與所述有源層位置所對應的第三過孔和第四過孔，以及用於通過所述第一過孔和第三過孔將所述源極與所述有源層連接的第一電極連接線和通過所述第二過孔和第四過孔將所述漏極與所述有源層連接的第二電極連接線的圖形。
[0020]優選地，所述在基底上通過一次構圖工藝形成包括薄膜電晶體柵極、源極、漏極、柵極絕緣層、有源層的圖形的步驟具體包括:
[0021]在基底上依次沉積金屬薄膜、柵極絕緣層薄膜、有源層薄膜，並在有源層薄膜上塗覆第一刻膠光層；
[0022]對第一光刻膠層進行曝光、顯影，其中與源極和漏極位置相對應的剩餘光刻膠的厚度為第一厚度，與柵極位置相對應的剩餘的光刻膠的厚度為第二厚度，第一厚度小於第二厚度；
[0023]去除裸露的有源層薄膜；
[0024]去除裸露的柵極絕緣層薄膜；
[0025]去除裸露的金屬薄膜；
[0026]去除第一厚度的光刻膠；
[0027]去除裸露的有源層薄膜；
[0028]去除裸露的柵極絕緣層薄膜；
[0029]去除剩餘的光刻膠。
[0030]優選的是，所述形成第一過孔、第二過孔、第三過孔、第四過孔、第一電極連接線、第二電極連接線的步驟具體包括:
[0031]在形成有鈍化層的基底上塗覆第二光刻膠層，並對第二光刻膠層進行曝光、顯影，其中與所述第一電極連接線、第二電極連接線位置所對應的光刻膠的厚度為第三厚度，除與所述第一過孔、第二過孔、第三過孔、第四過孔位置所對應的其他區域的光刻膠厚度為第四厚度，第三厚度小於第四厚度；
[0032]去除裸露的鈍化層，形成第一過孔、第二過孔、第三過孔、第四過孔；
[0033]去除第二厚度的光刻月父;
[0034]形成導電薄膜；
[0035]剝離去除剩餘的光刻膠，同時去除光刻膠上方的導電薄膜，形成第一電極連接線和第二電極連接線。
[0036]本發明的陣列基板的製備方法工藝簡單、成本較低。
[0037]解決本發明技術問題所採用的技術方案是一種陣列基板，其包括上述的低溫多晶矽薄膜電晶體。
[0038]優選的是，所述陣列基板還包括像素電極和像素限定層，
[0039]所述像素電極與所述第一電極連接線連接，且所述像素電極與第一所述電極連接線同層設置，材料相同；
[0040]所述像素限定層設於所述像素電極上方。
[0041]進一步優選的是，所述陣列基板還包括交叉且絕緣設置的多條柵線和多條數據線，
[0042]每條所述柵線包括多個柵線條，以及通過貫穿所述鈍化層的第五過孔將該條柵線中兩相鄰所述柵線條連接的第三電極連接線；其中，
[0043]所述柵線條和所述數據線與所述柵極、源極、漏極同層設置且材料相同；
[0044]所述第三電極連接線的材料與所述像素電極材料相同。
[0045]進一步優選的是，所述陣列基板還包括交叉且絕緣設置的多條柵線和多條數據線，
[0046]每條所述數據線包括多個數據線條，以及通過貫穿所述鈍化層的第六過孔將該條數據線中兩相鄰所述數據線條連接的第四電極連接線；其中，
[0047]所述數據線條和所述柵線與所述柵極、源極、漏極同層設置且材料相同；
[0048]所述第四電極連接線的材料與所述像素電極材料相同。
[0049]由於本發明的陣列基板包括上述低溫多晶矽薄膜電晶體，故其生產成本較低，且改善了柵極絕緣層與有源層的接觸界面，故該陣列基板的性能較好。
[0050]解決本發明技術問題所採用的技術方案是一種陣列基板的製備方法，其包括:上述低溫多晶矽薄膜電晶體的製備方法。
[0051]優選的是，所述通過構圖工藝形成第一過孔、第二過孔、第三過孔、第四過孔、第一電極連接線、第二電極連接線的同時還包括形成像素電極圖形，其中，所述像素電極與所述第二電極連接線連接；
[0052]在形成有像素電極的基底上，通過構圖工藝形成包括像素限定層的圖形。
[0053]優選的是，所述形成第一過孔、第二過孔、第三過孔、第四過孔、第一電極連接線、第二電極連接線，以及像素電極的步驟具體包括:
[0054]在形成有鈍化層的基底上塗覆第二光刻膠層，並對第二光刻膠層進行曝光、顯影，其中與所述第一電極連接線、第二電極連接線、像素電極位置所對應的光刻膠的厚度為第三厚度，除與所述第一過孔、第二過孔、第三過孔、第四過孔位置所對應的其他區域的光刻膠厚度為第四厚度，第三厚度小於第四厚度；
[0055]去除裸露的鈍化層，形成第一過孔、第二過孔、第三過孔、第四過孔；
[0056]去除第三厚度的光刻膠；
[0057]形成導電薄膜；
[0058]剝離去除剩餘的光刻膠，同時去除光刻膠上方的導電薄膜，形成第一電極連接線、第二電極連接線，以及像素電極。
[0059]優選的是，所述在基底上通過一次構圖工藝形成包括薄膜電晶體柵極、源極、漏極、柵極絕緣層、有源層的圖形的步驟同時還包括形成柵線條、數據線的圖形，其中，所述柵線條與所述數據線相互絕緣，且所述柵線條和所述數據線與所述柵極、源極、漏極同層設置，材料相同；
[0060]所述通過構圖工藝在鈍化層中形成所述第一過孔、第二過孔、第三過孔、第四過孔的同時還包括形成用於將每條所述柵線兩相鄰柵極條連接的第五過孔；
[0061]所述形成像素電極的同時還包括形成通過所述第五過孔將每條所述柵線中兩相鄰所述柵極條連接的第三電極連接線的圖形。
[0062]優選的是，所述在基底上通過一次構圖工藝形成包括薄膜電晶體柵極、源極、漏極、柵極絕緣層、有源層的圖形的步驟同時還包括形成數據線條、柵線的圖形，其中，所述數據線條與所述柵線相互絕緣，且所述數據線條和所述柵線與所述柵極、源極、漏極同層設置，材料相同；
[0063]所述通過構圖工藝在鈍化層中形成所述第一過孔、第二過孔、第三過孔、第四過孔的同時還包括形成將每條所述數據線中兩相鄰所述數據線條連接的第六過孔；
[0064]所述形成像素電極的同時還包括形成通過所述第六過孔將每條所述數據線中兩相鄰所述數據線條連接的第四電極連接線的圖形。
[0065]本發明的陣列基板優選地可以通過3次構圖工藝製備，故降低了陣列基板的生產成本。
[0066]解決本發明技術問題所採用的技術方案是一種顯示裝置，其包括上述陣列基板。
[0067]由於本發明的顯示裝置包括上述陣列基板，故其成本較低。
【專利附圖】
【附圖說明】
[0068]圖1為現有的低溫多晶娃陣列基板的結構不意圖；
[0069]圖2a至圖2d為本發明的實施例1和2的低溫多晶矽薄膜電晶體及陣列基板的製備方法中的第一次光刻工藝的示意圖；
[0070]圖2e至圖2i為本發明的實施例1和2的低溫多晶矽薄膜電晶體及陣列基板的製備方法中的第二次光刻工藝的示意圖；
[0071]圖2j為本發明的實施例2的陣列基板的第三次光刻工藝的示意圖；
[0072]圖3為本發明的實施例2的陣列基板的平面示意圖；
[0073]圖4為圖3的A-A』的剖面圖。
[0074]其中附圖標記為:1、基底；2、緩衝層；3a、有源層薄膜；3、有源層；4a、柵極絕緣層薄膜；4、柵極絕緣層；5a、金屬薄膜；5、柵極；6、鈍化層；7、源極、8、漏極；9、平坦化層；10a、導電薄膜；10、像素電極；11、像素限定層；12a、第一厚度；12b、第二厚度；12c、剩餘的第一光刻膠層的厚度；13a、第三厚度；13b、第四厚度；13c、剩餘的第二光刻膠層的厚度；14a、第一過孔；14b、第一過孔；14c、第二過孔；14d、第三過孔；14e、第四過孔；15a、第一電極連接線；15b、第二電極連接線；15c、第三電極連接線；16a、柵線條；17、數據線。
【具體實施方式】
[0075]為使本領域技術人員更好地理解本發明的技術方案，下面結合附圖和【具體實施方式】對本發明作進一步詳細描述。
[0076]實施例1:
[0077]結合圖2a至2i，本實施例提供一種低溫多晶矽薄膜電晶體及其製備方法，該薄膜電晶體包括:包括:柵極5、源極7、漏極8、柵極絕緣層4、有源層3、鈍化層6、第一電極連接線15a、第二電極連接線15b ;其中，所述柵極5、源極7、漏極8同層設置，且材料相同；所述柵極絕緣層4設於所述柵極5上方，所述有源層3設置於柵極絕緣層4上方，且所述柵極絕緣層4、柵極5、有源層3三者圖案相同；所述鈍化層6覆蓋所述源極7、漏極8、有源層3，所述鈍化層6中設有與所述源極7位置對應的第一過孔14a、與所述漏極8位置對應的第二過孔14b，與所述有源層3位置所對應的第三過孔14c和第四過孔14d ;所述第一電極連接線15a通過所述第一過孔14a和第三過孔14c將所述源極7與所述有源層3連接，第二電極連接線15b通過所述第二過孔14b和第四過孔14d將所述漏極8與所述有源層3連接。
[0078]由於本實施例的陣列基板具有上述特點，故其可以通過2次構圖工藝製備，從而提高生產效率，節約成本。具體的如下述方法:
[0079]如圖1所示，對基底I進行初始清洗以清除基底I表面的雜質粒子，然後通過化學氣相沉積(PECVD)在基底I上形成緩衝層2。
[0080]其中，該緩衝層2優選為氮化矽(SiN)薄膜和二氧化矽(Si02)薄膜的複合膜結構，氮化矽薄膜的厚度為50?lOOnm，二氧化矽薄膜的厚度為100?400nm。其中，氮化矽薄膜具有很強的擴散阻擋特性，可以抑制金屬離子對於多晶矽薄膜的影響；二氧化矽薄膜與多晶矽薄膜具有優良的界面，可以防止氮化矽薄膜缺陷對多晶矽薄膜質量的損害。
[0081]在完成上述步驟的基底I上，通過磁控濺射的方式沉積一層厚度為200?500nm的金屬薄膜5a;其中，該金屬薄膜5a的材料可以是鑰(Mo)、鑰鈮合金(MoNb)、鋁(Al)、鋁釹合金(AlNd)、鈦(Ti)和銅(Cu)中的一種或它們中多種材料形成的單層或多層複合疊層，優選為Mo、Al或含Mo、Al的合金組成的單層或多層複合膜。
[0082]通過化學氣相沉積的方式在金屬薄膜5a上沉積形成柵極絕緣層薄膜4a，其材料可以為矽的氧化物(S1x)、矽的氮化物(SiNx)、鉿的氧化物(HfOx)、矽的氮氧化物(S1N)、鋁的氧化物(AlOx)等中的一種或它們中多種材料組成的多層複合膜，一般進一步優選為厚度在30?10nm的Si02和厚度在20?10nm的SiN兩層薄膜，其中Si02薄膜為頂層，SiN薄膜為底層；
[0083]通過化學氣相沉積的方式在柵極絕緣層薄膜4a上連續沉積一層厚度在40?10nm的a-Si (非晶矽)薄膜，使用熱處理爐對a_Si薄膜進行脫氫工藝處理，以防止結晶過程中的氫爆，然後進行a-Si結晶工藝，可以使用雷射退火結晶、金屬誘導結晶、固相結晶等方法，形成如圖所示的多晶矽薄膜，並使用稀釋的氫氟酸對多晶矽薄膜進行清洗，降低多晶矽薄膜的表面粗糙度，可以減少薄膜電晶體的缺陷。使用離子注入或者離子云注入的方法，對多晶矽薄膜進行薄膜電晶體溝道摻雜，摻雜離子一般為PH3/H2或者B2H6/H2，離子注入劑量在10~11?10~131ns/cm2之間，注入能量在10?10KeV之間。溝道摻雜可以有效調整薄膜電晶體的閾值電壓，改善薄膜電晶體的開關特性；
[0084]在多晶矽薄膜上形成第一光刻膠層，並採用半透式掩模板對光刻膠層進行曝光、顯影，其中與源極7和漏極8位置相對應的剩餘光刻膠的厚度為第一厚度12a，與柵極5位置相對應的剩餘的光刻膠的厚度為第二厚度12b，第一厚度12a小於第二厚度12b，得到如圖1所示的結構；該半透式掩模板優選為半色調(Half-tone mask)或者灰色調掩模板(Gray-tone mask)。
[0085]如圖2所示，使用CF4/02、CHF3/02或者SF6/02等混合氣體，通過等離子體或者電感耦合等離子方法去除裸露的有源層薄膜3a ；
[0086]使用CF4、CF4/02、或者CHF3/02等氣體，通過等離子體或者電感耦合等離子方法，刻蝕去除裸露的柵極絕緣薄膜，其中，刻蝕氣體的流量略微不同於多晶矽薄膜刻蝕的氣體流量，特別是不需要02或者較低的02流量；
[0087]然後刻蝕去除暴露的金屬薄膜5a，金屬刻蝕工藝可以是溼法腐蝕，或者幹法腐蝕；
[0088]如圖2c所示，使用等離子體灰化工藝去除第一厚度12a的光刻膠層，有源層3上剩餘的光刻膠，其厚度為12c ；
[0089]如圖2d所示，採用前述方法依次去除裸露的有源層薄膜3a ;去除裸露的柵極絕緣層薄膜4a ;灰化去除剩餘的光刻膠，形成包括柵極5、源極7、漏極8、柵極絕緣層4、有源層3的圖形。
[0090]如圖2e所示，在完成上述步驟的基底I上形成鈍化層6，並鈍化層6上方塗覆第二光刻膠層，對該光刻膠層曝光、顯影，其中與所述第一電極連接線15a、第二電極連接線15b位置所對應的光刻膠的厚度為第三厚度13a，除與所述第一過孔14a、第二過孔14b、第三過孔14c、第四過孔14d位置所對應的其他區域的光刻膠厚度為第四厚度13b，第三厚度13a小於第四厚度13b ；
[0091]如圖2f所示，使用SF6/02/He氣體，通過等離子體或者電感耦合等離子方法去除裸露的鈍化層6，形成第一過孔14a、第二過孔14b、第三過孔14c、第四過孔14d ；
[0092]如圖2g所示，使用等離子體灰化工藝去除第三厚度13a的光刻膠，保留光刻膠覆蓋有源層3上方第三過孔14c與第四過孔14d之間的位置，其厚度為12c ；
[0093]如圖2h所示，通過磁控濺射的方法在完成上述步驟的基底I上形成導電薄膜1a ；將該薄膜電晶體應用於低溫多晶矽陣列使用在底發射AMOLED時，該導電薄膜1a為透明氧化物薄膜，一般是氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化錫鋁(ZTO)等，厚度是20?lOOnm。低溫多晶矽陣列使用在頂發射AMOLED時，該導電薄膜1a—般是ITO/Ag/ITO、IZO/Ag等複合薄膜，ITO厚度為10?50nm，Ag金屬薄膜5a厚度為20?lOOnm。當然作為一般的薄膜電晶體，該導電薄膜1a為導電性能較好的金屬，例如:鑰(Mo)、鑰鈮合金(MoNb)、鋁(Al)、鋁釹合金(AlNd)^i (Ti)和銅(Cu)中的一種或它們中多種材料形成的單層或多層複合疊層，優選為Mo、Al或含Mo、Al的合金組成的單層或多層複合膜。
[0094]如圖2i所示，把沉積完導電薄膜1a的基板放入剝離機臺裡，使用光刻膠剝離液去除殘留的光刻膠，通過剝離工藝同時去除光刻膠上沉積的導電薄膜10a，形成第一電極連接線15a和第二電極連接線15b。
[0095]通過上述的低溫多晶矽薄膜電晶體及其製備方法可以看出，該薄膜電晶體的製備僅僅採用兩次光刻工藝，進而大大降低了生產成本。同時該薄膜電晶體為底柵結構的薄膜電晶體，從而使得多晶矽薄膜粗糙上表面與鈍化層6接觸，而多晶矽薄膜平滑下表面構成接觸柵極絕緣層4的界面，使得薄膜電晶體具有更低的界面缺陷和更好的電晶體特性。
[0096]實施例2:
[0097]結合圖2a至2j，以及圖3和圖4所示，本實施例提供了一種陣列基板及其製備方法，該陣列基板包括實施例1所述的薄膜電晶體，故本實施例的陣列基板的製造成本較低。
[0098]優選地，本實施例的陣列基板還包括像素電極10和像素限定層11，其中，像素電極10與所述第一電極連接線15a、第二電極連接線15b同層設置且材料相同，故本實施例的像素電極10與第一電極連接線15a、第二電極連接線15b可以通過一次構圖工藝形成，因而節約生產成本。
[0099]結合圖3和圖4所示，作為本實施例的一種情況，所述陣列基板還包括交叉且絕緣設置的多條柵線和多條數據線17，每條所述柵線包括多個柵線條16a，以及通過貫穿所述鈍化層6的第五過孔14e將該條柵線中兩相鄰所述柵線條16a連接的第三電極連接線15c ；其中，所述柵線條16a和所述數據線17與所述柵極5、源極7、漏極8同層設置且材料相同；所述第三電極連接線15c的材料與所述像素電極10材料相同。故本實施例的柵線條16a、數據線17可以與柵極5、源極7、漏極8通過一次構圖以形成，第五過孔He、第三電極連接線15c可以與所述第一過孔14a、第二過孔14b、第三過孔14c、第四過孔14d，以及第一電極連接線15a、第二電極連接線15b、像素電極10通過依次構圖工藝形成，因為可以大大降低生產成本。
[0100]需要說明的是，形成柵線條16a而不是完整的柵線為了避免同層設置的柵線和數據線17由於交疊造成短路。
[0101]作為本實施例的另一種情況，該陣列基板包括所述陣列基板還包括交叉且絕緣設置的多條柵線和多條數據線17，每條所述數據線17包括多個數據線條，以及通過貫穿所述鈍化層6的第六過孔將該條數據線17中兩相鄰所述數據線條連接的第四電極連接線；其中，所述數據線條和所述柵線與所述柵極5、源極7、漏極8同層設置且材料相同；所述第四電極連接線的材料與所述像素電極10材料相同。故本實施例的數據線條、柵線可以與柵極5、源極7、漏極8通過一次構圖以形成，第六過孔、第四電極連接線可以與所述第一過孔14a、第二過孔14b、第三過孔14c、第四過孔14d，以及第一電極連接線15a、第二電極連接線15b、像素電極10通過依次構圖工藝形成，因為可以大大降低生產成本。
[0102]需要說明的是，與上述情況相似，形成數據線條而不是完整的數據線17為了避免同層設置的柵線和數據線17由於交疊造成短路。
[0103]相應的本實施例提供了一種陣列基板的製備方法，其包括實施例1中的薄膜電晶體的製備方法，具體包括:
[0104]如圖2a所示，對基底I進行初始清洗以清除基底I表面的雜質粒子，然後通過化學氣相沉積(PECVD)在基底I上形成緩衝層2。
[0105]其中，該緩衝層2優選為氮化矽(SiN)薄膜和二氧化矽(Si02)薄膜的複合膜結構，氮化矽薄膜的厚度為50?lOOnm，二氧化矽薄膜的厚度為100?400nm。其中，氮化矽薄膜具有很強的擴散阻擋特性，可以抑制金屬離子對於多晶矽薄膜的影響；二氧化矽薄膜與多晶矽薄膜具有優良的界面，可以防止氮化矽薄膜缺陷對多晶矽薄膜質量的損害。
[0106]在完成上述步驟的基底I上，通過磁控濺射的方式沉積一層厚度為200?500nm的金屬薄膜5a,該金屬薄膜5a的材料優選為鑰(Mo)、鑰銀合金(MoNb)、招(Al)、招釹合金(AlNd)^i (Ti)和銅(Cu)中的一種或它們中多種材料形成的單層或多層複合疊層，優選為Mo、Al或含Mo、Al的合金組成的單層或多層複合膜。Al、Cu、Mo、T1、AlNd金屬材料。
[0107]通過化學氣相沉積的方式在金屬薄膜5a上沉積形成柵極絕緣層薄膜4a，，其材料可以為矽的氧化物(S1x)、矽的氮化物(SiNx)、鉿的氧化物(HfOx)、矽的氮氧化物(S1N)、鋁的氧化物(AlOx)等中的一種或它們中多種材料組成的多層複合膜，一般進一步優選為厚度在30?10nm的Si02和厚度在20?10nm的SiN兩層薄膜，其中Si02薄膜為頂層，SiN薄膜為底層。
[0108]通過化學氣相沉積的方式在柵極絕緣層薄膜4a上連續沉積一層厚度在40?10nm的a-Si (非晶矽)薄膜，使用熱處理爐對a_Si薄膜進行脫氫工藝處理，以防止結晶過程中的氫爆，然後進行a-Si結晶工藝，可以使用雷射退火結晶、金屬誘導結晶、固相結晶等方法，形成如圖所示的多晶矽薄膜，並使用稀釋的氫氟酸對多晶矽薄膜進行清洗，降低多晶矽薄膜的表面粗糙度，可以減少薄膜電晶體的缺陷。使用離子注入或者離子云注入的方法，對多晶矽薄膜進行薄膜電晶體溝道摻雜，摻雜離子一般為PH3/H2或者B2H6/H2，離子注入劑量在10~11?10~131ns/cm2之間，注入能量在10?10KeV之間。溝道摻雜可以有效調整薄膜電晶體的閾值電壓，改善薄膜電晶體的開關特性。
[0109]在多晶矽薄膜上形成第一光刻膠層，並採用半透式掩模板對光刻膠層進行曝光、顯影，其中與源極7、漏極8、數據線17、柵線條16a位置相對應的剩餘光刻膠的厚度為第一厚度12a，與柵極5位置相對應的剩餘的光刻膠的厚度為第二厚度12b，第一厚度12a小於第二厚度12b,的到如圖2a所示的結構；該半透式掩模板優選為半色調(Half-tone mask)或者灰色調掩模板(Gray-tone mask)。
[0110]如圖2b所示，使用CF4/02、CHF3/02或者SF6/02等混合氣體，通過等離子體或者電感耦合等離子方法去除裸露的有源層薄膜3a。
[0111]使用CF4、CF4/02、或者CHF3/02等氣體，通過等離子體或者電感耦合等離子方法，刻蝕去除裸露的柵極絕緣薄膜，其中，刻蝕氣體的流量略微不同於多晶矽薄膜刻蝕的氣體流量，特別是不需要02或者較低的02流量。
[0112]然後刻蝕去除暴露的金屬薄膜5a，金屬刻蝕工藝可以是溼法刻蝕，或者幹法刻蝕。
[0113]如圖2c所示，使用等離子體灰化工藝去除第一厚度12a的光刻膠層，剩餘有源層3上方的光刻膠，其厚度為12c。
[0114]如圖2d所示，採用前述方法依次去除裸露的有源層薄膜3a;去除裸露的柵極絕緣層薄膜4a ;灰化去除剩餘的光刻膠，形成包括柵極5、源極7、漏極8、數據線17、柵線條16a、柵極絕緣層4、有源層3的圖形。
[0115]如圖2e所示，在完成上述步驟的基底I上形成鈍化層6，並鈍化層6上方塗覆第二光刻膠層，對該光刻膠層曝光、顯影，其中與所述第一電極連接線15a、第二電極連接線15b、第三電極連接線15c、像素電極10位置所對應的光刻膠的厚度為第三厚度13a，除與所述第一過孔14a、第二過孔14b、第三過孔14c、第四過孔14d位置所對應的其他區域的光刻膠厚度為第四厚度13b，第三厚度13a小於第四厚度13b。
[0116]如圖2f所示，使用SF6/02/He氣體，通過等離子體或者電感耦合等離子方法去除裸露的鈍化層6，形成第一過孔14a、第二過孔14b、第三過孔14c、第四過孔14d、第五過孔14e。
[0117]如圖2g所示，使用等離子體灰化工藝去除第三厚度13a的光刻膠，保留光刻膠覆蓋有源層3上方第三過孔14c與第四過孔14d之間的位置(也就是有源層3的導電溝道區域)，其厚度為13c;
[0118]如圖2h所示，通過磁控濺射的方法在完成上述步驟的基底I上形成導電薄膜1a ；將該薄膜電晶體應用於低溫多晶矽陣列使用在底發射AMOLED時，該導電薄膜1a為透明氧化物薄膜，一般是氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化錫鋁(ZTO)等，厚度是20?lOOnm。低溫多晶矽陣列使用在頂發射AMOLED時，該導電薄膜1a—般是ITO/Ag/ITO、IZO/Ag等複合薄膜，ITO厚度為10?50nm, Ag金屬薄膜5a厚度為20?100nm。
[0119]如圖2i所示，把沉積完導電薄膜1a的基板放入剝離機臺裡，使用光刻膠剝離液去除殘留的光刻膠，通過剝離工藝同時去除光刻膠上沉積的導電薄膜10a，形成第一電極連接線15a、第二電極連接線15b、第三電極連接線15c、像素電極10。
[0120]如圖2j所示，在完成上述步驟的基底I上，通過構圖工藝形成包括像素限定層11的圖形。其中，像素限定層的材料可以為亞克力(Acrylic)、聚醯亞胺(PI)等，厚度在I?4um之間。
[0121]需要說明的是，上述步驟中是以形成柵線條16a為例進行說明的，當然形成數據線條，以及完整的柵線也是可行，具體的在通過構圖工藝在鈍化層6中形成所述第一過孔14a、第二過孔14b、第三過孔14c、第四過孔14d的同時形成將每條所述數據線17中兩相鄰所述數據線條連接的第六過孔。
[0122]在形成像素電極10的同時形成通過所述第六過孔將每條所述數據線17中兩相鄰所述數據線條連接的第四電極連接線的圖形。
[0123]實施例3:
[0124]本實施例提供一種顯示裝置，其包括實施例2中的陣列基板，故本實施例的顯示裝置的成本較低。
[0125]該顯示裝置可以為:手機、平板電腦、電視機、顯示器、筆記本電腦、數碼相框、導航儀等任何具有顯示功能的產品或部件。
[0126]當然，本實施例的顯示裝置中還可以包括其他常規結構，如顯示驅動單元等。
[0127]可以理解的是，以上實施方式僅僅是為了說明本發明的原理而採用的示例性實施方式，然而本發明並不局限於此。對於本領域內的普通技術人員而言，在不脫離本發明的精神和實質的情況下，可以做出各種變型和改進，這些變型和改進也視為本發明的保護範圍。
【權利要求】
1.一種低溫多晶矽薄膜電晶體，包括:柵極、源極、漏極、柵極絕緣層、有源層、鈍化層、第一電極連接線、第二電極連接線，其特徵在於， 所述柵極、源極、漏極同層設置，且材料相同； 所述柵極絕緣層設於所述柵極上方，所述有源層設置於柵極絕緣層上方，且所述柵極絕緣層、柵極、有源層三者圖案相同； 所述鈍化層覆蓋所述源極、漏極、有源層，所述鈍化層中設有與所述源極位置對應的第一過孔、與所述漏極位置對應的第二過孔，與所述有源層位置對應的第三過孔和第四過孔； 所述第一電極連接線通過所述第一過孔和第三過孔將所述源極與所述有源層連接，所述第二電極連接線通過所述第二過孔和第四過孔將所述漏極與所述有源層連接。
2.根據權利要求1所述的低溫多晶矽薄膜電晶體，其特徵在於，所述柵極、源極、漏極的材料為鑰、鑰鈮合金、鋁、鋁釹合金、鈦和銅中的任意一種或它們中的多種。
3.根據權利要求1所述的低溫多晶矽薄膜電晶體，其特徵在於，所述柵極絕緣層的材料為矽的氧化物、矽的氮化物、鉿的氧化物、矽的氮氧化物、鋁的氧化物中的任意一種或它們中的多種。
4.一種低溫多晶矽薄膜電晶體的製備方法，其特徵在於，包括如下步驟: 在基底上通過一次構圖工藝形成包括薄膜電晶體柵極、源極、漏極、柵極絕緣層、有源層的圖形，其中，所述柵極、源極、漏極同層設置，所述柵極絕緣層設於所述柵極上方，所述有源層設於所述柵極絕緣層上方，且所述柵極、柵極絕緣層、有源層三者圖案相同； 在完成上述步驟的基底上形成鈍化層，並通過構圖工藝在鈍化層中形成與所述源極位置對應的第一過孔、與所述漏極位置對應的第二過孔、與所述有源層位置所對應的第三過孔和第四過孔，以及用於通過所述第一過孔和第三過孔將所述源極與所述有源層連接的第一電極連接線和通過所述第二過孔和第四過孔將所述漏極與所述有源層連接的第二電極連接線的圖形。
5.根據權利要求4所述的低溫多晶矽薄膜電晶體的製備方法，其特徵在於，所述在基底上通過一次構圖工藝形成包括薄膜電晶體柵極、源極、漏極、柵極絕緣層、有源層的圖形的步驟具體包括: 在基底上依次沉積金屬薄膜、柵極絕緣層薄膜、有源層薄膜，並在有源層薄膜上塗覆第一光刻膠層； 對第一光刻膠層進行曝光、顯影，其中與源極和漏極位置相對應的剩餘光刻膠的厚度為第一厚度，與柵極位置相對應的剩餘的光刻膠的厚度為第二厚度，第一厚度小於第二厚度； 去除裸露的有源層薄膜； 去除裸露的柵極絕緣層薄膜； 去除裸露的金屬薄膜； 去除第一厚度的光刻膠； 去除裸露的有源層薄膜； 去除裸露的柵極絕緣層薄膜； 去除剩餘的光刻膠。
6.根據權利要求4或5所述的低溫多晶矽薄膜電晶體的製備方法，其特徵在於，所述形成第一過孔、第二過孔、第三過孔、第四過孔、第一電極連接線、第二電極連接線的步驟具體包括: 在形成有鈍化層的基底上塗覆第二光刻膠層，並對第二光刻膠層進行曝光、顯影，其中與所述第一電極連接線、第二電極連接線位置所對應的光刻膠的厚度為第三厚度，除與所述第一過孔、第二過孔、第三過孔、第四過孔位置所對應的其他區域的光刻膠厚度為第四厚度，第三厚度小於第四厚度； 去除裸露的鈍化層，形成第一過孔、第二過孔、第三過孔、第四過孔； 去除第三厚度的光刻膠； 形成導電薄膜； 剝離去除剩餘的光刻膠，同時去除光刻膠上方的導電薄膜，形成第一電極連接線和第二電極連接線。
7.—種陣列基板，其特徵在於，包括權利要求1至3中任意一項所述的低溫多晶矽薄膜電晶體。
8.根據權利要求7所述的陣列基板，其特徵在於，所述陣列基板還包括像素電極和像素限定層， 所述像素電極與所述第一電極連接線連接，且所述像素電極與第一所述電極連接線同層設置，材料相同； 所述像素限定層設於所述像素電極上方。
9.根據權利要求8所述的陣列基板，其特徵在於，所述陣列基板還包括交叉且絕緣設置的多條柵線和多條數據線， 每條所述柵線包括多個柵線條，以及通過貫穿所述鈍化層的第五過孔將該條柵線中兩相鄰所述柵線條連接的第三電極連接線；其中， 所述柵線條和所述數據線與所述柵極、源極、漏極同層設置且材料相同； 所述第三電極連接線的材料與所述像素電極材料相同。
10.根據權利要求8所述的陣列基板，其特徵在於，所述陣列基板還包括交叉且絕緣設置的多條柵線和多條數據線， 每條所述數據線包括多個數據線條，以及通過貫穿所述鈍化層的第六過孔將該條數據線中兩相鄰所述數據線條連接的第四電極連接線；其中， 所述數據線條和所述柵線與所述柵極、源極、漏極同層設置且材料相同； 所述第四電極連接線的材料與所述像素電極材料相同。
11.一種陣列基板的製備方法，其特徵在於，包括權利要求4至6中任意一項所述低溫多晶矽薄膜電晶體的製備方法。
12.根據權利要求11所述的陣列基板的製備方法，其特徵在於，所述通過構圖工藝形成第一過孔、第二過孔、第三過孔、第四過孔、第一電極連接線、第二電極連接線的同時還包括形成像素電極圖形，其中，所述像素電極與所述第二電極連接線連接； 在形成有像素電極的基底上，通過構圖工藝形成包括像素限定層的圖形。
13.根據權利要求12所述的陣列基板的製備方法，其特徵在於，所述形成第一過孔、第二過孔、第三過孔、第四過孔、第一電極連接線、第二電極連接線，以及像素電極的步驟具體包括: 在形成有鈍化層的基底上塗覆第二光刻膠層，並對第二光刻膠層進行曝光、顯影，其中與所述第一電極連接線、第二電極連接線、像素電極位置所對應的光刻膠的厚度為第三厚度，除與所述第一過孔、第二過孔、第三過孔、第四過孔位置所對應的其他區域的光刻膠厚度為第四厚度，第三厚度小於第四厚度； 去除裸露的鈍化層，形成第一過孔、第二過孔、第三過孔、第四過孔； 去除第三厚度的光刻膠； 形成導電薄膜； 剝離去除剩餘的光刻膠，同時去除光刻膠上方的導電薄膜，形成第一電極連接線、第二電極連接線，以及像素電極。
14.根據權利要求11至13中任意一項所述陣列基板的製備方法，其特徵在於，所述在基底上通過一次構圖工藝形成包括薄膜電晶體柵極、源極、漏極、柵極絕緣層、有源層的圖形的步驟同時還包括形成柵線條、數據線的圖形，其中，所述柵線條與所述數據線相互絕緣，且所述柵線條和所述數據線與所述柵極、源極、漏極同層設置，材料相同； 所述通過構圖工藝在鈍化層中形成所述第一過孔、第二過孔、第三過孔、第四過孔的同時還包括形成用於將每條所述柵線兩相鄰柵極條連接的第五過孔； 所述形成像素電極的同時還包括形成通過所述第五過孔將每條所述柵線中兩相鄰所述柵極條連接的第三電極連接線的圖形。
15.根據權利要求11至13中任意一項所述陣列基板的製備方法，其特徵在於，所述在基底上通過一次構圖工藝形成包括薄膜電晶體柵極、源極、漏極、柵極絕緣層、有源層的圖形的步驟同時還包括形成數據線條、柵線的圖形，其中，所述數據線條與所述柵線相互絕緣，且所述數據線條和所述柵線與所述柵極、源極、漏極同層設置，材料相同； 所述通過構圖工藝在鈍化層中形成所述第一過孔、第二過孔、第三過孔、第四過孔的同時還包括形成將每條所述數據線中兩相鄰所述數據線條連接的第六過孔； 所述形成像素電極的同時還包括形成通過所述第六過孔將每條所述數據線中兩相鄰所述數據線條連接的第四電極連接線的圖形。
16.一種顯示裝置，其特徵在於，所述顯示裝置包括權利要求7至10中任意一項所述的陣列基板。
【文檔編號】H01L29/786GK104282769SQ201410473273
【公開日】2015年1月14日 申請日期:2014年9月16日 優先權日:2014年9月16日
【發明者】龍春平, 王祖強 申請人:京東方科技集團股份有限公司