靜電放電防護電路以及半導體結構的製作方法
2023-05-22 18:22:36
專利名稱：靜電放電防護電路以及半導體結構的製作方法
技術領域：
本發明大致關於集成電路(integrated circuit)設計，尤指IC中的靜電放電(electrostatic discharge，ESD)防護電路。
背景技術：
因為接合焊墊(bonding pad)是作為外界電路跟一個IC的連接橋梁，通常是用來做電源供應或是信號的輸出/入，所以ESD可以透過接合焊墊進入IC中。ESD可以透過許多種方式產生。譬如說，當一個IC的焊墊的外界裸露部分被人所接觸，則一個人可能產生相當的靜電來破壞IC中的電路。在金屬氧化物半導體(metal-oxide-semiconductor，MOS)電晶體中，一般柵氧化層是最脆弱的。只要跨壓稍微高過供應電壓，就可能對柵氧化層造成破壞。在一般環境下，ESD所造成的電壓可能高達數千伏特。而這麼高的電壓，雖然所產生的電流量非常的小，也很有可能對電路形成傷害。要防止這樣的高電壓對IC造成損害，在發生ESD的瞬間，就必須很快的把靜電排放掉。所以，為了保護IC免於ESD的破壞，防護電路是非常需要的。
ESD防護電路除了在ESD事件時提供防護的作用，也必須讓IC能夠在正常操作時運作。ESD防護電路一般都做在IC的接合焊墊附近。在一般正常操作時，ESD防護電路可以透過阻隔電流流過的方式，來把自己跟其他正常的電路操作相隔離。在正常IC操作時，高電源是供應到VDD焊墊，而接地電源是供應到VSS焊墊。而其他的焊墊可能是設計來輸出或是輸入電子信號。在ESD事件時，ESD防護電路必須要能快速的傳導電流，在IC被傷害之前，使靜電可以送至VDD焊墊或是VSS焊墊而排放。
一種已知作為ESD防護電路的架構是使用一連串串接的二極體，又叫作二極體串(diode string)，來產生足夠的阻隔電壓(blockvoltage)。在正常操作時，電源的電壓差並不大於阻隔電壓，所以二極體串關閉。在ESD事件時，當ESD的高電壓高過二極體串的阻隔電壓，二極體串就能夠迅速的開啟而釋放電流。但是，二極體串除了一般所普遍知道的漏電流問題外，其開啟後的電阻還是相當的高。
因此，ESD防護電路的設計就非常需要能夠提供一個放電路徑，具有比較低的開啟後電阻，來釋放靜電電荷。
發明內容
本發明提供一種靜電放電(electrostatic discharge，ESD)防護電路，在一靜電放電事件時，用以從一第一焊墊釋放一靜電放電電流至一第二焊墊。該電路包含有多個雙極性接面電晶體，以一基極至射極的連接方式，依序的耦接在一起。所述雙極性接面電晶體包含有一第一雙極性接面電晶體以及一第二雙極性接面電晶體。該第一雙極性接面電晶體具有耦接到該第一焊墊的一射極。該第二雙極性接面電晶體具有耦接到該第二焊墊的一基極以及一集電極。一先前的雙極性接面電晶體的一集電極連接到一後面的雙極性接面電晶體的一基極，在ESD事件時，用以協助所述雙極性接面電晶體的開啟，以於該第一焊墊跟該第二焊墊之間，提供一條電流路徑。
本發明所述的ESD防護電路，所述雙極性接面電晶體至少具有一個雙極性接面電晶體分開該先前的雙極性接面電晶體與該後面的雙極性接面電晶體。
本發明所述的ESD防護電路，所述雙極性接面電晶體橫向列置於一半導體基底上。
本發明所述的ESD防護電路，所述雙極性接面電晶體為PNP雙極性接面電晶體。
本發明所述的ESD防護電路，每一雙極性接面電晶體包含有一第一P型摻雜區；一N型摻雜區；以及一第二P型摻雜區；該第一P型摻雜區、該N型摻雜區、以及該第二P型摻雜區鄰近的形成於該半導體基底的一N型阱上。
本發明所述的ESD防護電路，還包含有一P型摻雜區，設於二鄰近的PNP雙極性接面電晶體之間的該半導體基底表面，在正常操作時，用以降低透過所述PNP雙極性接面電晶體的漏電流。
本發明所述的ESD防護電路，所述雙極性接面電晶體為NPN雙極性接面電晶體。
本發明所述的ESD防護電路，每一雙極性接面電晶體包含有一第一N型摻雜區；一P型摻雜區；以及一第二N型摻雜區；該第一N型摻雜區、該P型摻雜區、以及該第二N型摻雜區鄰近的形成於該半導體基底的一P型阱上。
本發明所述的ESD防護電路，還包含有一N型摻雜區，設於二鄰近的NPN雙極性接面電晶體之間的該半導體基底表面，在正常操作時，用以降低透過所述NPN雙極性接面電晶體的漏電流。
本發明還提供一種半導體結構，可以作為ESD防護電路，在一靜電放電事件時，用以從一第一焊墊釋放一靜電放電電流至一第二焊墊，該半導體結構包含有多個雙極性接面電晶體，以一基極至射極的連接方式，依序的耦接在一起，所述雙極性接面電晶體包含有一第一雙極性接面電晶體，包含有具有一第一導電型的一第一摻雜區，設於一半導體基底上的一第一阱區上，且連接至該第一焊墊；具有該第一導電型的一第二摻雜區，設於該第一阱區上且鄰近於該第一摻雜區；以及具有一第二導電型的一第三摻雜區，設於該第一以及該第二摻雜區之間，該第一、第二、以及第三摻雜區分別作為該第一雙極性接面電晶體的一射極、一集電極以及一基極；以及一第二雙極性接面電晶體，包含有具有該第一導電型的一第四摻雜區，設於該半導體基底上的一第二阱區上；具有該第一導電型的一第五摻雜區，設於該第二阱區上且鄰近於該第四摻雜區；以及具有一第二導電型的一第六摻雜區，設於該第四以及該第五摻雜區之間，且連接至該第二焊墊，該第四、第五、以及第六摻雜區分別作為一第二雙極性接面電晶體的一射極、一集電極以及一基極；其中，一先前的雙極性接面電晶體的一集電極連接到一後面的雙極性接面電晶體的一基極，在ESD事件時，用以協助所述雙極性接面電晶體的開啟，以於該第一焊墊跟該第二焊墊之間，提供一條電流路徑。
本發明所述的半導體結構，所述雙極性接面電晶體至少具有一個雙極性接面電晶體分開該先前的雙極性接面電晶體與該後面的雙極性接面電晶體。
本發明所述的半導體結構，該第一導電型為P型，該第二導電型為N型。
本發明所述的半導體結構，該第一導電型為N型，該第二導電型為P型。
本發明所述的半導體結構，還包含有一摻雜區，設於二鄰近的雙極性接面電晶體之間的該半導體基底表面，在正常操作時，用以降低透過所述雙極性接面電晶體的漏電流。
圖1顯示一傳統的ESD防護電路中的二極體串的剖面圖。
圖2A為依據本發明所實施的半導體結構200的剖面圖。
圖2B為依據本發明所實施的另一半導體結構224的剖面圖，可以做為一個ESD防護電路。
圖3A和圖3B顯示依據本發明實施的一ESD防護電路302以及其區塊圖304。
圖3C和圖3D顯示依據本發明實施的另一ESD防護電路322以及其區塊圖324。
圖3E和圖3F顯示依據本發明實施的另一ESD防護電路342以及其區塊圖344。
具體實施例方式
為使本發明的上述目的、特徵和優點能更明顯易懂，下文特舉一較佳實施例，並配合附圖作詳細說明如下圖1顯示一傳統的ESD防護電路100中的二極體串的剖面圖。二極體串是連接在一VDD焊墊102跟另一個互補的VS S焊墊104之間。二極體106、108、110、112、以及114都是一樣的，每一個二極體有1個P型重摻雜區116以及一個N型重摻雜區118，都放在1個N型阱120中。在所有的二極體中，垂直方向會產生寄生的PNP電晶體122，射極連接到P型重摻雜區116，基極連接到N型重摻雜區118，而集電極透過半導體基底連接到VSS。二極體106、108、110、112、以及114都透過連線，串接在一起，每個N型重摻雜區118連接到下一個二極體的P型重摻雜區116。
因為每個二極體具有一個起始電壓，所以，正常操作時候的IC電壓將不足以使這樣的二極體串中所有的二極體開啟。而在ESD事件時，ESD的強大電壓將足以使所有的二極體開啟，產生一個電流路徑，在IC被損害之前，將電流流到VSS。但是，這樣的二極體串也會產生一個相當高的開啟電阻，所以二極體串的反應速度也因此降低了。此外，在正常操作時，透過垂直寄生的PNP電晶體122，會有從VDD焊墊流到基底的漏電流。這個漏電流問題也變成了在設置二極體串時，所要考慮的重要因素。
圖2A為依據本發明所實施的半導體結構200的剖面圖。半導體結構200可以作為一個ESD防護電路。結構200顯示了一個由三個橫向PNP電晶體202、204以及206串接而成的電晶體串，設置在VDD焊墊208跟VSS焊墊210之間。每一個PNP電晶體202、204以及206都一樣，每一個都有一P型重摻雜區212來當作射極(emitter)，一個N型重摻雜區214當作基極(base)，還有另一個P型重摻雜區216來當作集電極。寄生垂直的PNP雙極性接面電晶體218以及220也會形成在N型阱222中。寄生垂直PNP電晶體218的射極是連接到P型重摻雜區212，而寄生垂直PNP電晶體220的射極是連接到P型重摻雜區216。PNP雙極性接面電晶體218以及220的基極都是連到N型重摻雜區214，PNP雙極性接面電晶體218以及220的集電極都是透過半導體基底連到VSS。PNP雙極性接面電晶體202、204以及206是透過連線串接在一起。除了最前面和最後面的PNP電晶體202以及206之外，每一個N型重摻雜區214同時連接到比較靠近VSS焊墊210的後面電晶體的P型重摻雜區212，以及比較靠近VDD焊墊208的前面電晶體的P型重摻雜區216。
利用這樣的架構，跟傳統的二極體串的ESD防護電路相比，開啟電阻可以有效的降低。當ESD事件發生時，橫向的PNP電晶體將很容易開啟，然後快速的將傷害性的電荷，從VDD焊墊208傳導到VSS焊墊210。
圖2B為依據本發明所實施的另一半導體結構224的剖面圖，可以作為一個ESD防護電路。在此實施例中，在正常操作時的漏電流將明顯的被控制。一些P型重摻雜區226設置在相鄰的PNP雙極性接面電晶體228、230以及232之間。這些P型重摻雜區226都連接在一起，且都接地，來控制漏電流。這樣的設計可以避免嚴重的漏電流問題。除了設置額外的P型重摻雜區226以外，半導體結構224的操作基本上是跟圖2A中的半導體結構200一樣。
P型重摻雜區226可以隔開垂直電晶體，以避免在正常操作時，漏電流依序流過第一、第二等等串接的雙極性接面電晶體。因為P型重摻雜區226可以吃掉附近雙極性接面電晶體的電流，所以一個雙極性接面電晶體就比較不容易受到前面或是後面的雙極性接面電晶體的影響。
圖3A跟圖3B顯示依據本發明實施的一ESD防護電路302以及其區塊圖304。等效上來說，有五個橫向PNP雙極性接面電晶體串接在一起。在此防護電路302中，五個橫向PNP雙極性接面電晶體306、308、310、312、以及314全部連接在一起而構成了一電晶體串。橫向PNP雙極性接面電晶體306的射極連接到輸出/入(I/0)焊墊316。每一個PNP雙極性接面電晶體306、308、310、以及312的集電極都連接到比較靠近接地焊墊318的下一個橫向PNP雙極性接面電晶體的基極。而每一個PNP雙極性接面電晶體306、308、310、以及312的基極都連接到比較靠近接地焊墊318的下一個橫向PNP雙極性接面電晶體的射極。因為橫向PNP雙極性接面電晶體314是在電晶體串中的最後一個，所以它的集電極跟基極都直接連到接地焊墊318。
區塊圖304跟電路圖302是等效的，都具有五個橫向PNP雙極性接面電晶體306、308、310、312、以及314串接在一起，構成電晶體串，連接在I/O焊墊316與接地焊墊318之間。每一個橫向PNP雙極性接面電晶體分割成三個區塊，位於左邊的P代表一個作為射極的P型重摻雜區，在中間的N代表一個作為基極的N型重摻雜區，在右邊的P代表一個作為集電極的P型重摻雜區。而PNP雙極性接面電晶體彼此的連接方式跟防護電路302中描述的一樣。
在此架構中，每一個橫向PNP雙極性接面電晶體是以一定的方式連接到下一個雙極性接面電晶體，所以，使得橫向PNP雙極性接面電晶體306、308、310、以及312的集電極到基極電壓差會等於在雙極性接面電晶體中的射極到基極的二極體的起始電壓(Vd)。在正常操作時，操作電壓的強度並不夠高到足以開啟五個橫向PNP雙極性接面電晶體中的五個串接二極體的程度。然而，當ESD發生時，ESD高電壓將透過I/O焊墊316進入電路302，然後到達橫向PNP雙極性接面電晶體306。在PNP雙極性接面電晶體306的電壓將會高到足以開啟PNP雙極性接面電晶體306中的射極到基極的二極體。ESD電流因此從PNP雙極性接面電晶體306中的集電極，流到PNP雙極性接面電晶體308的基極與PNP雙極性接面電晶體310的射極。因為PNP雙極性接面電晶體306的集電極跟PNP雙極性接面電晶體308的基極有一樣的電壓，所以PNP雙極性接面電晶體306的Vcb會等於PNP雙極性接面電晶體308中射極到基極的二極體的起始電壓(Vd)。如此，可以協助在ESD事件中，PNP雙極性接面電晶體306的開啟，所以，部分的ESD電流將會從I/O焊墊316，經過PNP雙極性接面電晶體306，流到PNP雙極性接面電晶體310與312的射極。一樣的機制也會發生在其他的橫向PNP雙極性接面電晶體310與312，直到這個電晶體串產生了從I/O焊墊316到接地焊墊318之間的一個放電路徑為止。
當然，實施例中並非限定在5個電晶體。ESD領域技術人員可以知道如何用比5個多或少的電晶體，來構成類似上述的ESD防護電路。當然，電晶體也可以是NPN或是PNP雙極性接面電晶體。
圖3C跟圖3D顯示依據本發明實施的另一ESD防護電路322以及其區塊圖324。等效上來說，裡面也有五個橫向PNP雙極性接面電晶體串接在一起。在此防護電路322中，五個橫向PNP雙極性接面電晶體326、328、330、332、以及334全部連接在一起而構成了一電晶體串。橫向PNP雙極性接面電晶體326的射極連接到輸出/入焊墊336，而橫向PNP雙極性接面電晶體326的集電極連接到橫向PNP雙極性接面電晶體330的基極。橫向PNP雙極性接面電晶體328的集電極連接到橫向PNP雙極性接面電晶體332的基極。橫向PNP雙極性接面電晶體330跟332的集電極則連接到橫向PNP雙極性接面電晶體334的基極。因為電路322的長度，所以橫向PNP雙極性接面電晶體334的集電極直接連到接地焊墊338。每一個PNP雙極性接面電晶體326、328、330、以及332的基極都連接到比較靠近接地焊墊338的下一個橫向PNP雙極性接面電晶體的射極。因為橫向PNP雙極性接面電晶體334是在電晶體串中的最後一個，所以它的集電極跟基極都直接連到接地焊墊338。
區塊圖324跟電路圖322是等效的，都具有五個橫向PNP雙極性接面電晶體326、328、330、332、以及334串接在一起，構成電晶體串，連接在I/O焊墊336與接地焊墊338之間。每一個橫向PNP雙極性接面電晶體分割成三個區塊，位於左邊的P代表一個作為射極的P型重摻雜區，在中間的N代表一個作為基極的N型重摻雜區，在右邊的P代表一個作為集電極的P型重摻雜區。而PNP雙極性接面電晶體彼此的連接方式跟防護電路322中描述的一樣。
正因為橫向PNP雙極性接面電晶體326、328、以及330的集電極繞過了自己基極所接的下一個電晶體，橫向PNP雙極性接面電晶體326、328、以及330的Vcb電壓將會是兩倍的二極體起始電壓(Vd)。橫向PNP雙極性接面電晶體332的Vcb電壓將會是一個二極體起始電壓(Vd)。橫向PNP雙極性接面電晶體334的Vcb電壓，因為基極與集電極相短路，將會是0。
在正常操作時，操作電壓的強度並不夠高到足以開啟電路322中五個橫向PNP雙極性接面電晶體中的五個串接二極體的程度。然而，當ESD發生時，ESD高電壓將透過I/O焊墊336進入電路322，然後到達橫向PNP雙極性接面電晶體326。在PNP雙極性接面電晶體326的電壓將會高到足以開啟PNP雙極性接面電晶體326中的集電極到基極的二極體。ESD電流因此從PNP雙極性接面電晶體326中的射極，流到PNP雙極性接面電晶體328與330的基極。因為PNP雙極性接面電晶體326的集電極跟PNP雙極性接面電晶體330的基極有一樣的電壓，所以PNP雙極性接面電晶體326的Vcb會等於PNP雙極性接面電晶體328跟330中射極到基極的二極體的兩個起始電壓(Vd)。如此，可以協助在ES D事件中，PNP雙極性接面電晶體326的開啟。同理，PNP雙極性接面電晶體328跟330的集電極也會有一個相較於基極低的電壓而變的比較容易開啟。所以，部分的ESD電流將會從I/O焊墊336，經過PNP雙極性接面電晶體326，流到PNP雙極性接面電晶體328與330的射極。一樣的機制也會發生在其他的橫向PNP雙極性接面電晶體332與334，直到這個電晶體串產生了從I/O焊墊336到接地焊墊338之間的一個放電路徑為止。如此，本發明可以加快ESD防護電路的反應以及改善ESD防護電路的表現。
當然，實施例中並非限定在5個電晶體。ESD領域的技術人員可以知道如何用比5個多或少的電晶體，來構成類似上述的ESD防護電路。當然，電晶體也可以是NPN或是PNP雙極性接面電晶體。
圖3E跟圖3F顯示依據本發明實施的另一ESD防護電路342以及其區塊圖344。等效上來說，裡面也有五個橫向PNP雙極性接面電晶體串接在一起。在此防護電路342中，五個橫向PNP雙極性接面電晶體346、348、350、352、以及354全部連接在一起而構成了一電晶體串。橫向PNP雙極性接面電晶體346的射極連接到輸出/入焊墊356，而橫向PNP雙極性接面電晶體346的集電極連接到橫向PNP雙極性接面電晶體352的基極。橫向PNP雙極性接面電晶體348、350與352的集電極連接到橫向PNP雙極性接面電晶體354的基極。因為電路342的長度，所以橫向PNP雙極性接面電晶體354的集電極直接連到接地焊墊358。每一個PNP雙極性接面電晶體346、348、350、以及352的基極都連接到比較靠近接地焊墊358的下一個橫向PNP雙極性接面電晶體的射極。因為橫向PNP雙極性接面電晶體354是在電晶體串中的最後一個，所以它的集電極跟基極都直接連到接地焊墊358。
區塊圖344跟電路圖342是等效的，都具有五個橫向PNP雙極性接面電晶體346、348、350、352、以及354串接在一起，構成電晶體串，連接在I/O焊墊356與接地焊墊358之間。每一個橫向PNP雙極性接面電晶體分割成三個區塊，位於左邊的P代表一個作為射極的P型重摻雜區，在中間的N代表一個作為基極的N型重摻雜區，在右邊的P代表一個作為集電極的P型重摻雜區。而PNP雙極性接面電晶體彼此的連接方式跟防護電路342中描述的一樣。
如同橫向PNP雙極性接面電晶體346、以及348的集電極繞過了自己基極所接的下兩個電晶體，橫向PNP雙極性接面電晶體346、以及348的Vcb電壓將會是三倍的二極體起始電壓(Vd)。橫向PNP雙極性接面電晶體350的Vcb電壓將會是兩倍的二極體起始電壓(Vd)。橫向PNP雙極性接面電晶體352的Vcb電壓將會是一個二極體起始電壓(Vd)。橫向PNP雙極性接面電晶體354的Vcb電壓，因為基極與集電極相短路，將會是0。
正常操作電壓的強度並不夠高到足以開啟電路342中五個橫向PNP雙極性接面電晶體中的五個串接二極體的程度。在ESD事件時，ESD的高電壓將會透過I/O焊墊356進入防護電路342，然後開啟PNP雙極性接面電晶體346、348、350、352、以及354，產生了從I/O焊墊356到接地路徑358之間的一個電流路徑，來釋放ESD電荷。
這樣的ESD防護電路的觸發電壓可以透過改變集電極到基極電壓(Vcb)來改變，而改變Vcb可以透過連接一個雙極性接面電晶體的集電極到一個在後面的雙極性接面電晶體的基極來達成。這樣的一個在前面的雙極性接面電晶體跟一個在後面的雙極性接面電晶體之間，可以串接有0個或是一定數量的雙極性接面電晶體。因此，本發明提供了一個ESD防護電路，它的觸發電壓可以透過改變雙極性接面電晶體的數量而改變，以達到在ESD事件中較早開啟的目的。
雖然本發明已通過較佳實施例說明如上，但該較佳實施例並非用以限定本發明。本領域的技術人員，在不脫離本發明的精神和範圍內，應有能力對該較佳實施例做出各種更改和補充，因此本發明的保護範圍以權利要求書的範圍為準。
附圖中符號的簡單說明如下100、302、322、342ESD防護電路102VDD焊墊104VSS焊墊106、108、110、112、114二極體116、212、216、226P型重摻雜區118、214N型重摻雜區120、222N型阱122、202、204、206、218、220、228、230、及232、306、308、310、312、314、326、328、330、332、334、346、348、350、352、354PNP雙極性接面電晶體200、224半導體結構208VDD焊墊210VSS焊墊
304、324、344區塊圖316、336、356輸出/入焊墊318、338、358接地焊墊。
權利要求
1.一種靜電放電防護電路，在一靜電放電事件時，用以從一第一焊墊釋放一靜電放電電流至一第二焊墊，該電路包含有多個雙極性接面電晶體，以一基極至射極的連接方式，依序的耦接在一起，所述雙極性接面電晶體包含有一第一雙極性接面電晶體，具有耦接到該第一焊墊的一射極；以及一第二雙極性接面電晶體，具有耦接到該第二焊墊的一基極以及一集電極；其中，一先前的雙極性接面電晶體的一集電極連接到一後面的雙極性接面電晶體的一基極，在靜電放電事件時，用以協助所述雙極性接面電晶體的開啟，以於該第一焊墊和該第二焊墊之間，提供一條電流路徑。
2.根據權利要求1所述的靜電放電防護電路，其特徵在於，所述雙極性接面電晶體至少具有一個雙極性接面電晶體分開該先前的雙極性接面電晶體與該後面的雙極性接面電晶體。
3.根據權利要求1所述的靜電放電防護電路，其特徵在於，所述雙極性接面電晶體橫向列置於一半導體基底上。
4.根據權利要求3所述的靜電放電防護電路，其特徵在於，所述雙極性接面電晶體為PNP雙極性接面電晶體。
5.根據權利要求4所述的靜電放電防護電路，其特徵在於，每一雙極性接面電晶體包含有一第一P型摻雜區；一N型摻雜區；以及一第二P型摻雜區；該第一P型摻雜區、該N型摻雜區、以及該第二P型摻雜區鄰近的形成於該半導體基底的一N型阱上。
6.根據權利要求5所述的靜電放電防護電路，其特徵在於，還包含有一P型摻雜區，設於二鄰近的PNP雙極性接面電晶體之間的該半導體基底表面，在正常操作時，用以降低透過所述PNP雙極性接面電晶體的漏電流。
7.根據權利要求3所述的靜電放電防護電路，其特徵在於，所述雙極性接面電晶體為NPN雙極性接面電晶體。
8.根據權利要求7所述的靜電放電防護電路，其特徵在於，每一雙極性接面電晶體包含有一第一N型摻雜區；一P型摻雜區；以及一第二N型摻雜區；該第一N型摻雜區、該P型摻雜區、以及該第二N型摻雜區鄰近的形成於該半導體基底的一P型阱上。
9.根據權利要求8所述的靜電放電防護電路，其特徵在於，還包含有一N型摻雜區，設於二鄰近的NPN雙極性接面電晶體之間的該半導體基底表面，在正常操作時，用以降低透過所述NPN雙極性接面電晶體的漏電流。
10.一種半導體結構，可以作為靜電放電防護電路，在一靜電放電事件時，用以從一第一焊墊釋放一靜電放電電流至一第二焊墊，該半導體結構包含有多個雙極性接面電晶體，以一基極至射極的連接方式，依序的耦接在一起，所述雙極性接面電晶體包含有一第一雙極性接面電晶體，包含有具有一第一導電型的一第一摻雜區，設於一半導體基底上的一第一阱區上，且連接至該第一焊墊；具有該第一導電型的一第二摻雜區，設於該第一阱區上且鄰近於該第一摻雜區；以及具有一第二導電型的一第三摻雜區，設於該第一以及該第二摻雜區之間，該第一、第二、以及第三摻雜區分別作為該第一雙極性接面電晶體的一射極、一集電極以及一基極；以及一第二雙極性接面電晶體，包含有具有該第一導電型的一第四摻雜區，設於該半導體基底上的一第二阱區上；具有該第一導電型的一第五摻雜區，設於該第二阱區上且鄰近於該第四摻雜區；以及具有一第二導電型的一第六摻雜區，設於該第四以及該第五摻雜區之間，且連接至該第二焊墊，該第四、第五、以及第六摻雜區分別作為一第二雙極性接面電晶體的一射極、一集電極以及一基極；其中，一先前的雙極性接面電晶體的一集電極連接到一後面的雙極性接面電晶體的一基極，在靜電放電事件時，用以協助所述雙極性接面電晶體的開啟，以於該第一焊墊跟該第二焊墊之間，提供一條電流路徑。
11.根據權利要求10所述的半導體結構，其特徵在於，所述雙極性接面電晶體至少具有一個雙極性接面電晶體分開該先前的雙極性接面電晶體與該後面的雙極性接面電晶體。
12.根據權利要求10所述的半導體結構，其特徵在於，該第一導電型為P型，該第二導電型為N型。
13.根據權利要求10所述的半導體結構，其特徵在於，該第一導電型為N型，該第二導電型為P型。
14.根據權利要求10所述的半導體結構，其特徵在於，還包含有一摻雜區，設於二鄰近的雙極性接面電晶體之間的該半導體基底表面，在正常操作時，用以降低透過所述雙極性接面電晶體的漏電流。
全文摘要
本發明提供一種靜電放電防護電路以及半導體結構，在一靜電放電事件時，用以從一第一焊墊釋放一靜電放電電流至一第二焊墊。該電路包含有多個雙極性接面電晶體，以一基極至射極的連接方式，依序的耦接在一起。所述雙極性接面電晶體包含有一第一雙極性接面電晶體以及一第二雙極性接面電晶體。該第一雙極性接面電晶體具有耦接到該第一焊墊的一射極。該第二雙極性接面電晶體具有耦接到該第二焊墊的一基極以及一集電極。一先前的雙極性接面電晶體的一集電極連接到一後面的雙極性接面電晶體的一基極，在ESD事件時，用以協助所述雙極性接面電晶體的開啟，以於該第一焊墊跟該第二焊墊之間，提供一條電流路徑。
文檔編號H01L23/58GK1881582SQ20061009136
公開日2006年12月20日 申請日期2006年6月14日 優先權日2005年6月14日
發明者黃紹璋 申請人:臺灣積體電路製造股份有限公司