一種兩級運算放大器的製造方法
2023-05-23 03:14:11 1
一種兩級運算放大器的製造方法
【專利摘要】本發明涉及涉及電子電路技術，具體的說是涉及模擬集成電路中的運算放大器的頻率補償技術。本發明所述的一種兩級運算放大器，包括依次相連接的偏置電路、第一級放大電路和第二級放大電路，其特徵在於，所述第一級放大電路包括電容倍增模塊，所述電容倍增模塊由電流控制電流源和電壓控制電流源組成。本發明的有益效果為，提高電容倍增係數，減小了所需補償電容，節省晶片面積，不需要額外的偏置電路，提高了運算放大器的增益和單位增益帶寬，同時減小系統性失調。本發明尤其適用於兩級運算放大器。
【專利說明】—種兩級運算放大器
【技術領域】
[0001]本發明涉及電子電路技術，具體的說是涉及模擬集成電路中的運算放大器的頻率補償技術。
【背景技術】[0002]運算放大器是線性電路中最通用和最重要的單元電路，廣泛的應用於模擬系統和混合信號系統之中。常用的運算放大器包括單級運算放大器、兩級運算放大器和三級運算放大器。兩級運算放大器因為其較高的增益，寬的輸出擺幅而得到了廣泛的應用。
[0003]在一些驅動電路中(如IXD驅動、耳機驅動)需要運算放大器有高增益，寬帶寬等特性，且能驅動大的容性負載。相較於傳統的米勒補償兩級運算放大器，插入一個與米勒電容串聯的電流緩衝器可以破壞補償電容形成的前饋通路，同時增加驅動電容負載的能力。為了進一步減小片內補償電容，節省晶片面積，通常需要採用電容倍增技術。其拓撲結構如圖1所示，其中電阻Rt用於檢測流過補償電容Cm的電流，然後通過一個電流控制電流源ki流入A點。這樣A點到地的等效電容能得以增加。但該結構電容倍增係數有限，且會為第一級引入系統性的失調。
【發明內容】
[0004]本發明所要解決的，就是針對上述問題，提供一種嵌入了電容倍增補償模塊的兩級運算放大器。
[0005]本發明解決上述技術問題所採用的技術方案是:一種兩級運算放大器，包括依次相連接的偏置電路、第一級放大電路和第二級放大電路，其特徵在於，所述第一級放大電路包括電容倍增模塊，所述電容倍增模塊由電流控制電流源和電壓控制電流源組成。
[0006]本發明總的技術方案，在第一級放大電路中插入電容倍增模塊，從而有效減小了系統性失調，同時提高了運算放大器的增益和單位增益帶寬，本方案的電容倍增模塊由電流控制電流源和電壓控制電流源，有效的提高了電容倍增係數。
[0007]具體的，所述第一級放大電路包括第一 PMOS管MO、第二 PMOS管Ml、第三PMOS管M2、第四 PMOS 管 Mil、第五 PMOS 管 M12、第一 NMOS 管 M3、第二 NMOS 管 M4、第三 NMOS 管 M5、第四NMOS管M6、第五NMOS管M7、第六NMOS管M8、第七NMOS管M9、第八NMOS管MlO和第一電容Cm ;其中，第一 NMOS管M3、第二 NMOS管M4、第三NMOS管M5和第五NMOS管M7構成電容倍增模塊；
[0008]所述第二級放大電路包括第六PMOS管M13、第七PMOS管M15、第九NMOS管M14和第二電容Cb ；
[0009]所述偏置電路包括第八PMOS管MbO、第九PMOS管Mbl、第十NMOS管Mb2、第十一NMOS管Mb3和電流源；
[0010]第一 PMOS管MO的源極、第四PMOS管Mll的源極、第五PMOS管M12的源極、第七PMOS管M15的源極、第八PMOS管MbO的源極和第九PMOS管Mbl的源極均接電源VDD ；[0011]第八PMOS管MbO的柵極和漏極、第九PMOS管Mbl的柵極、第一 PMOS管MO的柵極與電流源的正向端連接；
[0012]第一 PMOS管MO的漏極與第二 PMOS管Ml的源極和第三PMOS管M2的源極連接，第二 PMOS管Ml的柵極為運算放大器的正向輸入端，第三PMOS管M2的柵極為運算放大器的反向輸入端；
[0013]第二 PMOS管Ml的漏極與第一電容Cm的一端、第一 NMOS管M3的漏極、第二 NMOS管M4的柵極、第三NMOS管M5的漏極和柵極以及第四NMOS管M6的柵極連接；
[0014]第三PMOS管M2的漏極與第二 NMOS管M4的漏極、第一 NMOS管M3的柵極、第五NMOS管M7的漏極和柵極以及第六NMOS管M8的柵極連接；
[0015]第四NMOS管M6的漏極連接第七NMOS管M9的源極，第七NMOS管M9的柵極與第八NMOS管MlO的柵極、第九PMOS管Mbl的漏極、第十NMOS管Mb2的漏極和柵極連接，第七NMOS管M9的漏極與第四PMOS管Mll的漏極和柵極以及第五PMOS管M12的柵極連接；
[0016]第五PMOS管M12的漏極連接第八NMOS管MlO的漏極、第七PMOS管M15的柵極和第二電容Cb的一端，第八NMOS管MlO的源極和第六NMOS管M8的漏極連接；
[0017]第二電容Cb的另一端與第六PMOS管M13的柵極和漏極以及第九NMOS管M14的柵極連接；
[0018]第六PMOS管M13的源極與第十一 NMOS管Mb3的柵極和漏極以及第十NMOS管Mb2的源極連接；
[0019]第九NMOS管M14的漏極、第七PMOS管M15的漏極以及第一電容Cm的另一端連接作為運算放大器的輸出端；
[0020]電流源的反向端、第十一 NMOS管Mb3的源極、第一 NMOS管M3的源極、第二 NMOS管M4的源極、第三NMOS管M5的源極、第四NMOS管M6的源極、第五NMOS管M7的源極、第六NMOS管M8的源極和第九NMOS管M14的源極均接地。
[0021]本發明的有益效果為，提高電容倍增係數，減小了所需補償電容，節省晶片面積，不需要額外的偏置電路，提高了運算放大器的增益和單位增益帶寬，同時減小系統性失調。
【專利附圖】
【附圖說明】
[0022]圖1為傳統的兩級運算放大器邏輯結構示意圖；
[0023]圖2為本發明的兩級運算放大器邏輯結構示意圖；
[0024]圖3為本發明的兩級運算放大器的電路結構示意圖。
【具體實施方式】
[0025]下面結合附圖，詳細描述本發明的技術方案:
[0026]如圖2所示，為本發明的兩級運算放大器的拓撲結構，包括兩個跨導放大級和電容倍增模塊。第一級跨導為gml，輸出阻抗為Rl，輸出電容為Cl。第二級跨導為gm2，輸出阻抗為R2，輸出電容為C2。Cm為補償電容。電容倍增模塊由電流控制電流源Xl和電壓控制電流源X2組成，Xl的轉移電流比為k，X2的轉移電導為gmf。Xl輸入端電阻為Rt，寄生電容為Cp，則本發明的運算放大器的小信號傳輸函數為:
[0027]
【權利要求】
1.一種兩級運算放大器，包括依次相連接的偏置電路、第一級放大電路和第二級放大電路，其特徵在於，所述第一級放大電路包括電容倍增模塊，所述電容倍增模塊由電流控制電流源和電壓控制電流源組成。
2.根據權利要求1所述的一種兩級運算放大器，其特徵在於，所述第一級放大電路包括第一 PMOS管MO、第二 PMOS管Ml、第三PMOS管M2、第四PMOS管Mil、第五PMOS管M12、第一 NMOS管M3、第二 NMOS管M4、第三NMOS管M5、第四NMOS管M6、第五NMOS管M7、第六NMOS管M8、第七NMOS管M9、第八NMOS管MlO和第一電容Cm ;其中，第一 NMOS管M3、第二NMOS管M4、第三NMOS管M5和第五NMOS管M7構成電容倍增模塊； 所述第二級放大電路包括第六PMOS管M13、第七PMOS管M15、第九匪OS管M14和第二電容Cb ； 所述偏置電路包括第八PMOS管MbO、第九PMOS管Mbl、第十NMOS管Mb2、第十一 NMOS管Mb3和電流源； 第一 PMOS管MO的源極、第四PMOS管Mll的源極、第五PMOS管M12的源極、第七PMOS管M15的源極、第八PMOS管MbO的源極和第九PMOS管Mbl的源極均接電源VDD ； 第八PMOS管MbO的柵極和漏極、第九PMOS管Mbl的柵極、第一 PMOS管MO的柵極與電流源的正向端連接； 第一 PMOS管MO的漏極與第二 PMOS管Ml的源極和第三PMOS管M2的源極連接，第二PMOS管Ml的柵極為運算放大器的正向輸入端，第三PMOS管M2的柵極為運算放大器的反向輸入端； 第二 PMOS管Ml的漏極與第一電容Cm的一端、第一 NMOS管M3的漏極、第二 NMOS管M4的柵極、第三NMOS管M5的漏極和柵極以`及第四NMOS管M6的柵極連接； 第三PMOS管M2的漏極與第二 NMOS管M4的漏極、第一 NMOS管M3的柵極、第五NMOS管M7的漏極和柵極以及第六NMOS管M8的柵極連接； 第四NMOS管M6的漏極連接第七NMOS管M9的源極，第七NMOS管M9的柵極與第八NMOS管MlO的柵極、第九PMOS管Mbl的漏極、第十NMOS管Mb2的漏極和柵極連接，第七NMOS管M9的漏極與第四PMOS管Mll的漏極和柵極以及第五PMOS管M12的柵極連接； 第五PMOS管M12的漏極連接第八NMOS管MlO的漏極、第七PMOS管M15的柵極和第二電容Cb的一端，第八NMOS管MlO的源極和第六NMOS管M8的漏極連接； 第二電容Cb的另一端與第六PMOS管M13的柵極和漏極以及第九NMOS管M14的柵極連接； 第六PMOS管M13的源極與第十一 NMOS管Mb3的柵極和漏極以及第十NMOS管Mb2的源極連接； 第九NMOS管M14的漏極、第七PMOS管M15的漏極以及第一電容Cm的另一端連接作為運算放大器的輸出端； 電流源的反向端、第十一 NMOS管Mb3的源極、第一匪OS管M3的源極、第二 NMOS管M4的源極、第三NMOS管M5的源極、第四NMOS管M6的源極、第五NMOS管M7的源極、第六NMOS管M8的源極和第九NMOS管M14的源極均接地。
【文檔編號】H03F3/45GK103633954SQ201310572099
【公開日】2014年3月12日 申請日期:2013年11月13日 優先權日:2013年11月13日
【發明者】羅萍, 廖鵬飛, 楊雲, 陳偉中, 甄少偉 申請人:電子科技大學