自行對準轉接通道的製作方法

2023-05-12 15:12:06

專利名稱：自行對準轉接通道的製作方法
技術領域：
本發明涉及半導體的製造，尤其是一種自行對準轉接通道(self-aligned landing via)的製作方法，為一種利用特殊的字元線布局以及側壁子回蝕刻，產生自行對準轉接通道的方法。
請參考

圖1與圖2，圖1與圖2為習知製作一自行對準轉接通道28的方法示意圖。如圖1所示，習知方法是先在一半導體晶片10的基底12表面形成複數條字元線20作為MOS電晶體的柵極。字元線20為一堆疊導電層(stacked layer)，包含有一摻雜多晶矽層14、一金屬矽化物層16以及一頂保護層18依序堆疊於基底12表面。此外，字元線20的二垂直側壁上另設有一側壁子22。
如圖2所示，隨後再於基底12表面沉積一由二氧化矽(silicondioxide，SiO2)所構成的介電層24，並使介電層24完全覆蓋字元線20。接著在介電層24表面形成一光阻層(未顯示)，並且進行一黃光製程於光阻層上定義一轉接通道洞的位置與大小。然後進行一非等向性(anisotropic)蝕刻製程，依照光阻層上的圖案蝕刻介電層24直至基底12表面，以形成轉接通道洞26。在完全去除光阻層後，再於半導體晶片10的表面上沉積一摻雜多晶矽層(未顯示)並使摻雜多晶矽層完全填滿轉接通道洞26。最後進行一回蝕刻製程，將覆蓋於轉接通道洞26外側的多晶矽層去除，只留下轉接通道洞26內的多晶矽層作為導電層，即完成轉接通道28的製作。
由於字元線20的頂部與側壁分別覆蓋有由氮化矽所構成的頂保護層18與側壁子22以增加轉接通道洞26的蝕刻製程的對位偏差容忍度(mis-alignment tolerance)，因此可以利用自行對準接觸(self-alignedcontact，SAC)蝕刻技術產生轉接通道28。然而，隨著元件積集度的增加，製作轉接通道洞26的製程空間(process window)亦相對變小，且利用光阻定義轉接通道洞26的圖案時更會受到曝光臺機(optical exposuretool)的解析度極限(resolution limit)限制，因而增加轉接通道28製程的困難度。此外，進行轉接通道洞26的蝕刻製程時，由於構成側壁子22的氮化矽與二氧化矽介電層24之間的蝕刻選擇比不佳(約只有2～4)，極容易使側壁子22結構產生損壞，進而影響側壁子22對於摻雜多晶矽層14、金屬矽化物層16以及轉接通道28的導電物之間的隔離效果。
本發明的另一目的是提供一種自行對準轉接通道的製作方法，以避免柵極兩側的側壁子結構受到損壞，並進而提高元件的電性表現。
在本發明的最佳實施例中，首先提供一半導體基底，半導體基底上至少定義有一周邊電路區(peripheral region)以及一存儲陣列區(cellarray region)。於存儲陣列區的半導體基底上布局複數條字元線以及主動區域，並使兩相鄰兩字元線通過主動區域部份形成一轉接通道區域(landing via region)，以及在主動區域以外形成一填縫區域(gap-filling region)。於字元線兩側各形成一側壁子，並使側壁子的厚度足以填滿填縫區域而不足以填滿轉接通道區域以於轉接通道中自行對準形成一轉接通道洞(landing via hole)。接著於該半導體基底上形成一導電層，並且填滿該轉接通道洞；以及進行一回蝕刻製程去除該轉接通道洞外側的該導電層以形成該轉接通道。
由於本發明利用一特殊布局圖(layout pattern)來定義字元線與主動區域的位置，並利用一側壁子的製作方式來填滿填縫區域以及同時於轉接通道區域中自行對準產生轉接通道洞，因此不需要利用傳統的黃光製程來定義出轉接通道的位置，也因此不會受限於解析度極限而產生製程空間不足的問題。此外，本發明利用多層側壁子作為於字元線與轉接通道的導電物之間的隔離層，因此更不致於發生習知因側壁子結構破壞無法提供有效隔離而致使元件產生短路的問題。
圖示的符號說明10半導體晶片 12基底14多晶矽層16金屬矽化物層18頂保護層20字元線22側壁子 24介電層26轉接通道洞 28轉接通道30半導體基底 40主動區域44字元線 46轉接通道區域48填縫區域50多晶矽層52金屬矽化物層54頂保護層56、59側壁子 58介電層60轉接通道洞 62轉接通道在圖3中，字元線44與主動區域40垂直相交，且任二條字元線44的間隙與主動區域40重疊區域形成一轉接通道區域(landing viaregion)46，而任二條字元線44的間隙不與主動區域40重疊的區域則形成一填縫區域(gap-filling region)48。需特別注意的是，轉接通道區域46的寬度必須大於填縫區域48的寬度。因此，在布局字元線44時，字元線44之間並非平行排列，而是呈現彎曲轉折的字元線圖案。在主動區域40以外部份，字元線44較寬，而與主動區域40重疊處，字元線寬度則略微縮小，如此一來，產生一較寬的轉接通道區域46以及較窄的填縫區域48。
請參考圖4，圖4為圖3中沿切線AA′的剖面示意圖。如圖4所示，按照字元線44布局圖案，半導體基底30表面上具有複數條字元線44，且字元線44之間間隔有複數個轉接通道區域46或填縫區域48。字元線44為一堆疊導電層，由一柵極氧化層(未顯示)、一摻雜多晶矽層50、一金屬矽化物層52以及一頂保護層54依序堆疊於基底30表面所構成。以上所述的字元線44剖面結構僅為本發明較佳實施例，然而，其它字元線或柵極結構亦同樣適用於本發明的範圍。
如圖5所示，接著於字元線44兩側各形成一氮化矽所構成的側壁子56，且側壁子56的厚度約為200至600埃(angstroms，)。然後，進行一化學氣相沉積(CVD)製程，於半導體基底30表面沉積一介電層58，例如氮化矽層或二氧化矽層，並使介電層58的沉積厚度足以填滿填縫區域48，但不足以填滿轉接通道區域46，如頂視6所示。
如圖7所示，隨後進行一非等向性幹蝕刻，回蝕刻部份的介電層58，以於轉接通道區域46中的字元線44的側壁上形成一側壁子59，厚度約為200至600埃。而由於填縫區域48的寬度小於轉接通道區域46的寬度，因此蝕刻製程並不致於去除填於填縫區域48內的介電層58，進而可以於轉接通道區域46內側壁子59之間的空隙隔離出一自行對準轉接通道洞60。
如圖8所示，再於半導體基底30的表面上沉積一摻雜多晶矽層(未顯示)並使摻雜多晶矽層完全填滿轉接通道洞60。最後進行一回蝕刻製程，將覆蓋於轉接通道洞60外側的多晶矽層去除，只留下轉接通道洞60內的多晶矽層作為導電層，即完成轉接通道62的製作。在本發明的其他實施例中，另包含於轉接通道62上方製作一位元線或電容等步驟，以使轉接通道62作為電晶體與位元線、電容之間的連接線。
本發明利用一特別設計的字元線布局來定義字元線與主動區域的相對位置，使任二條字元線之間包含一寬度大小不同的第一間隙與第二間隙，因此可以利用一側壁子的製作方式來填滿寬度較小的第一間隙並同時於寬度較大的第二間隙中自行對準產生轉接通道洞。
相較於習知製作自行對準轉接通道的方法，本發明不需要傳統的黃光製程來定義出轉接通道的位置，因此不會受限於解析度極限而產生製程空間不足的問題。此外，本發明於字元線與轉接通道的導電物之間至少形成兩層側壁子，因此更不致於發生習知因側壁子結構破壞無法提供有效隔離而致使元件產生短路的問題。
以上所述僅為本發明的較佳實施例，凡依本發明申請專利範圍所做的均等變化與修飾，皆應屬本發明專利的涵蓋範圍。
權利要求
1.一種於一半導體基底上製作一轉接通道的方法，該半導體基底上至少定義有一周邊電路區以及一存儲陣列區，其中該存儲陣列區包含有至少一主動區域定義於該半導體基底表面，其特徵是該方法包含有下列步驟於該半導體基底表面的該存儲陣列區內布局至少兩相鄰字元線，使該兩相鄰兩字元線通過該主動區域形成一轉接通道區域，在主動區域以外形成一填縫區域；於該兩相鄰字元線兩側各形成一第一側壁子，該第一側壁子的厚度足以填滿該填縫區域，而不足以填滿該轉接通道區域，從而自行對準形成一轉接通道洞；於該半導體基底上形成一導電層，並且填滿該轉接通道洞；以及進行一回蝕刻製程去除該轉接通道洞外側的該導電層以形成該轉接通道。
2.如權利要求1所述的方法，其特徵是各該字元線皆包含有一堆疊導電層以及一第二側壁子設於該堆疊導電層各邊側壁上。
3.如權利要求2所述的方法，其特徵是該第二側壁子由氮化矽所構成。
4.如權利要求2所述的方法，其特徵是該堆疊導電層由一導電層以及一頂蓋層上下堆疊而成。
5.如權利要求3所述的方法，其特徵是該第二側壁子厚度約200至600埃。
6.如權利要求1所述的方法，其特徵是該兩相鄰字元線於該轉接通道區域內的間距大於該兩相鄰字元線於該填縫區域內的間距。
7.如權利要求1所述的方法，其特徵是該轉接通道用來電連接一位元線。
8.如權利要求1所述的方法，其特徵是該轉接通道用來電連接一電容。
9.如權利要求1所述的方法，其特徵是該第一側壁子由氮化矽或二氧化矽所構成。
10.如權利要求9所述的方法，其特徵是該第一側壁子厚度約200至600埃。
11.一種於一半導體基底製作一轉接通道的方法，該半導體基底包含有複數條字元線設於該半導體基底表面以及由該複數條字元線區隔出的複數個第一間隙與複數個第二間隙，其中該第二間隙的寬度大於該第一間隙的寬度，其特徵是該方法包含有下列步驟於各該複數條字元線一側形成一第一側壁子，其中該第一側壁子填滿該複數個第一間隙，且該第一側壁子於各該第二間隙自行對準形成一轉接通道洞；於該半導體基底上形成一導電層，並填滿該轉接通道洞；以及進行一回蝕刻製程去除該轉接通道外側的該導電層，以形成該轉接通道。
12.如權利要求11所述的方法，其特徵是各該字元線皆包含有一堆疊導電層以及一第二側壁子設於該堆疊導電層各邊側壁上。
13.如權利要求12所述的方法，其特徵是該第二側壁子由氮化矽所構成。
14.如權利要求12所述的方法，其特徵是該堆疊導電層由一導電層以及一頂蓋層上下堆疊而成。
15.如權利要求13所述的方法，其特徵是該第二側壁子厚度約200至600埃。
16.如權利要求11所述的方法，其特徵是該轉接通道用來電連接一位元線。
17.如權利要求11所述的方法，其特徵是該轉接通道用來電連接一電容。
18.如權利要求11所述的方法，其特徵是該第一側壁子由二氧化矽所構成。
19.如權利要求18所述的方法，其特徵是該第一側壁子厚度約200至600埃。
全文摘要
本發明提供一種自行對準轉接通道的製作方法，首先於一半導體基底上布局複數條字元線以及主動區域，並使兩相鄰兩字元線通過主動區域部份形成一轉接通道區域，以及在主動區域以外形成一填縫區域；接著於字元線兩側各形成一側壁子，並使側壁子的厚度足以填滿填縫區域而不足以填滿轉接通道區域，進而於轉接通道中自行對準形成一轉接通道洞；接著於轉接通道洞中填滿一導電層以形成一轉接通道；本發明改善了製程空間不足造成的製程困難，並避免了柵極兩側的側壁子結構受到損壞，進而提高元件的電性表現。
文檔編號H01L21/60GK1397997SQ02141370
公開日2003年2月19日 申請日期2002年7月10日 優先權日2001年7月16日
發明者林進福 申請人:聯華電子股份有限公司