一種光柵耦合器及其製作方法
2023-05-13 01:15:36
專利名稱：一種光柵耦合器及其製作方法
技術領域：
本發明屬於半導體領域和光電集成領域，特別是涉及ー種光柵耦合器及其製作方法。
背景技術：
集成娃基光學系統，由於其小的器件尺寸，以及與傳統集成電路CMOSエ藝良好的兼容性，成為目前研究的ー個熱點。許多微納米器件已經在矽基上實現集成，如雷射器、調製器、濾波器、耦合器、緩存器等。而光柵用於實現耦合器功能，有著耦合面積小、耦合效率高等優點，從而廣泛用在平面光學系統中。Si和SiO2的高折射差(約2. O)為實現納米光波導和超小尺度的集成光波導器件 提供了可能性，在光通信、光互連、光傳感領域具有巨大的應用前景。然而由於超小的截面尺寸，納米光波導和外部世界(如光纖)之間存在巨大的模式失配，造成納米波導和光纖之間巨大的耦合損耗。光柵耦合器作為納米波導和光纖之間的耦合器件，可以有效解決這ー問題。在光柵耦合器的研製中，如何進ー步提高稱合效率和降低エ藝成本是ー個重要研究內容。在以往的方案中，光柵耦合器通過專用掩模和エ藝步驟來實現，這樣大大增加了器件的製作成本，不利於生產。而且一般製作於SOI襯底上的光柵稱合器,對SOI埋氧層的厚度精度的要求較高，同樣不利於成本的降低。因此，如何獲得ー種高耦合效率、低エ藝成本且可一體形成於CMOS製作エ藝中的光柵耦合器是當前開發的重點。
發明內容
鑑於以上所述現有技術的缺點，本發明的目的在於提供一種光柵耦合器及其製作方法，用於解決現有技術中的光柵耦合器耦合效率難以提高、一般的光柵耦合器不利於集成於CMOSエ藝且對SOI的埋氧層厚度要求嚴格而導致製作成本較高的問題。為實現上述目的及其他相關目的，本發明提供一種光柵耦合器的製作方法，所述製作方法至少包括步驟1)提供一 SOI襯底，所述SOI襯底包括背襯底、埋氧層及頂層矽，刻蝕所述頂層矽至所述埋氧層，形成具有多個間隔排列的矽塊結構且周期為50(T800nm的耦合光柵；2)於所述耦合光柵上製作覆蓋於所述耦合光柵且厚度為f IOnm的柵氧化層；3)於所述柵氧化層表面形成厚度為IOOlOOnm的導電層，刻蝕所述導電層，形成具有多個與所述矽塊結構垂向對應的導電塊結構的覆層結構；4)於步驟3)完成後所得結構的表面形成保護層。作為本發明的光柵耦合器的製作方法的一個優選方案，所述步驟I)中，形成所述耦合光柵的同時於所述頂層矽中隔出至少ー個兩側具有淺溝道隔離槽的CMOS有源區；所述步驟2)中，同時於所述CMOS有源區表面形成柵氧化層；所述步驟3)中，同時於所述柵氧化層表面且與所述CMOS有源區對應的區域上形成柵極結構。在本發明的光柵耦合器的製作方法中，所述矽塊結構的寬度與所述耦合光柵的周期的比值為O. 7 O. 99 I。在本發明的光柵耦合器的製作方法中，所述覆層結構的周期為50(T800nm，所述導電塊結構的寬度為5(T350nm。在本發明的光柵耦合器的製作方法中，所述導電層的材料為多晶矽、非晶矽或金屬導體材料。本發明還提供ー種光柵耦合器，所述光柵耦合器至少包括S0I襯底，包括背襯底、結合於所述背襯底表面的埋氧層、以及結合於所述埋氧層表面的頂層矽；耦合光柵，形成於所述頂層矽，包括多個間隔排列的矽塊結構，且所述耦合光柵的周期為50(T800nm ;柵氧化層，覆蓋於所述耦合光柵上，厚度為廣IOnm;覆層結構，形成於所述柵氧化層表面，包括多個與所述矽塊結構垂向對應的導電塊結構，且所述覆層結構的厚度為10(T300nm。進ー步地，所述光柵耦合器還包括覆蓋於所述柵氧化層、覆層結構、CMOS柵氧化層及CMOS柵極結構表面的保護層。 在本發明的光柵耦合器中，所述矽塊結構的寬度與所述耦合光柵的周期的比值為O. 7 O. 99 Io在本發明的光柵耦合器中，所述覆層結構的周期為50(T800nm，所述導電塊結構的寬度為50 350nm。在本發明的光柵耦合器中，所述覆層結構的材料為多晶矽、非晶矽或金屬導體材料。如上所述，本發明的光柵耦合器及其製作方法，具有以下有益效果提供一 SOI襯底，刻蝕所述SOI襯底的頂層矽至埋氧層，形成周期為50(T800nm的耦合光柵，同時於所述頂層矽中隔出CMOS有源區；於所述耦合光柵上製作覆蓋於所述耦合光柵的柵氧化層，同時於所述CMOS有源區表面形成柵氧化層；於所述柵氧化層表面形成導電層，刻蝕所述導電層，形成與所述耦合光柵周期相同的覆層結構，同時於所述柵氧化層表面且與所述CMOS有源區對應的區域上形成柵極結構；於上述所得結構的表面形成保護層以完成製備。製作於SOI襯底頂層矽中的耦合光柵的刻蝕深度與頂層矽厚度相同，與CMOS有源區共享掩模並同時製作形成，降低了製作成本；覆蓋於柵氧化層上的導電上覆層提高了耦合效率，與CMOS柵極共享掩模並同時製作形成，降低了製作成本；優化的結構參數使得光柵耦合器的耦合效率顯著提高；新穎的光柵耦合器結構使耦合效率對SOI埋氧層厚度的依賴性大為降低，從而放鬆了對SOI襯底的規格要求。
圖廣圖2顯示為本發明實施例I中光柵耦合器的製作方法步驟I)所呈現的結構示意圖。圖3顯示為本發明實施例I中光柵耦合器的製作方法步驟2)所呈現的結構示意圖。圖4顯示為本發明實施例I中光柵耦合器的製作方法步驟3)所呈現的結構示意圖。圖5顯示為本發明實施例I中光柵耦合器的製作方法步驟4)所呈現的結構示意圖。
7顯示為本發明實施例2中光柵耦合器的製作方法步驟I)所呈現的結構示意圖。圖8顯示為本發明實施例2中光柵耦合器的製作方法步驟2)所呈現的結構示意圖。圖9顯示為本發明實施例2中光柵耦合器的製作方法步驟3)所呈現的結構示意圖。圖10顯示為本發明實施例2中光柵耦合器的製作方法步驟4)所呈現的結構示意圖。圖11顯示為本發明的光柵耦合器在不同光柵周期下耦合光柵反射率、透射率和向外衍射光的效率示意圖。圖12顯示為本發明的光柵耦合器在優選周期下耦合光柵衍射方向性與覆層結構 中的多晶矽塊結構的高度、寬度的關係示意圖。圖13顯示為本發明的光柵耦合器在優選條件下耦合光柵與光纖之間的耦合效率與波長之間的關係示意圖。圖14顯不為本發明的光柵稱合器在1550nm波長的光的光纖f禹合效率與埋氧層厚度之間的關係不意圖。圖15顯不為現有技術的光柵稱合器在1550nm波長的光的光纖稱合效率與埋氧層厚度之間的關係不意圖。元件標號說明101背襯底102埋氧層103頂層矽104I禹合光柵105柵氧化層106覆層結構107保護層108CMOS 有源區109淺溝道隔離槽110柵極結構
具體實施例方式以下通過特定的具體實例說明本發明的實施方式，本領域技術人員可由本說明書所揭露的內容輕易地了解本發明的其他優點與功效。本發明還可以通過另外不同的具體實施方式
加以實施或應用，本說明書中的各項細節也可以基於不同觀點與應用，在沒有背離本發明的精神下進行各種修飾或改變。請參閱圖I至圖15。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發明的基本構想，遂圖式中僅顯示與本發明中有關的組件而非按照實際實施時的組件數目、形狀及尺寸繪製，其實際實施時各組件的型態、數量及比例可為ー種隨意的改變，且其組件布局型態也可能更為複雜。
實施例I如圖I飛所示，本實施例提供一種光柵耦合器的製作方法，所述製作方法至少包括步驟如圖f 2所示，首先進行步驟1)，提供一 SOI襯底，所述SOI襯底包括背襯底101、埋氧層102及頂層矽103，刻蝕所述頂層矽103至所述埋氧層102，形成具有多個間隔排列的矽塊結構且周期為50(T800nm的耦合光柵104。所述矽塊結構的寬度與所述耦合光柵104的周期的比值為O. 7 O. 99 I。在本實施例中，所述矽塊結構的寬度與所述耦合光柵104的周期 的比值為O. 9 1，即耦合光柵104的填充因子為O. 9。具體地，如果耦合光柵104周期選擇為700nm時，所示矽塊結構的寬度為630nm,各娃塊結構之間的距離為70nm。所述埋氧層102的厚度為I、μ m。在本實施例中，所述埋氧層102的厚度可以為I. 4 μ m、I. 9 μ m、2. 5 μ m、3 μ m、3. 6 μ m等，當然，也可以選擇大於5 μ m的一切預期的埋氧層102厚度。如圖3所示，然後進行步驟2)，於所述耦合光柵104上製作覆蓋於所述耦合光柵104且厚度為I IOnm的柵氧化層105。在本實施例中，採用熱氧化工藝於所述耦合光柵104上製作覆蓋於所述耦合光柵104且厚度為I IOnm的柵氧化層105。如圖4所示，接著進行步驟3)，於所述柵氧化層105表面形成厚度為10(T300nm的導電層，刻蝕所述導電層，形成具有多個與所述矽塊結構垂向對應的導電塊結構的覆層結構 106。在本實施例中，採用化學氣相沉積法於所述柵氧化層105表面形成導電層，所述導電層的材料為多晶矽、非晶矽或金屬導體材料，在本實施例中為多晶矽材料。當然，在其它的實施例中，也可以於所述柵氧化層105表面形成氮化矽等絕緣材料。所述覆層結構106的周期為50(T800nm，所述導電塊結構的寬度為5(T350nm。在本實施例中，所述覆層結構106的周期跟所述耦合光柵104的周期相同。如圖5所示，最後進行步驟4)，於步驟3)完成後所得結構的表面形成保護層107。在本實施例中，採用化學氣相沉積法於步驟3)完成後所得結構的表面形成保護層107，在本實施例中，所述保護層107為ニ氧化矽層，當然，在其它的實施例中，所述保護層107也可以為氮化矽等其它氧化物。請參閱圖5，如圖所示，本實施例還提供ー種光柵耦合器，所述光柵耦合器至少包括SOI襯底，包括背襯底101、結合於所述背襯底101表面的埋氧層102、以及結合於所述埋氧層102表面的頂層矽103 ；耦合光柵104，形成於所述頂層矽103，包括多個間隔排列的矽塊結構，且所述耦合光柵104的周期為50(T800nm ;所述矽塊結構的寬度與所述耦合光柵104的周期的比值為O. 7 O. 99 1，在本實施例中為0.9 I。柵氧化層105,覆蓋於所述稱合光柵104上,厚度為I IOnm ；覆層結構106，形成於所述柵氧化層105表面，包括多個與所述矽塊結構垂向對應的導電塊結構，且所述覆層結構106的厚度為10(T300nm。所述覆層結構106的周期為50(T800nm，所述導電塊結構的寬度為5(T350nm，在本實施例中，所述覆層結構106的周期與所述耦合光柵104的周期相同。所述覆層結構106的材料為多晶矽、非晶矽或金屬導體材料，在本實施例中為多晶娃材料。在本實施例中，所述光柵耦合器表面還具有保護層107，所述保護層107為ニ氧化矽層，當然，在其它的實施例中，所述保護層107也可以為氮化矽等其它氧化物。實施例2請參閱圖6 圖10，如圖所示，本實施例提供一種光柵耦合器的製作方法，如圖廣5所示，本實施例提供一種光柵耦合器的製作方法，所述製作方法至少包括步驟 如圖6 7所示，首先進行步驟1)，提供一 SOI襯底，所述SOI襯底包括背襯底101、埋氧層102及頂層矽103，刻蝕所述頂層矽103至所述埋氧層102，形成具有多個間隔排列的矽塊結構且周期為50(T800nm的耦合光柵104，並同時於所述頂層矽103中隔出至少ー個兩側具有淺溝道隔離槽109的CMOS有源區108。在本實施例中，在同一掩膜版中製作出包括刻蝕出所述耦合光柵104和一個或多個CMOS有源區108的圖形，經過一次刻蝕即可在所述頂層矽103上同時形成所述耦合光柵104和CMOS有源區108，大大的降低了エ藝成本。所述矽塊結構的寬度與所述耦合光柵104的周期的比值為0.9 1，即耦合光柵104的填充因子為O. 9。具體地說，如果耦合光柵104周期選擇為700nm時,所示娃塊結構的寬度為630nm,各娃塊結構之間的距離為70nm。所述埋氧層102的厚度為I 5μπι。在本實施例中，所述埋氧層102的厚度為I. 4 μ m、I. 9 μ m、2. 5 μ m、3 μ m、3. 6 μ m等，當然，也可以選擇大於5 μ m的一切預期的埋氧層102厚度。如圖3所示，然後進行步驟2)，於所述耦合光柵104上製作覆蓋於所述耦合光柵104且厚度為f IOnm的柵氧化層105，並同時於所述CMOS有源區108表面形成柵氧化層105。在本實施例中，只需通過一次氧化工藝即可於所述耦合光柵104及CMOS有源區108表面同時形成柵氧化層105。所述柵氧化層105的厚度為f 10nm。如圖4所示，接著進行步驟3)，於所述柵氧化層105表面形成厚度為10(T300nm的導電層，刻蝕所述導電層，形成具有多個與所述矽塊結構垂向對應的導電塊結構的覆層結構106，並同時於所述柵氧化層105表面且與所述CMOS有源區108對應的區域上形成柵極結構110。在本實施例中，採用化學氣相沉積法於所述耦合光柵104及CMOS有源區108上的柵氧化層105表面同時沉積導電層，所述導電層的材料為多晶矽、非晶矽或金屬導體材料。然後通過製備一層掩膜版，於所述導電層中同時刻蝕出與所述耦合光柵104對應的覆層結構106，及與所述CMOS有源區108對應的柵極結構110。所述覆層結構106的周期為50(T800nm，所述導電塊結構的寬度為5(T350nm。在本實施例中，所述覆層結構106的周期跟所述耦合光柵104的周期相同。製備完所述柵極結構110後，對所述CMOS有源區108進行離子注入，形成CMOS的源區及漏區，然後製備源電極及漏電極以完成所述CMOS的製備。如圖5所示，最後進行步驟4)，於步驟3)完成後所得結構的表面形成保護層107。在本實施例中，採用化學氣相沉積法於步驟3)完成後所得結構的表面形成保護層107，在本實施例中，所述保護層107為ニ氧化矽層，當然，在其它的實施例中，所述保護層107也可以為氮化矽等其它氧化物。為了進一步說明本發明的光柵耦合器及其製作方法的設計意圖及有益效果，請參閱圖If圖15，發明人設計該器件結構時，採用基於本徵模擴展方法的ニ維全矢量仿真エ具，通過以下研究及分析，提出了器件中關鍵參數的優選範圍首先計算了在不同光柵周期下耦合光柵反射率、透射率和向外衍射光的效率，如圖11所示，其中在此實施例中耦合光柵的填充因子固定為O. 9，但不應限於O. 9。向外衍射光、反射光、透射光三者相加等於輸入光的總功率。從計算結果中可以看到對1550nm波長的光，隨著光柵周期逐漸増大，反射光逐漸減小，向外衍射光的效率逐漸增加，在周期為O. 68、. 70 μ m時達到最大，接近90%。對於不同的填充因子，都存在優化周期，使得反射、透射光所佔比例較小，而向外衍射光的比例最大。該周期即為該填充因子下的優選周期。然後計算了在該優選周期下耦合光柵衍射方向性與導電塊結構(在本設計中為多 晶矽)的高度、寬度的關係，如圖12所示。耦合光柵向外衍射的光分為兩部分，一部分向下衍射進入SOI襯底的埋氧層中，另一部份向上衍射進入ニ氧化矽保護層中，衍射方向性定義為向上衍射的部分佔總向外衍射光的比例。由於光纖通常置於ニ氧化矽保護層上方，為提高耦合效率，需要增強光向上衍射的部分，即提高光衍射的方向性。由圖12可以看出，在優選的多晶矽寬度和高度範圍內，光柵衍射的方向性高達94%。接著計算了在以上優選條件下耦合光柵與光纖之間的耦合效率與波長之間的關係，即光譜響應，如圖13所示。該光柵耦合器在優選條件下在1550-1560nm波長範圍內耦合效率達到67%。發明人進行研究還發現，除了光柵的上述參數，埋氧層的厚度也會因光的幹涉效應而影響光的向上衍射效率，並進而影響光纖耦合效率。計算了 1550nm波長的光的光纖耦合效率與埋氧層厚度之間的關係，如圖14所示。結果表明耦合效率隨埋氧層厚度的變化從55%變化至68%。當埋氧層厚度為I. 4 μ m、I. 9 μ m、2. 5 μ m、3 μ m等時，耦合效率達到最大。而對於未引入多晶矽上覆層的傳統型光柵耦合器，其耦合效率隨埋氧層厚度的變化要劇烈得多，從20%至50%，如圖15所示。這說明，這種新的器件結構能夠大為放鬆對SOI襯底規格的要求，從而為原材料選購提供了更大自由度。綜上所述，本發明的光柵耦合器及其製作方法，首先提供一 SOI襯底，刻蝕所述SOI襯底的頂層矽至埋氧層，形成周期為50(T800nm的耦合光柵，可同時於所述頂層矽中隔出CMOS有源區；於所述耦合光柵上製作覆蓋於所述耦合光柵的柵氧化層，可同時於所述CMOS有源區表面形成柵氧化層；於所述柵氧化層表面形成導電層，刻蝕所述導電層，形成與所述耦合光柵周期相同的覆層結構，可同時於所述柵氧化層表面且與所述CMOS有源區對應的區域上形成柵極結構；於上述所得結構的表面形成保護層以完成製備。製作於SOI襯底頂層矽中的耦合光柵的刻蝕深度與頂層矽厚度相同，與CMOS有源區共享掩模並同時製作形成，降低了製作成本；覆蓋於柵氧化層上的多晶矽上覆層提高了耦合效率，與CMOS柵極共享掩模並同時製作形成，降低了製作成本；優化的結構參數使得光柵耦合器的耦合效率顯著提高；新穎的光柵耦合器結構使耦合效率對SOI埋氧層厚度的依賴性大為降低，從而放鬆了對SOI襯底的規格要求。所以，本發明有效克服了現有技術中的種種缺點而具高度產業利用價值。上述實施例僅例示性說明本發明的原理及其功效，而非用於限制本發明。任何熟悉此技術的人士皆可在不違背本發明的精神及範疇下，對上述實施例進行修飾或改變。因此，舉凡所屬技術領域中具有通常知識者在未脫離本發明所掲示的精神與技術思想下所完 成的一切等效修飾或改變，仍應由本發明的權利要求所涵蓋。
權利要求
1.一種光柵耦合器的製作方法，其特徵在於，所述製作方法至少包括步驟 1)提供一SOI襯底，所述SOI襯底包括背襯底、埋氧層及頂層矽，刻蝕所述頂層矽至所述埋氧層，形成具有多個間隔排列的矽塊結構且周期為50(T800nm的耦合光柵； 2)於所述耦合光柵上製作覆蓋於所述耦合光柵且厚度為fIOnm的柵氧化層； 3)於所述柵氧化層表面形成厚度為IOOlOOnm的導電層，刻蝕所述導電層，形成具有多個與所述矽塊結構垂向對應的導電塊結構的覆層結構； 4)於步驟3)完成後所得結構的表面形成保護層。
2.根據權利要求I所述的光柵耦合器的製作方法，其特徵在於所述步驟I)中，形成所述耦合光柵的同時可於所述頂層矽中隔出至少ー個兩側具有淺溝道隔離槽的CMOS有源區；所述步驟2)中，可同時於所述CMOS有源區表面形成柵氧化層；所述步驟3)中，可同時於所述柵氧化層表面且與所述CMOS有源區對應的區域上形成柵極結構。
3.根據權利要求Γ2任意一項所述的光柵耦合器的製作方法，其特徵在於所述矽塊結構的寬度與所述耦合光柵的周期的比值為O. 7 0. 99 I。
4.根據權利要求Γ2任意一項所述的光柵耦合器的製作方法，其特徵在於所述覆層結構的周期為50(T800nm，所述導電塊結構的寬度為5(T350nm。
5.根據權利要求Γ2任意一項所述的光柵耦合器的製作方法，其特徵在於所述導電層的材料為多晶矽、非晶矽或金屬導體材料。
6.ー種光柵耦合器，其特徵在於，所述光柵耦合器至少包括 SOI襯底，包括背襯底、結合於所述背襯底表面的埋氧層、以及結合於所述埋氧層表面的頂層娃; 耦合光柵，形成於所述頂層矽，包括多個間隔排列的矽塊結構，且所述耦合光柵的周期為 50(T800nm ； 柵氧化層，覆蓋於所述耦合光柵上，厚度為flOnm; 覆層結構，形成於所述柵氧化層表面，包括多個與所述矽塊結構垂向對應的導電塊結構，且所述覆層結構的厚度為10(T300nm。
7.根據權利要求6所述的光柵耦合器，其特徵在於所述光柵耦合器還包括覆蓋於所述柵氧化層及覆層結構表面的保護層。
8.根據權利要求6所述的光柵耦合器，其特徵在於所述矽塊結構的寬度與所述耦合光柵的周期的比值為O. 7 O. 99 I。
9.根據權利要求6所述的光柵耦合器，其特徵在幹所述覆層結構的周期為50(T800nm，所述導電塊結構的寬度為5(T350nm。
10.根據權利要求6所述的光柵耦合器，其特徵在於所述覆層結構的材料為多晶矽、非晶矽或金屬導體材料。
全文摘要
本發明提供一種光柵耦合器及其製作方法，提供一SOI襯底，刻蝕所述SOI襯底的頂層矽，形成周期為500~800nm的耦合光柵，同時於所述頂層矽中隔出CMOS有源區；於所述耦合光柵上製作覆蓋於所述耦合光柵及CMOS有源區的柵氧化層；於所述柵氧化層表面形成導電層，刻蝕所述導電層，形成與所述耦合光柵周期相同的覆層結構，同時形成CMOS的柵極結構；最後形成保護層以完成製備。所述耦合光柵、柵氧化層及覆層結構均與CMOS的製備同時完成，可共享掩膜，降低了製作成本；覆蓋於柵氧化層上的導電上覆層提高了耦合效率；優化的結構參數使得光柵耦合器的耦合效率顯著提高；新穎的光柵耦合器結構使耦合效率對SOI埋氧層厚度的依賴性大為降低，從而放鬆了對SOI襯底的規格要求。
文檔編號G02B6/124GK102692682SQ201210193178
公開日2012年9月26日 申請日期2012年6月12日 優先權日2012年6月12日
發明者仇超, 武愛民, 王曦, 甘甫烷, 盛振, 鄒世昌 申請人:中國科學院上海微系統與信息技術研究所