基於fpga的多臺數字相機圖像傳輸方法
2023-05-14 20:15:26
專利名稱：基於fpga的多臺數字相機圖像傳輸方法
技術領域：
本發明涉及將同時工作的多臺數字相機拍攝的圖像信息進行集總長距離 傳輸的方法。
背景技術：
隨著電子技術的不斷提高，相機已經從膠片式發展到數字式，所採用的 圖像傳感器主要是CCD(電荷耦合器件)，其像元尺寸越來越小，像元數越來 越多，圖像的讀取速度越來越快。因此，相機所產生的圖像數據量越來越大， 這就為後續的圖像傳輸帶來了巨大的壓力。
數字相機(如圖1所示)由光學鏡頭1、 CCD傳感器2、模擬前端3、視 頻信號處理單元4、輸出接口5、時序發生器6等構成，所拍攝的景物經光學 鏡頭1投影在CCD傳感器2上，CCD傳感器2將光信號轉換為電信號。經 模擬前端3、視頻信號處理單元4完成對CCD傳感器2所產生電信號的濾波、 放大、CDS(相關雙採樣)和A/D轉換等處理，轉換為數字圖像信號。時序發 生器6產生CCD傳感器2工作所必需的時序脈衝，並按照CCD傳感器2的 要求對輸出的TTL脈衝信號的幅值進行變換。
高速數字相機的輸出接口 5主要採用兩種方式Cameralink和LVDS(低壓 差分信號)，由於LVDS傳輸方式具有應用簡單、開發成本較低等優點而得到 廣泛應用。採用LVDS方式傳輸的數字圖像一般採用三線制方式，即通過傳 輸時鐘(CLK)、數據(Data)以及使能(En)信號實現圖像的傳輸(如圖2所示)。
在精密測量、工業控制、空間遙感等領域需要多臺數字相機同時工作， 將拍攝的圖像進行集總的計算分析，並根據計算結果進行相應的控制和操作。若採用LVDS方式進行長距離的圖像傳輸，所需要線纜的長度將大大增加，
同時需要進行數據中繼，系統的複雜度和開發成本將大大的提高，而系統的 可靠性卻大幅度降低。
發明內容
本發明的目的是提出一種基於FPGA的多臺數字相機圖像傳輸方法，以 克服目前採用LVDS方式進行長距離圖像傳輸技術存在的所需線纜的長度較 大、同時需要進行數據中繼、系統的複雜度和開發成本高、系統的可靠性低 的缺陷。
本發明基於FPGA的多臺數字相機圖像傳輸方法，以FPGA作為控制器， 將數臺數字相機攝取的圖像信息按以下步驟實現集總長距離傳輸
a. 將每臺數字相機發出的LVDS格式的圖像數據分別轉換為TTL格式圖
像數據，並分別輸入到指定的存儲區中；
b. 當存儲區中存儲的字節數達到預先的設定值時，發送請求信號；
c. 系統根據接收到的請求信號，將對應通道的標誌位置位，根據"先入優 先"的原則，將相應存儲區中的圖像數據進行打包處理，轉換為並行數據送入 高速串行解串器中；
d. 高速串行解串器對圖像數據進行編碼，將並行數據轉換為高速串行數 據，送入到光電收發器；
e. 光電收發器將高速串行解串器發送過來的串行電信號轉換為光信號， 通過光纖進行長距離傳輸；
f. 當一幀圖像數據發送完成後，將對應的通道標誌位復位後，開始處理 下一幀圖像數據。
採用本發明方法，可將數十臺同時工作的數字相機攝取的LVDS格式圖 像數據進行整合、轉換，通過光纖通信方式將圖像數據進行長距離傳輸。該 方法具有以下優點1. 通過將多臺數字相機輸出的圖像信號(LVDS方式)轉換為光纖通道的
方式實現長距離傳輸，不必進行數據中繼，減少了傳輸電纜的數量，便於系 統的安裝調試，降低了系統的複雜度和數據傳輸的誤碼率，提高了系統的可 維護性。
2. 本方法採用FPGA作為系統控制器，可充分利用片上集成的 SERDES(串行解串器)模塊和塊RAM資源，省去了外擴高速SERDES晶片和 FIFO晶片，簡化了系統設計，節約了系統的開發時間和開發成本，提高了系 統的可靠性。
3. 由於採用FPGA作為主控晶片，系統的可擴展性也得到提高，系統的 設計更加靈活，為今後的系統擴展和需求變更提供了便利。
圖1是數字相機系統的示意圖2是數字圖像LVDS方式傳輸方法原理框圖3是本發明方法所述光纖通道數據傳輸格式框圖4是本發明方法所述光纖通道命令格式框圖。
具體實施例方式
結合以下實施例對本發明進行進一步詳細說明，以便對本發明方法的理解。
本發明採用FPGA作為控制器，每個系統可同時接收64路數字相機輸出 的LVDS格式的數字圖像數據，並轉換為4路的光信號進行長距離串行傳輸。 每路光纖通道完成對應的16路圖像數據格式的轉換，各路光纖通道之間是並 行的，即各路之間相互獨立，組成結構相同，在控制器的統一調度下進行工 作。具體工作步驟如下
a.由高速數字相機發出的LVDS格式的圖像數據分別轉換為TTL格式圖 像數據(如圖2所示)。若接收到的時鐘信號(Clock)有效、且使能信號(En)有效時，則接收到的數據信號(Data)為有效的圖像數據，並分別輸入到指定的存 儲區中；
b. 當存儲區中(採用2塊RAM,以桌球緩存機制存儲)存儲的字節數 達到設定值時，發送"滿"信號，請求發送數據；
c. 系統根據接收到的請求信號，將對應通道的標誌位置位，根據"先入優 先"的原則，對發送的請求信號進行統一的排隊，依次進行發送。按照圖3所 示的數據傳輸格式(數據傳輸格式由幀頭、數據以及幀尾三部分組成，根據 實際需要可進行改變)將相應存儲區中的圖像數據進行打包處理，轉換為並 行數據發送到高速串行解串器中；
d. 高速串行解串器對圖像數據進行8B/10B編碼、時鐘修正等操作，將 並行數據轉換為高速串行數據，送入到光電收發器；
e. 光電收發器將高速串行解串器發送過來的串行電信號轉換為光信號， 通過光纖進行傳送；
f. 當一幀圖像數據發送完成後，將對應的通道標誌位復位後，開始處理 下一幀圖像數據。
系統首次使用或者工作狀態改變時，應對系統參數進行設置，以減少信 道帶寬資源的浪費，提高系統的性能；若不進行參數預設置，系統將根據默 認參數進行工作。設置的參數包括光電收發器和LVDS接收通道的狀態、採 樣邊沿、數據緩存的字節數目等。參數設置命令格式如圖4所示，包括幀頭、 數據以及幀尾三部分，命令格式根據需要可進行改變。參數設置完成，對系 統進行復位操作。
系統復位後，根據預設的參數對系統進行初始化。完成對LVDS接收通 道、光電收發器進行使能設置以及對採樣邊沿和數據緩衝區的設置，然後系 統進入等待狀態，準備接收圖像數據。
權利要求
1.一種基於FPGA的多臺數字相機圖像傳輸方法，其特徵在於以FPGA作為控制器，將多臺數字相機攝取的圖像信息按以下步驟實現集總長距離傳輸a.將每臺數字相機發出的LVDS格式的圖像數據分別轉換為TTL格式圖像數據，並分別輸入到指定的存儲區中；b.當存儲區中存儲的字節數達到預先的設定值時，發送請求信號；c.系統根據接收到的請求信號，將對應通道的標誌位置位，根據「先入優先」的原則，將相應存儲區中的圖像數據進行打包處理，轉換為並行數據送入高速串行解串器中；d.高速串行解串器對圖像數據進行編碼，將並行數據轉換為高速串行數據，送入到光電收發器；e.光電收發器將高速串行解串器發送過來的串行電信號轉換為光信號，通過光纖進行長距離傳輸；f.當一幀圖像數據發送完成後，將對應的通道標誌位復位後，開始處理下一幀圖像數據。
2. 根據權利要求1所述的基於FPGA的多臺數字相機圖像傳輸方法，其 特徵在於，所述的存儲區採用2塊RAM，以桌球結構緩存圖像數據。
全文摘要
本發明涉及應用於將多臺高速數字相機攝取的圖像進行集中式、長距離傳輸方法，特別是一種基於FPGA的多臺數字相機圖像傳輸方法。系統將接收到的數字相機發出的LVDS格式圖像數據轉換成TTL信號，並分別緩存到指定的存儲區中；當接收到的圖像數據達到預設的字節數後，發送請求信號；根據接收到的請求信號，將對應通道的標誌位置位，並將相應存儲區中的圖像數據進行打包處理，轉換為並行數據；經高速串行解串器對圖像數據編碼，將並行數據轉換為高速串行數據，送入到光電收發器轉換為光信號，通過光纖進行長距離傳輸。本方法克服了目前LVDS方式長距離傳輸存在的線纜長度長、需要數據中繼、系統複雜成本高、可靠性低的缺陷。
文檔編號H04N7/22GK101662671SQ20091006751
公開日2010年3月3日 申請日期2009年9月10日 優先權日2009年9月10日
發明者任建嶽, 郝賢鵬 申請人:中國科學院長春光學精密機械與物理研究所