Ddr調試方法及系統的製作方法
2023-05-14 10:00:16
專利名稱：Ddr調試方法及系統的製作方法
技術領域：
本發明涉及一種器件調試技術，特別涉及一種DDR調試方法及系統。
背景技術：
DDR 全稱為DDR SDRAM (Double Data Rate Synchronous Dynamic RandomAccess Memory，雙倍速率同步動態隨機存儲器)。因DDR讀/寫數據速度越高，對時序和信號的要求也越來越高，而另一方面，因為成本的要求，PCB (Printed Circuit Board,印製電路板)的尺寸越來越小，對PCB布圖設計的要求也越來越高，很難做到所有的差分信號走線等長，因此信號之間就會產生等差時延，當時延達到一定程度時會導致對DDR的讀/寫操作出現失敗，從而導致死機的發生，而這對DDR這種高速器件的使用帶來了很大的挑戰。目前，電腦、電視、手機、顯示器等大量電子產品均使用DDR來作為存儲器件，通過MCU (Micro Control Unit，微控制單元)對DDR進行讀/寫操作來處理大量的音視頻信號。對DDR的寫操作，寫的指令、Clock、DQ (數據)及DQS (Data Strobe，數據閘門)的發出都是由MCU控制的，信號之間很容易協調一致，因此，很少出現失誤的問題；但讀操作就要困難多了，讀的指令和Clock是由MCU發出，但DQ和DQS是由DDR發出的，MCU需根據DQS信號來接收DQ信號，信號之間很難協調一致(很難保持相同的相位)，再加上PCB布圖設計造成的信號差異，一但相位偏差過大，便會導致數據錯位從而導致接收到錯誤的數據或導致數據丟失，進而引發不良操作結果，嚴重時甚至會引起死機。比如我們在日常生活中使用電腦、電視、手機時，經常會遇到死機和顯示異常等此類問題。
發明內容
本發明的主要目的是提供一種DDR調試方法，以避免MCU (Micro Control Unit,微控制單元)對DDR的讀操作出現錯誤。此外，還提供一種DDR調試系統，以避免MCU對DDR的讀操作出現錯誤。一種DDR調試方法，該方法包括步驟A、在調試開始時調整第一個緩衝寄存器Buffer I的值來調整數據閘門DQS相位，並記錄調整後的Buffer I的值；B、分析每一次DQS相位調整後的雙倍速率同步動態隨機存儲器DDR的工作狀態，在每一次DQS相位調整後的DDR工作正常時轉入步驟C，或者，在DQS相位調整後的DDR工作異常時轉入步驟D ;C、逐次調整第二個緩衝寄存器Buffer 2的值來調整數據DQ相位直至DQ相位調整後的DDR的工作異常，並記錄每一次調整後的Buffer 2的值，在DQ相位調整後的DDR的工作異常時，轉入步驟A ;D、從記錄的Buffer I的值和Buffer 2的值中找出最佳值來設置DDR。進一步地,於步驟A之前還包括將Buffer I的值清零。進一步地，所述逐次調整第二個緩衝寄存器Buffer 2的值來調整DQ相位直至DQ相位調整後的DDR的工作異常的步驟包括E1、將Buffer 2的值清零；E2、將Buffer 2的值按特定值進行調整；E3、分析DQ相位調整後的DDR的工作狀態；E4、在DQ相位調整後的DDR的工作正常時，返回步驟E2，或者，在DQ相位調整後的DDR的工作異常時，返回步驟A。
進一步地，所述逐次調整第二個緩衝寄存器Buffer 2的值來調整DQ相位直至DQ相位調整後的DDR的工作異常的步驟包括=FljfBuffer 2的值清零；F2、將Buffer 2的值按特定值進行累加以調整DQ相位；F3、分析DQ相位調整後的DDR的工作狀態；F4、在DQ相位調整後的DDR的工作正常時，返回步驟F2，或者，在DQ相位調整後的DDR的工作異常時，轉入步驟F5 ;F5、將Buffer 2的值清零；F6、將Buffer 2的值按特定值進行遞減以調整DQ相位；F7、分析DQ相位調整後的DDR的工作狀態；F8、在DQ相位調整後的DDR的工作正常時，返回步驟F6，或者，在DQ相位調整後的DDR的工作異常時，返回執行步驟A。進一步地,所述從記錄的Buffer I的值和Buffer 2的值中找出最佳值來調整DDR的步驟包括根據記錄的所有Buffer I的值和Buffer 2的值生成DQS與DQ的相位調整二維表；根據生成的二維表找出Buffer I的最佳值和Buffer 2的最佳值；根據找出的Buffer I的最佳值和Buffer 2的最佳值設置DDR。一種DDR調試系統，該系統包括DQS相位調整模塊，用於在調試開始時調整Buffer I的值來調整DQS相位，並記錄調整後的Buffer I的值；DQ相位調整模塊，用於在每一次DQS相位調整後的DDR的工作正常時，逐次調整Buffer 2的值來調整數據DQ相位直至DQ相位調整後的DDR的工作異常，並記錄每一次調整後的Buffer 2的值；DDR調整模塊，用於在DQS相位調整後的DDR的工作異常時，從記錄的Buffer I的值和Buffer 2的值中找出最佳值來調整DDR ;所述DQS相位調整模塊，還用於在DQ相位調整後的DDR的工作異常時，調整Buffer I的值來調整DQS相位，並記錄調整後的Buffer I的值。進一步地,所述DQS相位調整模塊還用於將Buffer I的值清零。進一步地，所述DQ相位調整模塊逐次調整Buffer 2的值來調整數據DQ相位直至DQ相位調整後的DDR的工作異常的步驟包括將Buffer 2的值清零；將Buffer 2的值按特定值進行調整；分析DQ相位調整後的DDR的工作狀態；在DQ相位調整後的DDR的工作正常時，將Buffer 2的值按特定值進行調整。進一步地，所述DQ相位調整模塊逐次調整Buffer 2的值來調整數據DQ相位直至DQ相位調整後的DDR的工作異常的步驟包括F1、將Buffer 2的值清零；F2、將Buffer 2的值按特定值進行累加以調整DQ相位；F3、分析DQ相位調整後的DDR的工作狀態；F4、在DQ相位調整後的DDR的工作正常時，返回步驟F2，或者，在DQ相位調整後的DDR的工作異常時，轉入步驟F5 ;F5、將Buffer 2的值清零；F6、將Buffer 2的值按特定值進行遞減以調整DQ相位；F7、分析DQ相位調整後的DDR的工作狀態；F8、在DQ相位調整後的DDR的工作正常時，返回步驟F6。進一步地,所述DDR調整模塊用於根據記錄的所有Buffer I的值和Buffer 2的值生成DQS與DQ的相位調整二維表；根據生成的二維表找出Buffer I的最佳值和Buffer2的最佳值；根據找出的Buffer I的最佳值和Buffer 2的最佳值設置DDR。相較現有技術，本發明通過逐次調整Buffer I的值來調整DQS相位，及逐次調整Buffer 2的值來調整數據DQ相位，並通過分析調整Buffer I的值及Buffer 2的值後的DDR的工作狀態來構建DQS相位與DQ相位的調整循環，進而找出DDR的最佳工作點，保證了DQS信號與DQ信號的協調一致，避免了 MCU對DDR的讀操作時出現錯誤。
圖1為微控制單元對DDR進行讀操作示例圖。圖2為微控制單元對DDR進行寫操作示例圖。圖3為本發明DDR調試系統較佳實施例的功能模塊圖。圖4為DQS和DQ的相位調整二維表示例圖。圖5為本發明DDR調試方法較佳實施例的具體實施流程圖。本發明目的的實現、功能特點及優點將結合實施例，參照附圖做進一步說明。
具體實施例方式應當理解，此處所描述的具體實施例僅僅用以解釋本發明，並不用於限定本發明。如圖1和圖2所不,MCU (Micro Control Unit,微控制單兀)包括Buffer I (緩衝寄存器I)及Buffer 2 (緩衝寄存器2)，MCU通過Buffer I及Buffer 2實現對DDR (DoubleData Rate Synchronous Dynamic Random Access Memory,雙倍速率同步動態隨機存儲器)的讀寫操作。MCU通過調整Buffer I的值來調整DQS (Data Strobe，數據閘門)的相位，所述DQS用於控制數據的讀寫操作。·MCU通過調整Buffer 2的值來調整DQ (Data，數據)的相位。如圖3所示，為本發明DDR調試系統較佳實施例的功能模塊圖。該DDR調試系統10運行於MCU中，該DDR調試系統10包括DQS相位調整模塊100、DQ相位調整模塊101及DDR調整模塊102。該DQS相位調整模塊100，用於將Buffer I的值清零，將Buffer I的值按特定值進行調整並記錄每一次調整後的Buffer I的值，及分析每一次DQS相位調整後的DDR的工作狀態。在本實施例中，所述特定值為I ;在本發明的其他實施例中，所述特定值還可以為其他任意適用的值。在本實施例中，該DQS相位調整模塊100對Buffer I的值的調整是累加。該DQ相位調整模塊101，用於在每一次DQS相位調整後的DDR的工作正常時，將Buffer 2的值清零，並將Buffer 2的值按特定值進行逐次調整直至DQ相位調整後的DDR的工作異常，記錄每一次調整後的Buffer 2的值，及分析每一次DQ相位調整後的DDR的工作狀態。在本實施例中，所述特定值為I ;在本發明的其他實施例中，所述特定值還可以為其他任意適用的值。在本實施例中，該DQ相位調整模塊101對Buffer 2的值的一次完整調整包括累加及遞減。該DQS相位調整模塊100，還用於在每一次DQ相位調整後的DDR的工作異常時，將Buffer I的值按特定值進行調整並記錄每一次調整後的Buffer I的值,及分析每一次DQS相位調整後的DDR的工作狀態。該DDR調整模塊102，用於在DQS相位調整後的DDR的工作異常時，從記錄的所有Buffer I的值和Buffer 2的值中找出Buffer I的最佳值和Buffer 2的最佳值，根據找出的Buffer I的最佳值和Buffer 2的最佳值設置DDR。在本實施例中，該DDR調整模塊102，用於在DQS相位調整後的DDR的工作異常時，根據記錄的所有Buffer I的值和Buffer 2的值生成DQS與DQ的相位調整二維表，根據生成的二維表找出Buffer I的最佳值和Buffer 2的最佳值。例如圖4所示，「F」代表DDR工作異常，「O」代表DDR工作正常；該DDR調整模塊102自動選取DDR工作範圍最寬(S卩包含「O」最多的行)的Buffer I的值作為DQS相位(tDQSCK)的最佳值，從圖4可得DQS相位(tDQSCK)的最佳值為6 ;該DDR調整模塊102根據DQS相位的最佳值，再自動獲得DQ相位CtDQSQ)的最佳值(即包含「O」最多的行的中點對應的tDQSQ值)，即tDQSCK=6時，tDQSQ的中值為0，即最佳值tDQSQ=0，則找出的DDR的最佳工作點為tDQSCK=6，tDQSQ=0。如圖5所示，為本發明DDR調試方法較佳實施例的具體實施流程圖。需要強調的是圖5所示流程圖僅為一個較佳實施例，本領域的技術人員當知，任何圍繞本發明思想構建的實施例都不應脫離於如下技術方案涵蓋的範圍A、在調試開始時調整第一個緩衝寄存器Buffer I的值來調整數據閘門DQS相位，並記錄調整後的Buffer I的值；及B、在每一次DQS相位調整後的雙倍速率同步動態隨機存儲器DDR的工作正常時，逐次調整第二個緩衝寄存器Buffer 2的值來調整數據DQ相位直至DQ相位調整後的DDR的工作異常，並記錄每一次調整後的Buffer 2的值，在DQ相位調整後的DDR的工作異常時，轉入步驟A ;或者C、在DQS相位調整後的DDR的工作異常時，從記錄的Buffer I的值和Buffer 2的值中找出最佳值來設置DDR。以下是結合本較佳實施例逐步實現對DDR的調試。步驟S10，該DQS相位調整模塊100將Buffer I的值清零，即tDQSCK (O) =0。所述Buffer I的值與DQS的相位值——對應，本實施方式中，通過調整所述Buffer I的值來對 應調整DQS相位的值。步驟S11，該DQS相位調整模塊100將Buffer I的值按特定值進行累加以調整DQS相位，並記錄累加後的Buffer I的值tDQSCK (η)。在本實施例中，所述特定值為I。步驟S12，該DQS相位調整模塊100分析DQS相位調整後的DDR的工作狀態。在DQS相位調整後的DDR的工作正常時，轉入執行下述步驟S13，或者，在DQS相位調整後的DDR的工作異常時，轉入執行下述步驟S20及S21。步驟S13，該DQ相位調整模塊101將Buffer 2的值清零，即tDQSQ (O) =0。步驟S15，該DQ相位調整模塊101將Buffer 2的值按特定值進行累加以調整DQ相位，並記錄累加後的Buffer 2的值tDQSQ (η)。步驟S16，該DQ相位調整模塊101分析DQ相位調整後的DDR的工作狀態。在DQ相位調整後的DDR的工作正常時，返回執行上述步驟S15，或者，在DQ相位調整後的DDR的工作異常時，轉入執行下述步驟S17。步驟S17，該DQ相位調整模塊101將Buffer 2的值清零。步驟S18，該DQ相位調整模塊101將Buffer 2的值按特定值進行遞減以調整DQ相位，並記錄遞減後的Buffer 2的值tDQSQ (η)。步驟S19，該DQ相位調整模塊101分析DQ相位調整後的DDR的工作狀態。在DQ相位調整後的DDR的工作正常時，返回執行上述步驟S18，或者，在DQ相位調整後的DDR的工作異常時，返回執行下述步驟S11。步驟S20，該DDR調整模塊102從記錄的所有Buffer I的值和Buffer 2的值中找出Buffer I的最佳值和Buffer 2的最佳值。在本實施例中，該DDR調整模塊102在DQS相位調整後的DDR的工作異常時，根據記錄的所有Buffer I的值和Buffer 2的值生成DQS與DQ的相位調整二維表，根據生成的二維表找出Buffer I的最佳值和Buffer 2的最佳值。例如圖4所示，「F」代表DDR工作異常，「O」代表DDR工作正常；該DDR調整模塊102自動選取DDR工作範圍最寬(即包含「O」最多的行)的Buffer I的值作為DQS相位(tDQSCK)的最佳值，從圖4可得DQS相位(tDQSCK)的最佳值為6 ;該DDR調整模塊102根據DQS相位的最佳值，再自動獲得DQ相位(tDQSQ)的最佳值(即包含「O」最多的行的中點對應的tDQSQ值)，即tDQSCK=6時，tDQSQ的中值為0，即最佳值tDQSQ=0，則找出的DDR的最佳工作點為tDQSCK=6，tDQSQ=0。步驟S21，該DDR調整模塊102根據找出的Buffer I的最佳值和Buffer 2的最佳值設置DDR。以上僅為本發明的優選實施例，並非因此限制本發明的專利範圍，凡是利用本發明說明書及附圖內容所作的等效結構或等效流程變換，或直接或間接運用在其他相關的技術領域，均同理包括在本發明的專利保護範圍內。
權利要求
1.一種DDR調試方法，其特徵在於，該方法包括步驟 A、在調試開始時調整第一個緩衝寄存器BufferI的值來調整數據閘門DQS相位，並記錄調整後的Buffer I的值； B、分析每一次DQS相位調整後的雙倍速率同步動態隨機存儲器DDR的工作狀態，在每一次DQS相位調整後的DDR工作正常時轉入步驟C，或者，在DQS相位調整後的DDR工作異常時轉入步驟D ； C、逐次調整第二個緩衝寄存器Buffer2的值來調整數據DQ相位直至DQ相位調整後的DDR的工作異常，並記錄每一次調整後的Buffer 2的值，在DQ相位調整後的DDR的工作異常時，轉入步驟A ; D、從記錄的BufferI的值和Buffer 2的值中找出最佳值來設置DDR。
2.如權利要求1所述的DDR調試方法，其特徵在於，於步驟A之前還包括 將Buffer I的值清零。
3.如權利要求1所述的DDR調試方法，其特徵在於，所述逐次調整第二個緩衝寄存器Buffer 2的值來調整DQ相位直至DQ相位調整後的DDR的工作異常的步驟包括 ElUfBuffer 2的值清零； E2、將Buffer 2的值按特定值進行調整； E3、分析DQ相位調整後的DDR的工作狀態； E4、在DQ相位調整後的DDR的工作正常時，返回步驟E2，或者，在DQ相位調整後的DDR的工作異常時，返回步驟A。
4.如權利要求3所述的DDR調試方法，其特徵在於，所述逐次調整第二個緩衝寄存器Buffer 2的值來調整DQ相位直至DQ相位調整後的DDR的工作異常的步驟包括 Fl UfBuffer 2的值清零； F2、將Buffer 2的值按特定值進行累加以調整DQ相位； F3、分析DQ相位調整後的DDR的工作狀態； F4、在DQ相位調整後的DDR的工作正常時，返回步驟F2，或者，在DQ相位調整後的DDR的工作異常時，轉入步驟F5; F5 UfBuffer 2的值清零； F6、將Buffer 2的值按特定值進行遞減以調整DQ相位； F7、分析DQ相位調整後的DDR的工作狀態； F8、在DQ相位調整後的DDR的工作正常時，返回步驟F6，或者，在DQ相位調整後的DDR的工作異常時，返回執行步驟A。
5.如權利要求1至4任一權利要求所述的DDR調試方法，其特徵在於，所述從記錄的Buffer I的值和Buffer 2的值中找出最佳值來調整DDR的步驟包括 根據記錄的所有Buffer I的值和Buffer 2的值生成DQS與DQ的相位調整二維表； 根據生成的二維表找出Buffer I的最佳值和Buffer 2的最佳值； 根據找出的Buffer I的最佳值和Buffer 2的最佳值設置DDR。
6.—種DDR調試系統,其特徵在於,該系統包括 DQS相位調整模塊，用於在調試開始時調整Buffer I的值來調整DQS相位，並記錄調整後的Buffer I的值；DQ相位調整模塊，用於在每一次DQS相位調整後的DDR的工作正常時，逐次調整Buffer 2的值來調整數據DQ相位直至DQ相位調整後的DDR的工作異常，並記錄每一次調整後的Buffer 2的值； DDR調整模塊，用於在DQS相位調整後的DDR的工作異常時，從記錄的Buffer I的值和Buffer 2的值中找出最佳值來設置DDR ； 所述DQS相位調整模塊，還用於在DQ相位調整後的DDR的工作異常時，調整Buffer I的值來調整DQS相位，並記錄調整後的Buffer I的值。
7.如權利要求6所述的DDR調試系統，其特徵在於，所述DQS相位調整模塊還用於將Buffer I的值清零。
8.如權利要求6所述的DDR調試系統，其特徵在於，所述DQ相位調整模塊逐次調整Buffer 2的值來調整數據DQ相位直至DQ相位調整後的DDR的工作異常的步驟包括 將Buffer 2的值清零； 將Buffer 2的值按特定值進行調整； 分析DQ相位調整後的DDR的工作狀態； 在DQ相位調整後的DDR的工作正常時，將Buffer 2的值按特定值進行調整。
9.如權利要求8所述的DDR調試系統，其特徵在於，所述DQ相位調整模塊逐次調整Buffer 2的值來調整數據DQ相位直至DQ相位調整後的DDR的工作異常的步驟包括 Fl UfBuffer 2的值清零； F2、將Buffer 2的值按特定值進行累加以調整DQ相位； F3、分析DQ相位調整後的DDR的工作狀態； F4、在DQ相位調整後的DDR的工作正常時，返回步驟F2，或者，在DQ相位調整後的DDR的工作異常時，轉入步驟F5; F5 UfBuffer 2的值清零； F6、將Buffer 2的值按特定值進行遞減以調整DQ相位； F7、分析DQ相位調整後的DDR的工作狀態； F8、在DQ相位調整後的DDR的工作正常時，返回步驟F6。
10.如權利要求6至9任一權利要求所述的DDR調試系統，其特徵在於，所述DDR調整模塊用於 根據記錄的所有Buffer I的值和Buffer 2的值生成DQS與DQ的相位調整二維表； 根據生成的二維表找出Buffer I的最佳值和Buffer 2的最佳值； 根據找出的Buffer I的最佳值和Buffer 2的最佳值設置DDR。
全文摘要
本發明提供了一種DDR調試方法。該方法通過逐次調整Buffer 1的值來調整DQS相位，及逐次調整Buffer 2的值來調整數據DQ相位，並通過分析調整Buffer 1的值及Buffer 2的值後的DDR的工作狀態來構建DQS相位與DQ相位的調整循環，進而找出DDR的最佳工作點，保證了DQS信號與DQ信號的協調一致，避免了MCU對DDR 的讀操作時出現錯誤。本發明還提供一種DDR調試系統。
文檔編號G06F11/26GK103034572SQ20121054468
公開日2013年4月10日 申請日期2012年12月14日 優先權日2012年12月14日
發明者易山珍 申請人:深圳Tcl新技術有限公司