分解絕緣體上半導體型結構的外周環中的氧化物層的方法
2023-05-14 08:48:56
專利名稱：分解絕緣體上半導體型結構的外周環中的氧化物層的方法
技術領域：
本發明涉及一種處理連續包括載體襯底(carrier substrate)、氧化物層和半導體材料薄層的絕緣體上半導體型(SOI)結構的方法，更特別地，涉及一種可以避免半導體層在分解氧化物的熱處理過程中分層的處理方法。
背景技術：
在絕緣體上半導體型(SOI)結構的區域中，已知可以應用熱處理來使至少一部分氧從埋入氧化物層通過薄半導體層擴散，以便減小或消除該氧化物層的厚度。可以對整個結構應用這種分解步驟，或者也可以局部地應用這種分解步驟，即在與所需圖案相對應的SOI結構的確定區域中完全或部分地分解氧化物層，同時保留其他區域中的原始氧化物層。這被稱為氧化物層的「局部分解」。這種分解熱處理或者諸如表面平滑步驟或外延步驟的任何其他類型的熱處理的應用可能引起文件WO 2007/0489 中所提到脫溼(de-wetting)現象。本發明的發明人觀察到，引發這種現象的位置特別地是在結構的外周，更一般地是在結構中露出埋入氧化物的每一點處，即結構中與外界相接觸的每一點處，或者是在薄層過薄(幾十納米或更薄)以至於在結構達到高溫時在形態上變得不穩定、從而露出埋入氧化物的每一點處。薄層的厚度越薄(例如小於IOOnm)，這種脫溼現象越嚴重。如果埋入氧化物暴露在處理氣氛中並與例如由Si製成的薄層相接觸，則這種脫溼現象還伴隨有按照如下反應腐蝕該氧化物的現象Si02+Si-> (氣體)2Si0在Si/Si02/處理氣氛的「三點」接觸處，埋入氧化物(Sit)》與薄層的矽反應，形成被攜帶到處理氣氛中的揮發性SiO複合物。回顧一下，在通過鍵合獲得的絕緣體上半導體型(SOI)襯底中，由於接觸面上存在外周倒角，在組裝襯底的邊緣不存在鍵合。因此在轉移例如由矽製成的薄層之後，最終襯底具有未發生轉移且露出埋入氧化物的外周環。當這種襯底暴露在諸如分解熱處理之類的熱處理當中時，在薄層熱處理過程中可能會發生脫溼和腐蝕現象，在襯底外周高達Icm的距離上導致大範圍的缺陷區域。這種缺陷也可能發生在埋入氧化物直接暴露或者位於厚度較小的薄層下方的起始襯底的任意其他點。缺陷可能是薄層中的洞穿缺陷(through defect)(也被稱為「HF缺陷」)，因此將埋入氧化物暴露到處理氣氛中。該缺陷可能涉及到薄層的厚度比該層的平均厚度小很多的襯底區域，如果在處理過程中應該減小薄層的厚度，則可能使埋入氧化物暴露到處理氣氛中。這些現象使得襯底不適合用於這些襯底通常的應用領域，例如不適合於在出現這種缺陷的區域中製造電子元件(例如「存儲器」和「邏輯」元件)。
發明內容
3
因此，本發明的目的之一是提出一種具有簡單設計和低成本的方法，以獲得至少在其整個或部分外周上不包括任何脫溼或腐蝕現象的絕緣體上半導體型(SOI)結構，從而克服這種缺點。為此目的，根據本發明，提出一種處理連續包括載體襯底、氧化物層和半導體材料的薄層的絕緣體上半導體型結構的方法，所述結構具有露出所述氧化物層的外周環，所述方法包括在中性或受控還原氣氛中應用主要熱處理，值得注意的是，所述方法在所述主要熱處理之前包括至少一個覆蓋至少所述氧化物層的暴露外周部分的步驟，所述主要熱處理是在受控的時間和溫度條件下進行的，以便促進所述氧化物層的至少一部分氧通過薄半導體層擴散，導致所述氧化物層的厚度的受控降低。表述「至少所述氧化物層的暴露外周部分」意為埋入氧化物的暴露部分附近的區域也被覆蓋，在該區域中薄層具有非常小的厚度。該厚度在熱處理過程中將會被降低，這意味著在處理過程中，下方氧化物層可能會暴露或者在形態上變得不穩定。因此，使用1100°C 的退火時，有利地必須在氧化物上提供至少IOnm的層，使用1200°C的退火時，必須有利地在外周附近的氧化物上提供至少50nm的層。根據該方法的有利的非限制性特徵-所述主要熱處理為平滑熱處理；-在所述主要熱處理之前直接應用另外的熱處理，即所謂的蠕變處理，以在所述氧化物層的暴露外周部分上導致半導體層的蠕變；-所述蠕變熱處理是通過在大約1200°C的最終溫度下非常快速地應用熱處理來進行的；-所述蠕變熱處理在所述最終溫度下執行小於3分鐘的時間；-所述蠕變熱處理是以大於20°C/秒、優選地大約50°C /秒的溫升進行的；-所述氧化物層具有大約IOnm的厚度，而所述薄層的厚度比所述氧化物層的厚度至少大十倍；-所述蠕變熱處理是在氫和/或氬氣氛中進行的；-在所述主要熱處理之前和/或在所述蠕變熱處理之後，在埋入氧化物的暴露外周部分上形成掩模(mask)；-所述掩模是在所述半導體層上局部形成的，以允許所述熱處理步驟中的局部分解；-所述半導體材料層是由矽製成的；-所述氧化物層是由二氧化矽製成的。
接下來參考附圖描述作為根據本發明的方法的非限制性示例給出的實施例的幾個變形，從而更好地顯現本發明的其他優點和特徵，其中圖1顯示了根據本發明的氧化物分解處理之前的絕緣體上半導體型結構，圖2是圖1所顯示的絕緣體上半導體型結構的環的細節圖，圖3顯示了根據本發明的結構的處理方法中的一個步驟，圖4和圖5顯示了根據本發明的處理方法的實施例的變形的步驟，
圖6至圖8顯示了根據本發明的處理方法的實施例的另一變形的步驟。
具體實施例方式參考圖1，對絕緣體上半導體(SOI)型結構應用下文詳細描述的分解處理，所述絕緣體上半導體型結構從其底部到其表面連續包括載體襯底1、氧化物層2和半導體層3。載體襯底實質上充當用於SOI結構的加強構件。為此目的，載體襯底典型地具有大約幾百微米的厚度。載體襯底1可以是體襯底(bulk substrate)或者是複合襯底，即由至少兩層不同材料的堆疊組成的襯底。載體襯底1例如可以包括下列材料之一 Si、Ge、SiGe、GaN、藍寶石。半導體層包括至少一種半導體材料，例如Si、Ge或SiGe。可選地，半導體層3可以是複合的，即由半導體材料層的堆疊組成。半導體層3的材料可以是單晶的、多晶的或者無定形的。其可以是多孔的，也可以不是多孔的，可以是摻雜的，也可以不是摻雜的。在一種特別有利的方式中，半導體層3適合於容納電子元件。薄半導體層3的厚度小於5000 A，優選地小於2500 A，以使氧能夠充分快速地擴散。半導體層3越厚，氧的擴散速度越慢。氧通過厚度大於5000 A的半導體層3的擴散是非常緩慢的，因此在工業層面上來講，幾乎是不利的。氧化物層2在結構中埋入在載體襯底1和半導體層3之間；因此在行業中通常用 Buried Oxide Layer (埋入氧化物層)的縮寫BOX來表示。使用本領域技術人員已知的包括鍵合在內的任意的成層(layering)技術來製造 SOI結構。在這些技術當中，特別要提到的是Smart-Cut方法(註冊商標)，其主要包括下列步驟i)在載體襯底1上或者在包含半導體層3的施主襯底上形成氧化物層2，ii)在施主襯底中形成弱化區域，該弱化區域限定了將要被轉移的薄半導體層3，iii)將施主襯底鍵合到載體襯底上，使氧化物層2位於鍵合界面處，iv)沿弱化區域分割施主襯底以將薄半導體層3轉移到載體襯底1上。這種技術是本領域技術人員已知的，因此在此不再詳加描述。可以參考例如 Kluwer Academic Publisher 出版、Jean-Pierre Colinge 所著的「Silicon-On-Insulator Technology =Materials to VLSI, 2nd Ed. 」第 50-51 頁。還可以使用這樣的技術在載體襯底1上鍵合包括半導體層3的施主襯底，襯底中的一個和/或另一個塗覆有氧化物層2，然後通過施主襯底的後表面來減小施主襯底的厚度，以便在載體襯底1上只留下薄半導體層3。然後可以使所獲得的SOI襯底經受常規的修整處理(finishing treatment)(拋光、平整、清洗等等)。在這些用於形成SOI結構的方法中，通過熱氧化(在這種情況下，氧化物是經過氧化的襯底材料的氧化物)或者通過例如二氧化矽(SiO2)的沉積，在施主襯底上或者在載體
5襯底1上形成氧化物層2。氧化物層2也可以是與大氣相接觸的施主襯底和/或載體襯底1的自然氧化所得到的自然氧化物層。另一方面，對使用SIMOX方法獲得的SOI結構執行的測試不能觀察到任何的氧化物分解，這歸因於用來獲得它的方法所造成的低劣的氧化物質量。關於這一點，可以參考 L. Zhong 等人在 Applied Physics Letters 67,3951(1995)中的文章。應指出，可以在鍵合步驟開始之前對相接觸的表面中的一個和/或另一個執行本領域技術人員已知的清洗或等離子活化步驟，以便增強鍵合能量。為了限制分解處理的持續時間以及為了促進覆蓋步驟，SOI結構的氧化物層2的厚度通常是薄的或者是超薄的，即介於50 A和1000 A之間，優選地介於100 A和250 A 之間。此外，參考圖2，使用上述技術其中之一所獲得的SOI結構在其外周具有所謂的環形區域4，在該環形區域4中，氧化物層2，特別是其側面(flank)是暴露的，即氧化物層的一部分與大氣相接觸。環4可以在SOI結構的全部或部分外周上延伸。參考圖3，本發明的方法包括在熱分解處理之前在環4上沉積掩模5，使得氧化物層2，特別是其側面不與大氣接觸。優選地，掩模5不僅覆蓋暴露的氧化物，而且還覆蓋半導體層3被減薄的外周部分。該層的厚度實際上傾向於在分解處理過程中被降低。因此，半導體層的外周上(在幾微米的寬度上)的掩模的存在可以防止位於該較薄層下方的氧化物在分解過程中通過減薄作用和/或高溫下的形態不穩定而暴露。該掩模5是使用能夠在分解熱處理過程中對氧的擴散形成阻擋並且能夠忍受熱分解處理的條件的材料來獲得的。所述掩模5可以僅僅覆蓋環4，以允許後續所謂的「全晶片」分解，即整個結構上的氧化物層的分解。根據一種變形，為了進行局部分解，還可以在半導體層的確定區域上沉積掩模。在一種特別有利的方式中，在一個相同步驟中，在環上和不希望分解其下方的氧化物的半導體層區域上形成掩模。可以使用常規的光刻技術來實現該掩模5的形成。典型地，掩模形成方法包括下列連續步驟-通過沉積，在半導體層的整個表面上形成用於形成掩模的材料層；-在前述層的整個表面上沉積光刻膠層；-通過光刻掩模(photolithographicmask)局部隔絕(insulation)樹脂；-例如通過用溶劑稀釋(dilution)來選擇性地去除隔絕的區域；-然後，通過在樹脂中形成的開口來蝕刻掩膜層的暴露區域。蝕刻典型地是樹脂能夠抵抗的幹法蝕刻(等離子)。另一方面，掩模的材料被該等離子蝕刻。該示例顯然是非限制性的，任何能夠用於在SOI的所需區域上形成掩模的技術都可以被使用。例如，氮化矽(通式為SiN，包括不同的可能的化學計算係數)是用來形成掩模的優選材料，因為其易於使用(即易於沉積以及在分解處理後易於去除)並且不會汙染矽。
6
但是，對氧的擴散形成阻擋並且耐受處理條件的任意的其他材料也可以被用於掩
模。 掩模5的典型厚度為1至50nm，優選地為大約20nm。因此，在沉積掩模5之後，方法包括熱分解處理步驟，其包括在中性或受控的還原氣氛中以及在受控的時間和溫度條件下應用熱處理，以便促使氧化物層2的至少一部分氧通過薄半導體層3擴散，導致氧化物厚度的受控降低。應注意的是，由於環上的掩模5的存在，可以避免在SOI結構的外周環處及其附近引發脫溼和/或腐蝕現象。優選地，初始結構被選擇為不具有或者具有很少的可能會使下方氧化物(即埋入層)暴露的穿透上方薄層的缺陷(在這種情況下使用術語「HF缺陷」)。這就避免或限制了分解處理的氣氛可能會引發氧化物的脫溼或腐蝕現象的點的數量。因此，對於SOI (Si薄層)而言，可以選擇沒有「HF缺陷」或者每300mm晶體具有小於五個「HF缺陷」的襯底，這是普遍能夠獲得的缺陷水平。在下文中，所採用的示例是分解處理應用於薄半導體層為矽的結構，即「絕緣體上矽，，(SOI)結構。0. Kononchuk 等人的文章「Internal Dissolution of Buried Oxide in SOI Wafers", Solid State Phenomena Vols. 131-133 (2008) pp 113-118 中詳細描述了 SOI 結構中的氧化物分解的機制，可以參考該文。在處理過程中，SOI結構被置於爐內，爐內產生氣流以形成中性或還原氣氛。因此，氣流可以包含氬氣、氫氣和/或其混合物。重要的是應該注意，只有當氣氛中的氧濃度與氧化物層的表面上的氧濃度之間存在足夠的梯度時才發生分解現象。因此認為，爐內氣氛的氧含量必須低於lOppm，將洩漏考慮在內，要求氣流中的氧含量小於lppb。關於這一點，可以參考Ludsteck 等人的文章 「Growth model for thin oxides and oxide optimization，，，Journal of Applied Physics, Vol. 95, No. 5, Mars 2004。常規的爐產生過多的洩露，無法達到這樣的低含量，因此在常規爐中無法獲得這些條件；爐需要特殊設計，以獲得最佳密封(更少的部件數量以避免墊圈的數量、固體部件的使用等等)。相反，氣氛中大於IOppm的氧濃度會使分解停止，並且促進暴露的矽氧化。對於SOI而言，應用分解處理的溫度介於1100°C和1300°C之間，優選地為大約 1200°C。對於超薄SOI結構(200埃或更薄的薄矽層)而言，可以考慮介於1050°C和1100°C 之間的分解溫度。這些超薄的SOI結構對脫溼現象特別的敏感，要試圖降低處理溫度。應當注意的是，如果上方矽層實際上是超薄的，則在這些低溫下也可能觀察到分解現象。溫度越高，氧化物分解速度越快。但是，處理溫度必須保持低於矽的熔點。例如，為了分解1 A的薄矽層下方的20 A的氧化物厚度，熱處理條件為 1100°C持續2小時，1200°C持續10分鐘，或者1250°C持續4分鐘。但是，需指出的是，這些值特別依賴於分解爐內的剩餘氧濃度。因此，還觀察到更大的分解厚度。
在該熱分解處理之後，可以通過幹法蝕刻或溼法蝕刻來去除掩模5。顯然，可以通過本領域技術人員已知的任何適當的方式來去除掩模5，而不會脫離本發明的範圍。根據本發明的方法的實施例的一種變形，參考圖4，在諸如上文所述的分解處理之前，對絕緣體上半導體型(SOI)結構應用所謂的蠕變熱處理(ere印thermal treatment), 其中所述結構從其底部到其表面接連包括載體襯底1、氧化物層2和半導體層3，所述結構還包括露出氧化物層2的環4。該蠕變熱處理對結構快速施加大約1200°C的溫度，持續時間小於3分鐘，優選地在氫和/或氬氣氛中執行所述蠕變熱處理。參考圖5，該蠕變熱處理導致半導體層3的蠕變，直到其覆蓋埋入氧化物的暴露的外周部分為止，即直到所述層3的半導體完全覆蓋起初與氣氛相接觸的氧化物為止。該蠕變熱處理還引起對晶片表面上所存在的洞穿缺陷處的埋入氧化物的遮蔽。覆蓋氧化物的半導體材料的厚度與將要分解的氧化物的厚度相比必須足夠大，以防止氧化物在分解處理過程中由於半導體層在該處理過程中的上述減薄而暴露或者變得在形態上不穩定。已知在氧化物厚度e的分解過程中，表面層的大約e/2的厚度被腐蝕。因此必須準備厚度為將要分解的氧化物層的至少兩倍的表面層，以避免在該分解過程中露出氧化物層並且導致三點接觸的開始氧化物/表面層/處理環境。優選地，在將要分解的氧化物和表面層之間選擇大於二的厚度比，例如六或七。因此，優選的是，絕緣體層與半導體材料的上方層相比具有相對較小的厚度(例如，對於70nm的薄層而言，埋入氧化物為lOnm)。該配置有助於埋入層被半導體層的蠕變封閉。因此，在蠕變之後，埋入氧化物先前暴露的外周部分及其附近的半導體層的厚度可能大於10nm，甚至為50nm或更多。此外，絕緣體層相對較小的厚度可以縮短所需要的分解時間。因此，可以選擇介於 5nm和50nm之間、典型地介於IOnm和25nm之間的絕緣體厚度。然後，如上文所述來應用熱分解處理，以實現氧化物的分解，而不導致結構的外周退化。必須避免或者限制蠕變步驟和分解步驟之間的中間步驟，以免露出埋入氧化物(通過例如犧牲氧化或其它平滑熱處理等等減薄)。不過，如果不會導致被處理的層過多減薄的話，可以容許一些清洗或犧牲氧化處理。在電子顯微鏡下，不同的處理之後的SOI邊緣的剖面顯示下列特點-熱處理之前的清洗露出「側面的(lateral)」氧化物；-該熱處理之後蠕變現象的有效性得到證明；-通過上述結構的氧化/還原使薄半導體層的厚度達到所需的最終厚度的減薄步驟之後，觀察到埋入氧化物沒有暴露。因此，結構可以經受分解處理，而沒有導致脫溼現象的風險。根據本發明的方法的實施例的最後一種變形，參考圖6至圖8，在分解處理之前， 以上文所述的同樣的方式對絕緣體上半導體型(SOI)結構應用所謂的蠕變熱處理，其中所述結構從其底部到其表面接連包括載體襯底1、氧化物層2和半導體層3，所述結構還包括露出氧化物層2的環4。該蠕變熱處理包括對結構施加大約1200°C的溫度，持續時間小於3分鐘，優選地
8在諸如氫和/或氬的中性或還原氣氛中執行所述蠕變熱處理。參考圖7，所述蠕變熱處理導致半導體層3的蠕變，直到其覆蓋近乎整個環4為止， 即直到所述層3的半導體覆蓋起初與氣氛相接觸的絕大部分氧化物為止。在該特殊實施例中，在蠕變熱處理之後，半導體層3覆蓋氧化物層2的側面；但所述氧化物層2的上邊緣仍然與氣氛相接觸。之後，參考圖8，該方法包括在環4上形成掩模5的步驟，以便完全覆蓋氧化物層 2，即覆蓋氧化物層2在蠕變熱處理之後與氣氛相接觸的所有部分。所述掩模5是由對氧擴散形成阻擋並且耐受分解熱處理的條件的任意材料獲得的。另外，所述掩模5是使用諸如上文所述的任意合適的方法形成的。然後，諸如上文所述來應用分解熱處理，以獲得氧化物的分解，而不會在結構的外周導致缺陷，之後可以通過蝕刻或者本領域技術人員已知的任何其它的適當方式來去除掩模5。最後，上述示例顯然只是根據本發明的方法的特殊實例，它們不會對本發明的應用領域構成限制。特別地，當SOI型結構的上層的厚度相對較薄，並且在熱處理過程中，處理溫度和半導體層的厚度可能會導致薄層的脫溼現象時，本發明應用於對所述SOI型結構所進行的任意熱處理。示例1 H有4nm的jl終埋入氧,化物層的SOI襯底的制誥首先，製造具有IOnm的氧化物層和3000nm的薄層的S0I。這是通過如下方式實現的-在施主襯底中注入離子，通過IOnm的氧化物層鍵合到受主襯底上，並且沿注入區域分割(標準Smart Cut方法，註冊商標)；-進行「RTA」(快速熱處理)，以使表面平滑並且「封閉」外周區域上(以及晶片的表面上的洞穿缺陷處)的埋入氧化物；-對層進行犧牲氧化，以使表面層達到2000A的最終厚度。已證實，該步驟不會導致外周區域的埋入氧化物暴露；-在1200°C進行大約3小時的分解熱處理，以達到4nm的埋入氧化物厚度。在分解處理之前和之後，最終的產品無論是在晶片的中心處還是在其外周上都不會看到缺陷數量的惡化。示例 2提供包括300nm的薄層和IOnm的埋入氧化物的SOI襯底。(使用常規光刻步驟)形成分解掩模(dissolutionmask)，以遮蔽將要保留其中的氧化物層的區域。掩模還在晶片的外周部分延伸(在氧化物側面每一側延伸幾微米)。然後，在1150°C執行1小時的分解熱處理，以使掩模開口處的埋入氧化物完全消失。然後去除掩模，確定最終缺陷沒有惡化。
權利要求
1.一種處理絕緣體上半導體型結構的方法，所述結構連續包括載體襯底(1)、氧化物層( 和半導體材料的薄層(3)，所述結構具有露出所述氧化物層O)的外周環，所述方法包括在中性或受控還原氣氛中應用主要熱處理，其特徵在於，所述方法在所述主要熱處理之前包括覆蓋至少所述氧化物層O)的暴露外周部分的步驟，所述主要熱處理是在受控的時間和溫度條件下進行的，以便促進所述氧化物層O)的至少一部分氧通過薄半導體層 (3)擴散，從而導致所述氧化物層O)的厚度的受控降低。
2.根據權利要求1所述的方法，其特徵在於，所述主要熱處理為平滑熱處理。
3.根據前述權利要求中任一項所述的方法，其特徵在於，在所述主要熱處理之前直接應用另外的所謂的蠕變熱處理，以在所述氧化物層O)的暴露外周部分上導致半導體層的蠕變。
4.根據權利要求3所述的方法，其特徵在於，所述蠕變熱處理是通過在大約1200°C的最終溫度下非常快速地應用熱處理來進行的。
5.根據權利要求4所述的方法，其特徵在於，所述蠕變熱處理是以大於20°C/秒、優選地大約50°C /秒的溫升進行的。
6.根據權利要求3或5所述的方法，其特徵在於，所述蠕變熱處理在所述最終溫度下執行小於3分鐘的時間。
7.根據前述權利要求中任一項所述的方法，其特徵在於，所述氧化物層( 具有大約 IOnm的厚度，而所述薄層(3)的厚度比所述氧化物層O)的厚度至少大十倍。
8.根據權利要求3至7中任一項所述的方法，其特徵在於，所述蠕變熱處理是在氫和/ 或氬氣氛中進行的。
9.根據前述權利要求中任一項所述的方法，其特徵在於，在所述主要熱處理之前和/ 或在所述蠕變熱處理之後，在埋入氧化物的暴露外周部分上形成掩模。
10.根據權利要求9所述的方法，其特徵在於，所述掩模是在所述半導體層C3)上局部形成的，以允許所述熱處理步驟中的局部分解。
11.根據前述權利要求中任一項所述的方法，其特徵在於，所述半導體材料層C3)是由矽製成的。
12.根據前述權利要求中任一項所述的方法，其特徵在於，所述氧化物層( 是由二氧化矽製成的。
全文摘要
本發明涉及一種處理絕緣體上半導體型結構的方法，所述結構接連包括載體襯底、氧化物層(2)和半導體材料的薄層(3)，所述結構具有露出所述氧化物層(2)的外周環，所述方法包括在中性或受控還原氣氛中應用主要熱處理。所述方法在所述主要熱處理之前包括覆蓋至少所述氧化物層(2)的暴露外周部分的步驟，所述主要熱處理是在受控的時間和溫度條件下進行的，以便促進所述氧化物層(2)的至少一部分氧通過薄半導體層(3)擴散，導致所述氧化物層(2)的厚度的受控降低。
文檔編號H01L21/762GK102292809SQ200980155187
公開日2011年12月21日 申請日期2009年12月30日 優先權日2009年1月22日
發明者C·韋蒂祖, D·朗德呂, E·吉奧特, F·格裡蒂, O·科農丘克 申請人:S.O.I.Tec絕緣體上矽技術公司