低壓降調節器、集成功率開關與集成電路的製作方法
2023-05-15 01:28:11 2
本申請要求由發明人Jan Jezik和Pierre Andre Genest在2015年7月16日提交的且題目為「Power-down discharger」的美國臨時申請62/193,221的優先權，該申請全文併入本文，以作參考。
背景技術：
功率開關和電壓調節器只是將電容器用作其操作的關鍵部分的集成電路的兩個實例。根據它們的操作如何停止，這樣的電容器可能會留下洩放很緩慢的殘餘電荷。對於假定這樣的電容器要為後續操作完全放電的電路，這些電路可能會在電力於意外中斷之後被恢復時展現出意外的行為。例如，低壓降(low dropout)穩壓器(LDO)通常依靠用於使輸出電壓緩慢斜線上升的外部電容器的充電(「軟啟動」)。當外部電容器留下了殘餘電荷時，適當的斜升會受到抑制，並且可能導致不允許的浪湧電流電平。
該問題的一種解決方法依賴於在功率被施加於源極時其傳導受到抑制的耗盡型MOSFET(金屬-氧化物-半導體場效應電晶體)。功率的丟失會使MOSFET返回導通狀態，從而允許其釋放內部電容。但是，至少一些優選的半導體工藝流程沒有為耗盡型MOSFET的引入作準備。
技術實現要素：
因此，本文公開了用於電容(包括分立的電容器和MOSFET柵極)的斷電後放電的各種主動技術。
一種說明性的集成電路的實施例具有至少部分取決於內部或外部電容器的電壓的啟動行為。它包含：用於在被驅動至導通狀態時使電容器放電的放電電晶體；以及可在給集成電路提供的電源電壓下降到閾值以下之後主動地驅動放電電晶體進入導通狀態的掉電放電器。
在上述集成電路的一個單獨的示例實施例中，掉電放電器可以包含或耦接至內部電容，其在電源電壓處於閾值以上時被充電，由此存儲足夠的能量，用於在電源電壓下降到閾值以下之後驅動放電電晶體。
在上述集成電路的一個單獨的示例實施例中，二極體被採用，以確保電力丟失不會排掉必要的能量，直到放電完成之後。
在上述集成電路的一個單獨的示例實施例中，所述掉電放電器包含或耦接至內部電容，所述內部電容在所述電源電壓位於所述閾值以上時被充電，以存儲可在所述電源電壓下降到所述閾值以下之後驅動所述放電電晶體的足夠能量。
在上述集成電路的一個單獨的示例實施例中，所述掉電放電器包括一對互補電晶體，用於響應於所述電源電壓的斷言或取消斷言而驅動放電端子，所述一對互補電晶體中的一個電晶體耦接於所述內部電容與所述放電端子之間。
在上述集成電路的一個單獨的示例實施例中，放電電晶體是n溝道金屬-氧化物-半導體場效應電晶體(NMOS)，並且所述一對互補電晶體作為逆變器來操作，用於在所述電源電位位於所述閾值以上時取消斷言所述放電端子，並且在所述電源電壓下降到所述閾值以下時斷言所述放電端子。
在上述集成電路的一個單獨的示例實施例中，所述掉電放電器包括在所述內部電容與耦接至所述放電電晶體的柵極的放電端子之間的二極體或者配置為二極體的電晶體。
在上述集成電路的一個單獨的示例實施例中，集成電路是電壓調節器，並且其中所述啟動行為是調節的電壓的軟啟動。
一種說明性的低壓降(LDO)調節器的實施例包括：輸出電晶體，用於將DC輸入電壓引腳耦接至DC輸出電壓引腳；運算放大器，響應於反饋信號與來自電容器的參考電壓之間的差而驅動所述輸出電晶體；軟啟動電路，使所述參考電壓從初始電壓斜升；放電電晶體，在被驅動至導通狀態時使所述電容器放電；以及掉電放電器，在感測到指示電源電壓丟失的狀況之後主動將所述放電電晶體驅動至所述導通狀態。
在上述低壓降調節器的一個單獨的示例實施例中，還包括在電源電壓丟失之後給所述掉電放電器供應能量以使其操作的內部電容。
一種說明性的功率開關的實施例包括：輸出電晶體，用於將DC輸入電壓引腳耦接至DC輸出電壓引腳；高阻抗源極，用於驅動所述輸出電晶體的柵極；放電電晶體，在被驅動至導通狀態時使所述輸出電晶體的所述柵極放電；以及掉電放電器，在感測到指示電源電壓丟失的狀況之後主動將所述放電電晶體驅動至所述導通狀態。
在上述功率開關的一個單獨的示例實施例中，還包括在電源電壓丟失之後給所述掉電放電器供應能量以使其操作的內部電容。
一種說明性的放電方法的實施例包括：感測指示集成電路的電源電壓丟失的狀況；並且主動地驅動放電電晶體使其進入導通狀態以使由集成電路使用的電容器放電，從而提供所期望的啟動行為。
在上述放電方法的一個單獨的示例實施例中，該感測可以包括：以互補電晶體對的共用柵極接收來自電源引腳的信號；以及將放電電晶體的柵極反向地驅動到所述信號。作為選擇，信號可以從使能引腳得出。
附圖說明
在附圖中：
圖1A示出了說明性的LDO實施例。
圖1B示出了與圖1A的LDO關聯的信號。
圖2A示出了裝備有掉電放電器的說明性LDO。
圖2B示出了與圖2A的LDO關聯的信號。
圖2C示出了說明性的掉電放電器電路
圖3示出了說明性的集成功率開關實施例。
圖4示出了具有另一種掉電放電器電路的說明性的集成功率開關。
圖5示出了說明性的主動放電方法。
應當理解，附圖及相應的詳細描述並不是對本公開內容的限制，而是相反，它們提供了理解屬於所附權利要求書的範圍之內的所有修改、等效形式及替換方案的基礎。
具體實施方式
圖1A示出了第一說明性的LDO實施例。晶片的輸入引腳(IN)給功率FET(場效應電晶體)的源極提供未調節的直流(DC)供電電壓(Vcc)。晶片的輸出引腳(OUT)提供從功率FET到輸出電容器(Cout)的經調節的DC電壓，該電壓驅動負載電路(LOAD)。在所示的實施例中，功率FET是p溝道MOSFET(PMOS)，但是作為選擇，也能夠使用n溝道MOSFET(NMOS)。
反饋引腳(FB)將輸出電容器電壓耦合至運算放大器(「op amp」)的非反相輸入端子，該運算放大器的輸出端子驅動功率FET的柵極。運算放大器的反相輸入端子經由軟啟動/降噪(SS/NR)引腳耦接至外部電容器(C_SS_NR)，用於接收從0斜升至期望值的參考電壓。帶隙基準(BG)經由軟啟動電流源給外部電容器充電。降噪電阻(R_NR)可以被提供為與軟啟動電流源並聯的，用於降低RC時間常數並由此過濾掉高頻噪聲。
說明性的LDO實施例還包含加功率的放電FET(powered-discharge FET)(M1)，用於根據需要，例如，在LDO被禁用時對外部電容器進行放電。所示的加功率的放電FET是增強型NMOS。它的操作，連同帶隙基準、軟啟動電流源及運算放大器的操作一起，由使能邏輯(EN邏輯)電路響應於到使能引腳(EN)的信號的斷言(assertion)來協調。當使能信號被取消斷言時，運算放大器將功率FET驅動至非導通狀態，帶隙基準被禁用，並且加功率的放電FET M1被驅動至導通狀態，以使外部電容器C_SS_NR放電。
在使能信號變為斷言時，加功率的放電FET被禁用，同時帶隙基準和電流源被啟用以將外部電容器充電至期望的參考電壓。一旦電容器電壓達到標稱的參考電壓，軟啟動電流源就可以再次被禁用，從而促使外部電容器結合降噪電阻以起著降噪濾波器的作用。
圖1B示出了因在時間T1施加功率(並從而斷言使能信號EN)而產生的SS/NR引腳電壓和輸出電壓。外部電容器線性地斜升至期望的參考電壓，從而在輸出引腳OUT上產生類似地線性斜升至期望的輸出電壓並於該處受到調節的電壓。(客戶能夠通過改變外部電容器來選擇斜升的斜率。)
圖1B還示出了在輸出引腳電壓在時間T2快速地下降至0時(在供電電力中斷時)，SS/NR引腳電壓會經歷緩慢的衰減。加功率的放電FET M1在沒有供電的情況下不會正確地操作。結果，當電力在時間T3恢復時，在外部電容器上存在殘餘電壓。輸出引腳電壓會在時間T3展現出快速的跳變，而不是自0起斜升，產生不允許的浪湧電流。
換言之，當電源在LDO被啟用的情況下被去除時，所示的LDO實施例具有問題。使能信號的取消斷言通常會將M1的柵極推高，以使電容器放電，但是在沒有功率的情況下，使能邏輯無法這樣做。用於處理外部電容器的放電的電路不工作，並且電容器保留為帶電荷狀態達一段時間。當電源再次連接時，軟啟動充電過程沒有從外部電容器上的0V開始，而是從前一操作的某些殘餘電壓開始。這種行為會導致電壓快速上升的LDO輸出，這會引入大量的浪湧電流，因為LDO正試圖對輸出電容器快速充電。這種行為是不可取的。
因此，圖2A示出了具有能夠在沒有功率供應的情況下操作的掉電放電器的說明性的LDO。掉電放電器存儲足夠的能量，用於推動並保持放電電晶體的柵極電壓達足夠長的時間，從而使外部電容器在供電電壓丟失之後放電。(電源電壓的丟失或取消斷言在電壓下降到集成電路的正確操作所需的閾值以下時發生。該閾值典型為大約1.4-2.5V，但是實際值取決於工藝和電路設計。)圖2A所示的實施例包含用於在其柵極被斷言時操作以使外部電容器放電的第二放電FET M2。掉電放電器電路耦接於M2的輸入引腳(IN)與柵極之間，用於在電源失效之後拉高並暫時保持住柵極電壓。掉電放電器電路還操作用於在電力恢復時對柵極電壓取消斷言，由此禁用放電電晶體M2。在確保外部電容器已完全放電的情況下，LDO能夠在電源恢復時正確地重啟。
為了示出所產生的操作，圖2B示出了與圖2A的LDO關聯的信號，用於與圖1B的信號進行比較。像之前一樣，在時間T1對輸入引腳IN的供電電源的初始施加會導致SS/NR引腳電壓線性地斜升至期望參考電壓，並且使輸出引腳電壓類似地斜升至期望輸出電壓。供電電源在時間T2的丟失會導致放電FET M2主動地使SS/NR電容器放電，使得當供電電源短時間後恢復時，M2能夠返回至非導通狀態並且使SS/NR引腳電壓能夠從0起再次線性斜升，從而在沒有過量浪湧電流的情況下產生所期望的輸出電壓斜升。
圖2C示出了掉電放電器電路的說明性實施方式。放電器電路的放電端子耦接至放電FET M2的柵極，以便在供電電源Vcc丟失時斷言柵極信號並由此使外部電容器C_SS_NR放電。兩個互補的MOSFET(inv_P和inv_N)被配置為反相器(inverter)，用於在供電電源Vcc被斷言時將放電端子(以及M2的柵極電壓)保持為低。互補的MOSFET的柵極被共用並共同耦接至供電電源引腳。供電電源引腳的斷言會導致反相器對放電端子取消斷言，從而致使放電電晶體M2為非導通的。
相反地，當供電電源引腳被取消斷言時(例如，由於電力的丟失)，反相器斷言放電端子，從而使放電電晶體能夠導通並由此使外部電晶體放電。放電端子的斷言由電力儲能電容器(C_PS)供電，該電力儲能電容器(C_PS)經由二極體(或者配置為二極體的FET)M_diode獲得來自電源引腳Vcc的充電，同時供電電源在正常操作期間是可用的。二極體M_diode同樣經由電源引腳來保持電力儲能電容器，使其不放電，從而確保在供電電源丟失時電力經由PMOS電晶體inv_P傳輸給放電端子。
在圖2A的所示LDO實施例中，預計輸出電容器將通過負載電路來放電。但是可能會留下所不希望的殘餘電壓的任何其他電容器，如外部電容器，都能夠類似地裝備有與掉電放電器耦接的放電FET。在具有足夠的電力儲能電容的情況下，一個掉電放電器可以被用來驅動多個這樣的放電FET。
掉電放電同樣可能為功率MOSFET的柵極所需。例如，圖3示出了集成的功率開關。當柵極被斷言時，N溝道功率MOSFET提供在輸入電壓引腳(輸入)與輸出電壓引腳(輸出)之間的漏-源連接。電荷泵，當由使能引腳的斷言(使能)啟用時，將輸入電壓放大到用於功率MOSFET的合適的驅動電壓。電流源(Ig)在其將電荷泵耦接至功率MOSFET的柵極時緩衝所放大的電壓。
由於寄生電容，功率MOSFET的柵極能夠在意外斷電之後留下殘餘電荷，從而使功率開關處於所不希望的狀態。要防止這種情況，圖3的功率開關採用具有與地線耦接的柵極、與功率MOSFET的柵極耦接的漏極以及與輸入電壓引腳耦接的源極的n溝道耗盡型MOSFET。在輸入電壓被斷言的情況下，柵-源電壓為負的，從而抑制導通並使功率MOSFET能夠正常操作。在輸入電壓丟失的情況下，柵-源電壓接近於零，從而使耗盡型MOSFET能夠導通並由此使功率MOSFET的柵極放電。
如同在背景技術部分所解釋的那樣，耗盡型MOSFET的使用對於某些優選的半導體工藝流程可能是不可行的。因此，圖4示出了不需要耗盡型MOSFET的另一種集成功率開關配置。相反，正常的(增強型)n溝道MOSFET作為柵極放電開關來操作，該柵極放電開關由另一個掉電放電器電路(柵極放電控制)來驅動。該另一個掉電放電器電路同樣能夠被集成到圖1A的EN邏輯內，並且在供電電源丟失之後被用來控制現有的加功率的放電FET M1。在所示的實施例中，兩個互補的MOSFET(MP2和MN5)被配置為反相器，用於反向驅動放電端子(並因此驅動放電FET M1的柵極電壓)使其與使能引腳信號反相。當使能信號被斷言時，NMOS MN5驅動放電端子電壓使其變低，迫使柵極放電開關(或圖1A的放電FET M1)進入非導通狀態。
相反地，當使能信號被取消斷言時，PMOS MP2驅動放電端子電壓使其變高，從而將柵極放電開關(或圖1A的M1)置於可釋放殘餘電荷的導通狀態。反相器由內部供電電壓供電，該內部供電電壓是在內部電容上的經過濾波的且可選地調節的電壓。正因如此，內部供電電壓在到輸入引腳的電力丟失之後於較短的時間內保持為可用的，從而確保使能信號在內部電源的電壓之前下降。
電路還包含在PMOS MP2與放電端子之間的二極體(或被配置為二極體的FET)，用於防止在放電開關的柵極上的電荷在供電電壓丟失時經由PMOS洩放掉。要增加斷電後斷言的持續時間，掉電放電器電路可選地包含在放電端子與接地引腳之間的附加電容。附加電容隨著使能信號下降而經由PMOS MP2和二極體來獲得充電，並且電荷會提供足夠的電力，用於在延長的時間內將放電電晶體保持於導通狀態。如果放電電晶體的柵極由於來自柵極電流洩露而具有足夠的電容，則附加的電容器是不必要的。
要降低內部供電電壓的緩衝要求，圖4的掉電放電器的某些實施例可以給電晶體MN5和MP2提供比放電FET高的閾值電壓，使得當內部供電電壓隨著使能信號而下降時，反相器切換，從而以足夠的電壓來驅動放電端子以對放電電晶體的柵極和附加的電容器進行充電，用於將放電電晶體驅動進入導通狀態。
在圖2和4兩者的實施例中，掉電放電器提供用於在供電電力丟失之後驅動放電FET的能量存儲，由此主動使來自所選的電容器或柵極的任何殘餘電荷釋放掉。這兩種實施例僅佔用很小的管芯面積。(具有使100nF的電容器放電的能力的放電器電路的估計管芯面積為75μm×45μm–主要的面積要求可歸因於電力儲能電容器，該電力儲能電容器的大小應當在考慮寄生柵極電容的情況下調整。)可預料圖2C的實施例以低至1.8V的輸入電壓來工作。
為了總結結合上文的說明性電路來公開的說明性方法，圖5提供流程圖。該方法從塊502開始，內部電容的充電在集成電路的正常操作期間進行。內部電容可以是用來提供經過濾波的且受到調節的內部供電電壓的電容，或者它可以特定於功率放電器自身。在塊504中，功率放電器感測到指示電源電壓丟失的條件狀況，作為說明，該條件狀況能夠為在下降到預設閾值以下的供電電壓引腳上的電壓，或者能夠是使能引腳信號的取消斷言。在塊506中，功率放電器作為響應將放電電晶體驅動到導通狀態中，這樣做依賴於來自內部電容的能量。為了防止能量因電力丟失而洩放掉，可以在供電電壓引腳與放電電晶體的柵極之間的某個地方採用二極體。內部電容可以被重新調整大小或者以附加的電容來補充，以確保放電電晶體在足夠的時間內保持於導通狀態，從而使電容器或柵極完全放電。
所公開的本發明的實施例能夠使集成電路在電源發生故障時處理任意內部或外部電容器(不管形式是寄生電容還是分立的電路元件)的放電。這種能力可在任意即將到來的電源恢復之前設定合適的條件。實施例能夠應用於其中殘餘電容器電壓能夠另外造成困難的任意集成電路。它可應用於內部和外部兩種電容。在其不需要偏置電流時，它不消耗任何功率。
為了解釋的目的，前述實施例省略了複雜化的因素，例如，寄生阻抗、限流電阻器、電平移位器、線路箝位電路等，這些因素可能會存在，但是不會有意義地影響所公開電路的操作。一旦完全理解了上述公開內容，本領域技術人員就應當很清楚這些及眾多其他修改、等效形式和替代方案。隨附的權利要求書意指被解釋為涵蓋可適用的所有此類修改、等效形式和替代方案。
本文所公開的實施例包含：具有至少部分取決於內部或外部電容器的電壓的啟動行為的集成電路，該電路包含：用於在被驅動至導通狀態時使電容器放電的放電電晶體；以及可在給集成電路提供的電源電壓下降到閾值以下之後主動地驅動放電電晶體使其進入導通狀態的掉電放電器。掉電放電器包含或耦接至在電源電壓處於閾值以上時被充電的內部電容，用於存儲足夠的能量，以在電源電壓下降到閾值以下之後驅動放電電晶體。集成電路還可以包含二極體或者被配置為二極體的電晶體，該二極體或電晶體將電源電壓耦合至電容以對內部電容充電。掉電放電器可以包含一對互補電晶體，用於響應於電源電壓的斷言或取消斷言而驅動放電端子，所述電晶體對中的一個電晶體耦接於內部電容與放電端子之間。放電電晶體可以是n溝道金屬-氧化物-半導體場效應電晶體(NMOS)，並且該對互補電晶體作為反相器來操作以在電源電壓位於閾值以上時對放電端子進行取消斷言，並且在電源電壓下降到閾值以下時對放電端子進行斷言。掉電放電器可以包含在內部電容與耦接至放電電晶體的柵極的放電端子之間的二極體或者被配置為二極體的電晶體。掉電放電器可以包含一對互補電晶體，用於響應於電源電壓的斷言或取消斷言而驅動放電端子，所述電晶體對中的一個電晶體與二極體或二極體配置的電晶體串聯耦接於內部電容與放電端子之間。集成電路還可以包含耦接於放電端子與地線之間的附加電容。集成電路還可以包含與電源電壓耦合的使能引腳，其中該對互補電晶體具有與使能引腳耦接的共用柵極。集成電路可以是電壓調節器，並且啟動行為可以是調節的電壓的軟啟動。
本文所公開的實施例包括：一种放電方法，該方法包括：感測指示集成電路的電源電壓丟失的狀況；並且主動地驅動放電電晶體使其進入導通狀態，以使由集成電路使用的電容器放電，從而提供所期望的啟動行為。該方法還可以包括：由電源電壓對集成電路內的內部電容充電，其中內部電容為放電電晶體的所述主動驅動提供能量。所述充電可以經由二極體來進行。內部電容可以經由二極體來提供所述能量。所述感測可以包括：以互補電晶體對的共用柵極來接收來自電源引腳的信號；並且將放電電晶體的柵極反向地驅動到所述信號。所述感測可以包括：以互補電晶體對的共用柵極來接收來自使能引腳的信號；並且將放電電晶體的柵極反向地驅動到所述信號。集成電路可以是電壓調節器，並且所期望的啟動行為可以是調節後的電壓的軟啟動。
本文所公開的實施例包括：一種低壓降(LDO)調節器，該低壓降(LDO)調節器包含：用於將DC輸入電壓引腳耦接至DC輸出電壓引腳的輸出電晶體；可響應於反饋信號與來自電容器的參考電壓之差而驅動輸出電晶體的運算放大器；可使參考電壓自初始電壓起斜升的軟啟動電路；可在被驅動至導通狀態時使電容器放電的放電電晶體；以及可在感測到指示電源電壓丟失的狀況之後主動地驅動放電電晶體使其進入導通狀態的掉電放電器。LDO調節器還可以包含：用於給掉電放電器供應能量以在電源電壓丟失之後操作的內部電容。
本文所公開的實施例包括：一種集成功率開關，該集成功率開關包含：用於將DC輸入電壓引腳耦接至DC輸出電壓引腳的輸出電晶體；用於驅動輸出電晶體的柵極的高阻抗源極；可在被驅動至導通狀態時使輸出電晶體的柵極放電的放電電晶體；以及可在感測到指示電源電壓丟失的狀況之後主動地驅動放電電晶體使其進入導通狀態的掉電放電器。集成的功率開關還可以包含：用於給掉電放電器供應能量以在電源電壓丟失之後操作的內部電容。