降低傳感器暗電流的ccd製作方法

2023-05-15 01:26:51 4

專利名稱：降低傳感器暗電流的ccd製作方法
技術領域：
本發明涉及一種製作CCD的方法，尤其涉及一種降低傳感器暗電流的CCD制
作方法。
背景技術：
暗電流是電荷耦合器件(CCD)的關鍵參數之一，它對器件的具體應用有重要的影 響，尤其是微光環境下的應用。製造CXD的典型工藝為3次多晶矽1次金屬的MOS工藝，所用矽襯底可為單晶矽 片或外延矽片。外延矽片是把單晶矽片作為襯底，在襯底上通過外延生長一層外延層而得。單晶矽片體內存在較大濃度的間隙氧原子。採用單晶矽片製作CCD時，體內的間 隙氧原子在熱處理過程中會聚集成核，形成氧沉澱分布在矽片體內，在CCD成像時形成大 量的缺陷，器件暗電流很大。所以，採用單晶矽片製作CCD時，必須在形成柵介質工藝之後 (即圖3中的302和304之間)立即進行吸雜工藝處理，使矽片表面約30微米區域的間隙氧 原子逸出體外，使得這一區域的間隙氧原子濃度低於成核濃度要求，從而在熱處理過程中 不會形成氧沉澱，在表面30微米區域形成「潔淨區」。典型的傳統吸雜工藝條件為利用惰性 氣體氣氛下的「高低高」三步熱處理(其熱處理流程如圖5所示，IlOO0C /6小時的高溫熱處 理、650°C /16小時的低溫熱處理和1000°C /6小時的高溫熱處理)，在單晶矽體內形成吸雜 中心，在表面形成潔淨區，以達到吸除雜質、降低器件暗電流的目的。外延矽片的外延層是由外延工藝所得，外延層內不含間隙氧原子，在熱處理過程 中不會形成氧沉澱，不會對器件成像產生影響。而且，外延矽片的外延層比單晶矽片在經歷 吸雜工藝後形成的「潔淨區」更為潔淨，所以採用外延矽片製得的CCD器件暗電流也明顯小 於採用了吸雜工藝的單晶矽片製得的CCD器件暗電流，特別是高溫應用環境下。所以，目前 製作CCD的原始矽材料大都採用外延矽片。採用外延矽片製作CCD的工藝流程中，並沒有採用傳統的「高低高」三步熱處理吸 雜法，這是因為傳統的「高低高」三步熱處理吸雜法會帶來負面影響一是襯底的間隙氧原 子向外延層擴散，經歷熱處理時形成氧沉澱造成成像缺陷；二是襯底雜質向外延層擴散，降 低外延層的潔淨度，影響器件暗電流。CXD的製作工藝周期長，其中涉及清洗、注入、擴散、氧化以及高溫推結等多步工 藝，各個過程中都可能會引入狗、Ni、Cu、Cr等重金屬離子，造成器件汙染。採用單晶矽片 製作CCD時，由於吸雜工藝在總工藝流程中的位置相對靠前，吸雜的效果在熱處理過程中 逐漸下降，無法消除後續工藝過程引入的狗、附、01、(>等重金屬離子沾汙。而現在常用的 採用外延矽片製作CXD時，又沒有對器件進行吸雜工藝的處理，無法消除工藝過程中引入 的重金屬離子對器件的汙染，造成CCD暗電流居高不下。

發明內容
針對背景技術中的問題，本發明提出了一種降低傳感器暗電流的CCD製作方法，採用外延矽片製作CCD的工藝步驟中包含了形成放大器源漏和連接通孔工藝兩個順次連 接的步驟，其改進在於在形成放大器源漏和連接通孔工藝兩個步驟之間插入吸雜工藝，吸 雜工藝的處理步驟為
1)利用擴散爐在溫度800°C的條件下，氮氣處理4小時，氮氣流量9L/min；
2)利用擴散爐在溫度600°C的條件下，氮氣處理10小時，氮氣流量9L/min。採用外延矽製作CXD的工藝步驟中，所述形成放大器源漏的步驟之前的工藝步驟 有提供矽襯底、形成柵介質、形成溝阻、形成溝道、形成轉移柵、形成地；形成放大器源漏 的步驟排在形成地的步驟之後，其餘步驟順次排列。所述連接通孔工藝的步驟之後的工藝有形成金屬引線。本發明的有益技術效果是相對現有技術中採用單晶矽片製作CCD的方法中的吸 雜工藝，本發明中的吸雜工藝更加靠近工藝末端，可有效的除去由前面工藝所引入的重金 屬離子雜質；相對現有技術中採用外延矽片製作CCD的方法，本發明方法增加了吸雜工藝， 進一步地提高了 CCD成品的品質；在相同工藝條件下，本發明方法製作出的器件，其暗電流 得到了有效降低。


圖1、CXD圖像傳感器結構示意圖； 圖2、圖1中的A-A剖視圖3、傳統的CCD工藝流程示意圖； 圖4、本發明的工藝流程示意圖； 圖5、傳統吸雜工藝的熱處理流程圖； 圖6、本發明的吸雜工藝的熱處理流程圖。
具體實施例方式參見圖1、2，(XD圖像傳感器(也即(XD)由P型矽襯底1、柵介質2、溝阻3、溝道4、 多晶矽轉移柵5、地6、放大器7、金屬布線8等組成。採用吸雜工藝對器件進行處理，可以很 好的降低CCD的暗電流；但是，採用單晶矽片作為矽襯底製作CCD時，其吸雜工藝在總工藝 流程中的位置相對靠前，由於CCD的工藝流程較長，其工藝流程中的清洗、注入、擴散、氧化 和高溫推結等工藝過程都可能會引入 ^、Μ、Οι、(>等重金屬離子沾汙，造成器件暗電流高 的問題。現有技術中，採用外延矽片作為矽襯底製作CCD時，又沒有對器件進行吸雜工藝的 處理，因此，發明人提出了如下的降低傳感器暗電流的CCD製作方法
採用外延矽片製作CXD的工藝步驟中包含了形成放大器源漏407和連接通孔工藝409 兩個順次連接的步驟，其改進在於在形成放大器源漏407和連接通孔工藝409兩個步驟之 間插入吸雜工藝408，參見圖6，吸雜工藝408的處理步驟為
1)利用擴散爐在溫度800°C的條件下，氮氣處理4小時，氮氣流量9L/min；
2)利用擴散爐在溫度600°C的條件下，氮氣處理10小時，氮氣流量9L/min； 在氮氣氛圍下，進行高溫處理即可達到除去金屬離子的目的。之所以選擇在形成放大器源漏407和連接通孔工藝409兩個步驟之間插入吸雜工 藝408，是因為後續的連接通孔工藝409主要是進行金屬化及合金等低溫工藝，我們知道，溫度越低金屬擴散越慢，所以在後續的連接通孔工藝409中，不容易引入金屬離子，在連接 通孔工藝409之前，進行吸雜工藝408的處理，可以有效吸除前面工藝中引入的金屬離子， 其後續工藝又不容易引入新的金屬離子汙染。但不能將吸雜工藝408放在連接通孔工藝 409之後，因為進行吸雜工藝408處理時的溫度會使得金屬熔化。參見圖4，採用外延矽製作CXD的工藝步驟中，形成放大器源漏407的步驟之前 的工藝步驟有提供矽襯底401、形成柵介質402、形成溝阻403、形成溝道404、形成轉移柵 405、形成地406 ；形成放大器源漏407的步驟排在形成地406的步驟之後，其餘步驟順次排 列
連接通孔工藝409的步驟之後的工藝有形成金屬引線410。下面對前述工藝進行一下簡單的說明 所述提供矽襯底401，矽襯底為外延矽片。所述形成柵介質402，柵介質2為Si02/Si3N4複合介質，
所述形成溝阻403，所述溝阻3由硼離子注入後熱生長一定厚度的氧化層而成。所述形成溝道404，所述溝道4由磷離子注入形成。所述形成轉移柵405，也即多晶矽轉移柵5，它由重摻雜的多晶矽一、多晶矽二和 多晶矽三組成，形成CXD器件的？？1、？ 2和？⑵三個轉移相。所述形成地406，所述地6由硼擴散或硼離子注入形成。所述形成放大器源漏407，也即放大器7 (也叫源漏)，它由磷擴散或磷離子注入形 成。所述吸雜工藝408，前文已經進行了介紹，在此不再贅述；
所述連接通孔工藝409，所述連接通孔由等離子幹法刻蝕或溼法刻蝕工藝形成，用以形 成金屬布線8與多晶矽轉移柵5、地6和源漏的接觸。所述形成金屬引線工藝410，也即金屬布線8，它由熱蒸發或磁控濺射金屬鋁，採 用幹法刻蝕或溼法腐蝕技術進行圖形化而成。
權利要求
1.一種降低傳感器暗電流的CCD製作方法，採用外延矽片製作CCD的工藝步驟中包含 了形成放大器源漏(407)和連接通孔工藝(409)兩個順次連接的步驟，其特徵在於在形 成放大器源漏(407)和連接通孔工藝(409)兩個步驟之間插入吸雜工藝(408)，吸雜工藝 (408)的處理步驟為1)利用擴散爐在溫度800°C的條件下，氮氣處理4小時，氮氣流量9L/min；2)利用擴散爐在溫度600°C的條件下，氮氣處理10小時，氮氣流量9L/min。
2.根據權利要求1所述的降低傳感器暗電流的CCD製作方法，其特徵在於採用外 延矽製作CXD的工藝步驟中，形成放大器源漏(407)的步驟之前的工藝步驟有提供矽襯 底(401)、形成柵介質(402)、形成溝阻(403)、形成溝道(404)、形成轉移柵(405)、形成地 (406)；形成放大器源漏(407)的步驟排在形成地(406)的步驟之後，其餘步驟順次排列；連接通孔工藝(409)的步驟之後的工藝有形成金屬引線(410)。
全文摘要
本發明提出了一種降低傳感器暗電流的CCD製作方法，在形成放大器源漏和連接通孔工藝兩個步驟之間插入吸雜工藝，吸雜工藝的處理步驟為1)利用擴散爐在溫度800℃的條件下，氮氣處理4小時，氮氣流量9L/min；2)利用擴散爐在溫度600℃的條件下，氮氣處理10小時，氮氣流量9L/min；本發明的吸雜工藝更加靠近工藝末端，可有效的除去由前面工藝所引入的重金屬離子雜質；相對現有技術中採用外延矽片製作CCD的方法，本發明方法增加了吸雜工藝，進一步地提高了CCD成品的品質；在相同工藝條件下，本發明方法製作出的器件，其暗電流得到了有效降低。
文檔編號H01L21/20GK102064182SQ20101057746
公開日2011年5月18日 申請日期2010年12月7日 優先權日2010年12月7日
發明者曾武賢, 雷仁方 申請人:中國電子科技集團公司第四十四研究所