相變存儲設備的製作方法

2023-05-14 12:45:41

專利名稱：相變存儲設備的製作方法
技術領域：
本發明涉及一種用於利用相變元件的電阻態的變化來可重寫地存 儲數據的非易失性相變存儲設備，並且尤其是涉及一種其中通過連接 串聯的相變元件和二極體而形成存儲單元的相變存儲設備。
背景技術：
近年來，諸如閃速存儲器的非易失性半導體存儲設備變得更加重 要。尤其是，利用相變材料的結構變化的相變存儲設備作為新興技術， 引起了關注。該相變存儲設備具有這樣的結構-其中通過加熱改變由相 變材料製成的相變元件的電阻態並且由此可重寫地存儲數據。在相變 存儲設備的寫操作中，由於電流而產生了焦耳熱，因此改變了相變元件的電阻態，並且因此需要諸如500uA至lmA的相對大的寫電流。因 此，如果MOS電晶體在配置相變元件的存儲單元的情況下用作相變元 件的選擇開關，那麼它需要具有足夠大的柵極寬度以使寫電流流動並 且降低單元大小變得困難。另一方面，提議了一種有利於降低單元大小的配置，在該配置中二極體用作相變元件的選擇開關(例如，參見 US專利公布No.2005 /0270883)。圖7給出了具有利用二極體的存儲單元的常規相變存儲設備的基 本配置。在圖7中，每個存儲單元MC由串聯連接的相變元件IO和二 極管11形成。存儲單元MC以矩陣形式排列在字線WL與位線BL的 交叉處，相變元件IO的一端與位線BL相連並且二極體11的陽極與字 線WL相連。因為大電流可流過具有較小區域的二極體11，因此可降 低每個存儲單元MC的單元大小，以便降低相變存儲設備的整個區域。在圖7所示的相變存儲設備的寫操作中，選擇指定的存儲單元MC並且寫電流沿著從位線BL到字線WL穿過存儲單元MC的路徑PO流 動。這裡，假定同時將多位數據寫到相同字線上的操作以及一位數據 的寫操作。在這種情況下，用於所選多個存儲單元MC的寫電流沿著 多個電流路徑PO同時流入一個字線WL。因為字線WL的電阻分量相 對較大，因此當較大寫電流集中流動時，字線WL的電勢上升。結果， 寫電流降低。此外，當在字線WL上的指定存儲單元MC的寫操作期 間讀出其他存儲單元MC時，字線WL的電勢的增大會引起噪聲並且 高速讀操作被阻礙。同時，可以採用圖8所示的配置以避免電流集中在圖7中的字線 WL上。在圖8的配置中，選擇電晶體12位於與圖7中相同的存儲單 元MC之下。在該選擇電晶體12中，其柵極與字線WL相連，擴散層 D的一端與每個二極體11的陽極相連，並且擴散層D的另一端和與位 線BL平行排列的地線GL相連。因此，通過位線BL、存儲單元MC、 選擇電晶體12的擴散層D的一端以及其另一端形成了圖8所示的用於 相變存儲設備的寫操作的電流路徑P1，並且該電流路逕到達地線GL。 通過這種配置，即使當同時將多位數據寫入到相同字線WL上時，也 可避免電流集中在字線WL上。然而，如果採用圖8的配置，那麼與保持在低電平的未選字線WL 相連的選擇電晶體12斷開，並且因此位於與選擇電晶體12相連的未 選存儲單元MC之下的擴散層D變為浮動狀態。當通過與這種狀態下 的上述未選存儲單元MC相同的位線BL讀出其他所選存儲單元MC 時，處於浮動狀態的擴散層D被充電。此後，充電電流繼續流動直到 取決於擴散層電容的預定時間逝去，並且在該時間段中出現了無法確 定相變元件10的電阻態的狀態。需要選擇電晶體12形成為具有能夠 流過較大寫電流的較大柵極寬度。因此，擴散層D的擴散層電容變為 較大值，並且上述充電所需的時間相應地變長。尤其是，當相變元件 IO被寫成處於高阻態時，對擴散層D進行充電所需的時間變得更長， 因此讀速度顯著降低。發明內容本發明的一個目的是提供一種相變存儲設備，該相變存儲設備能 夠抑制位於未選存儲單元之下的擴散層電容的影響並且執行高速讀操 作，在該相變存儲設備中每一個均由相變元件和二極體形成的大量存 儲單元以高密度排列。本發明的一方面是相變存儲設備，該相變存儲設備包括相變元 件，用於通過改變電阻態來可重寫地存儲數據；存儲單元，該存儲單 元排列在字線和位線的交叉處並且由串聯連接的相變元件和二極體形 成；選擇電晶體，該選擇電晶體形成於位於存儲單元之下的擴散層中， 用於響應於與柵極相連的字線的電勢有選擇地控制二極體的陽極與地 線之間的電連接；以及預充電電路，用於將位於與未選字線相對應的 存儲單元之下的擴散層預充電到預定電壓並且用於使位於與所選字線 相對應的存儲單元之下的擴散層從預定電壓斷開。根據本發明的相變存儲設備，由相變元件和二極體形成的存儲單 元排列在字線與位線的交叉處，並且提供了用於根據字線來選擇存儲 單元的選擇電晶體以及用於對位於存儲單元之下的擴散層進行預充電 的預充電電路。該預充電電路允許位於與所選字線相對應的存儲單元 之下的擴散層處於浮動狀態，並且進行操作以將與未選字線相對應的 擴散層預充電到預定電壓。因此，當沒有選擇存儲單元時，下面的擴 散層變為已充電狀態，並且當隨後讀取該存儲單元時會降低擴散層電 容的影響，因此可有效地防止讀速度的降低。此外，可避免寫電流集 中地流過字線，並且通過降低單元大小可使存儲單元高密度地排列， 同時獲得足夠的寫電流。在該半導體設備中，對寫電流進行控制以使其在存儲單元的寫操 作期間沿著連接位線、相變元件、二極體、選擇電晶體以及地線的路 徑流動。在該半導體設備中，擴散層形成在位線方向上包括N (N是大於或等於2的整數)個存儲單元並且字線方向上包括兩個存儲單元的矩 形區域中，並且提供了共同連接到位線方向上的至少N個存儲單元的兩個所述選擇電晶體。在這種情況下，地線可以在位線方向和字線方 向上排列成網格形式。在該半導體設備中，字線具有包括主字線和次字線的分級字線結 構，提供了次字驅動器，用於當選擇了主字線時有選擇地激活預定數 目的次字線中的一個，並且每個次字線與選擇電晶體的柵極相連。在 這種情況下，為每個次字驅動器提供預充電電路，對與未選次字線相 對應的預充電電路進行控制以將擴散層預充電到預定電壓，並且對與 所選次字線相對應的預充電電路進行控制以使擴散層從預定電壓斷 開。此外，當本發明採用分級字線結構時，預充電電路可以包括PMOS 電晶體，該PMOS電晶體具有與次字線相連的柵極並且用於控制擴散 層與預定電壓的連接，並且當選擇了次字線時將該次字線控制為高電 平，並且當未選擇次字線時將該次字線控制為低電平。同時，預充電 電路可以包括NMOS電晶體，該NMOS電晶體具有與通過使主字線反 相所獲得的反相主字線相連的柵極，並且用於控制擴散層與預定電壓 的連接，並且當選擇了主字線時將該主字線控制為高電平，並且當未 選擇主字線時將該主字線控制為低電平。如上所述，根據本發明，存儲單元由相變元件和二極體形成，並 且當未選擇存儲單元時，通過預充電電路對下面的擴散層進行預充電。 由此，當從位線看存儲單元時，二極體變為反向偏壓狀態，因此抑制 了擴散層電容的影響。相應地，通過在存儲單元的讀操作期間對擴散 層電容進行充電的操作可防止讀速度下降，因此可實現高速讀操作。 此外，獲得了從選擇電晶體流到地線的足夠寫電流，並且可通過降低單元大小將相變存儲設備配置成存儲單元高密度地排列在該相變存儲 設備中。


在下文中考慮到結合附圖的以下描述，可更完全地理解本發明的 上述及其他目的和特徵，其中通過示例的方式來對一個示例進行說明， 在附圖中圖l是本發明的實施例的相變存儲設備的基本電路配置的示意圖； 圖2是示出與圖1的電路配置相對應的布局的示意圖； 圖3A和3B是圖2的布局的示意性截面示意圖；圖4是給出了該實施例的次字電路20的電路配置的示例的示意圖；圖5是用於對當使用該實施例的相變存儲設備時的效果進行解釋 的示意圖；圖6是給出了該實施例的修改中的次字電路20的電路配置的示例 的示意圖；圖7是給出了具有使用二極體的存儲單元的常規相變存儲設備的 第一電路配置的示意圖；以及圖8是給出了具有使用二極體的存儲單元的常規相變存儲設備的 第二電路配置的示意圖。
具體實施方式
下面參考附圖對本發明的實施例進行描述。在該實施例中，對下 述情況進行描述，所述情況即將本發明應用於採用分級字線結構並且 利用存儲單元可重寫地存儲數據的相變存儲設備，所述存儲單元的每一個由相變元件和二極體形成。圖1是給出了本發明所應用於的相變存儲設備的基本電路配置的 示意圖。在圖1中，大量的存儲單元MC以矩陣形式排列在次字線SWL 與位線BL的交叉處。此外，選擇電晶體12位於存儲單元MC之下。在該選擇電晶體12中，其柵極與次字線SWL相連，擴散層D的一端與多個二極體11的陽極相連，並且擴散層D的另一端與和位線BL平 行排列的地線GL相連。每個存儲單元MC由串聯連接的相變元件10 和二極體11形成，相變元件10的一端與位線BL相連，並且二極體 11的陽極與擴散層D相連。在圖1的相變存儲設備的寫操作中，寫電流按照位線BL、相變元 件10、 二極體ll、選擇電晶體12以及地線GL的次序沿著路徑P2流 動。在該實施例中，通過預充電PMOS電晶體22 (其用作本發明的預 充電電路)的操作可抑制選擇電晶體12的擴散層電容的影響，隨後對 此進行詳細的描述。同時，次字電路20被設置成與包括大量存儲單元MC的存儲單元 區域相鄰。提供該次字電路20以用於實現分級字線結構並且該次字電 路20包括次字驅動器21和預充電PMOS電晶體22，這兩者均被設置 以用於每個次字線SWL。該次字驅動器21是用於有選擇地激活與主字 線MWL相對應的預定數目的次字線SWL的電路。其數目是次字線 SWL數目的多個次字驅動器21重複地排列在次字電路20中，這在圖 l中未示出。將所選主字線MWL控制為高電平，並且相應地將所選次 字線SWL也控制為高電平。預充電PMOS電晶體22具有與電源電壓VWL相連的源極、與預 充電線PL相連的漏級以及與次字線SWL相連的柵極。預充電線PL 經由觸點與上述選擇電晶體12的擴散層D的一端相連。當選擇了次字 線SWL時，預充電PMOS電晶體22變為OFF狀態，因此預充電線PL 從電源電壓VWL斷開。當未選擇次字線SWL時，預充電PMOS晶體 管22變為ON狀態，因此預充電線PL變為高電平。按照與次字驅動 器21相同的方式在次字電路20中重複地排列其數目是次字線SWL數 目的多個預充電PMOS電晶體22，這在圖l中未示出。此外，隨後對 次字驅動器21的具體配置進行描述。9圖2給出了與圖1的電路配置相對應的布局。此外，圖3A和3B 給出了圖2的布局的示意性截面示意圖。圖3A給出了圖2中的A — A' 截面的截面結構，並且圖3B給出了圖2中的B — B'截面的截面結構。 如圖2所示，多個次字線SWL在相對於圖2的平面的橫向上延伸，多 個位線BL在圖2平面中的縱向上延伸，並且存儲單元MC排列在線的 交叉處。因為每個存儲單元MC形成為具有垂直結構，因此可在圖2 中的虛線所圍繞的單元大小S中高密度地排列。例如，相對於該布局 的設計規則F而言可實現6F2的單元大小S。如圖3B所示，由低電阻鋁等所形成的位線BL設置在最上部分。 每個位線BL經由觸點31與上電極32相連，並且在其下形成相變層 33。上電極32與相變層33被平行設置，以便與位線BL重疊。相變層 33可以由例如作為硫族化物相變材料的Ge、 Sb以及Te形成。存儲單 元MC所位於的相變層33的部分與圖1的相變元件10相對應，並且 與位於該位置右下的加熱器34的上端相連。加熱器34的作用是當寫 電流流動時對相變元件IO進行加熱並且使其狀態在高阻非晶態與低阻 晶態之間進行可逆變化。加熱器34的下端經由觸點35和36與二極體 11的上端(陰極)相連。二極體ll的下端(陽極)與選擇電晶體12的擴散層D相連。在 字線方向上包括N (在圖2中N二6)個存儲單元MC並且位線方向上 包括兩個存儲單元MC的矩形區域中形成每個擴散層D。如圖2和3A 所示，在位線方向上延伸的地線GL由位於相鄰位線BL之間的位置之 下的鎢等等形成。如圖3B所示，地線GL也在字線方向上延伸，並且 經由觸點36與擴散層D相連。按照這種方式，因為地線GL的電阻相 對較大，因此通過在平面中以網格的形式排列地線GL可降低電阻。因 此，當寫電流集中於地線GL上時，可避免地線GL的電勢提高。此外，次字線SWL經由圖3B中的相鄰觸點36之間的位置處的柵氧化薄膜(未示出)在擴散層D的溝道區上方延伸。如圖2所示，次字線SWL的一端經由觸點37與上層中的接線(wiring) 38相連。該 接線38與次字驅動器21的輸出側相連。此外，擴散層D的一端經由 觸點39與上層中的預充電線PL相連。注意到，接線38和預充電線 PL形成在與地線GL相同的高度上。如圖3B所示， 一個擴散層D與設置在位線方向的兩端上的兩個 存儲單元MC的相應二極體11相連，並且經由位於中心的觸點36與 地線GL相連。共用一個源極區/漏極區的兩個選擇電晶體12形成為具 有擴散層D的位線方向上的對稱排列，並且兩個次字線SWL設置在相 應溝道區上方。因此，在相應存儲單元MC中流動的寫電流通過二極 管11和擴散層D而匯合以便流入地線GL中。接下來，圖4給出了次字電路20的電路配置的示例。圖4所示的 次字電路20包括四個次字驅動器21，用於有選擇地激活與一個主字線 MWLO (圖4中未示出)相對應的四個次字線SWLO、 SWL1、 SWL2、 SWL3，且包括與四個預充電線PLO至PL3相連的四個預充電PMOS 電晶體22。每個次字驅動器21包括形成反相器的一對PMOS電晶體 40和NMOS電晶體41，並且包括位於輸出側的NMOS電晶體42。在各個次字驅動器21中，通過使主字線MWLO反相所獲得的反 相主字線MWLOB與反相器的輸入側(柵極)相連，並且次字線SWLO 至SWL3分別與反相器的輸出側(漏級)相連。次字選擇線FXO、 FX1、 FX2和FX3分別與PMOS電晶體40的源極相連，並且NMOS電晶體 41的源極與地相連。當在正常操作期間選擇了主字線MWLO並且該主 字線MWLO變為高電平時，反相主字線MWLOB變為低電平。此時，四個次字選擇線FX0至FX3中的一個被選擇並且變為高電 平，並且相應一個次字驅動器21被激活。因此，與所激活的次字驅動 器21相連的一個次字線SWL有選擇地變為高電平。當次字線SWL變為高電平時，相應預充電PMOS電晶體22變為OFF狀態，並且輸出 側上的預充電線PL從電源電壓VWL斷開。同時，次字選擇線FX0至FX3中的未選三個變為低電平，並且相 應三個次字驅動器21保持失活狀態。如圖4所示，每個次字驅動器21 的NMOS電晶體42連接在次字線SWL與地之間，並且通過使次字選 擇線FX0至FX3反相所獲得的反相次字選擇線FX0B至FX3B分別與 NMOS電晶體42的柵極相連。為了避免未選次字線SWL的浮動狀態 而提供NMOS電晶體42。也就是說，當與未選次字選擇線FX0至FX3 相對應的反相次字選擇線FX0B至FX3B變為高電平時，與此相連的 NMOS電晶體42導通並且輸出側上的次字線SWL被強制拉低到低電 平。此時，相應預充電PMOS電晶體22變為ON狀態，並且輸出側上 的預充電線PL與電源電壓VWL相連。例如，假定一種狀態-其中由次字選擇線FX0所選的一個次字線 SWL0為高並且其他三個未選次字線SWL1至SWL3為低。在該狀態 下，與所選次字線SWL0相對應的一個預充電線PL0處於浮動狀態， 而與三個未選次字線SWL1至SWL3相對應的三個預充電線PL1至PL3 變為高電平。因此，通過預充電PMOS電晶體22對與預充電線PL1 至PL3相連的擴散層D進行預充電，並且在預定時間逝去之後該擴散 層D的電勢被拉高到高電平。相反地，不對與預充電線PLO相連的擴 散層D進行預充電並且該擴散層D變為浮動狀態。在等待操作期間，因為反相主字線MWL0B被控制為高電平並且 四個次字線FX0至FX3被控制為低電平，因此所有四個次字線SWL0 至SWL3變為低電平。因此，所有四個預充電PMOS電晶體22變為 ON狀態，相應預充電線PL0至PL3與電源電壓VWL相連。從而，在 等待操作期間保持其中所有擴散層D被預充電到高電平的狀態。通過上述操作，當存儲單元MC處於未選狀態時，位於其下的下面的擴散層D處於被充電到高電平的狀態，並且下面的二極體11處於 反向偏壓狀態。因此，進行連接以便反向偏壓二極體ll連接在與未選存儲單元MC相連的位線BL與擴散層D之間，因此從位線BL看不到 擴散層D的擴散層電容。就所選存儲單元MC而言，因為擴散層D從 預充電線PL斷開，因此在存儲單元MC的操作期間下面的二極體11 處於正向偏壓狀態。當選擇了相同位線BL上的一個存儲單元MC時， 位於其他未選存儲單元MC下面的所有擴散層D處於已充電狀態，並 且因此可防止由於擴散層電容所造成的讀速度下降。接下來，將參考圖5的圖表對當使用該實施例的相變存儲設備時 的效果進行描述。在圖5中，通過仿真獲得了對位線BL進行預充電所 需的時間，並且在提供了預充電PMOS電晶體22的實施例的配置與沒 有預充電PMOS電晶體22的常規配置(圖8)之間對該時間進行比較。 在將位線BL預充電到l. 15V的情況下，分別示出了與該實施例的配 置相對應的特性曲線Ca以及與常規配置相對應的特性曲線Cb。通過 對所述特性曲線進行比較而顯然可知的，該實施例的配置中的電壓變 化比常規配置更快，並且可證實通過預充電PMOS電晶體22的操作來 對擴散層D進行預充電的效果。在圖5中，當假定在對位線BL進行 預充電的過程中允許不超過10 mV的噪聲時，特性曲線Ca需要2. 6 ns 的時間，而特性曲線Cb需要5.2ns的時間。因此，通過採取該實施例 可使操作速度大約加倍。接下來，將對該實施例的修改進行描述。圖l給出了用作本發明 的預充電電路的預充電PMOS電晶體22，然而該預充電電路可以包括 NMOS電晶體。圖6給出了與圖4的電路配置相對應的實施例的修改 中的次字電路20的電路配置的示例。圖6所示的次字電路20包括四 個次字驅動器21以及與四個預充電線PLO至PL3相連的四個預充電 NMOS電晶體23。按照與圖4相同的方式來配置次字驅動器21，因此 省略對其的描述。每個預充電NMOS電晶體23具有與電源電壓VWL相連的漏極、 與預充電線PL相連的源極以及與反相主字線MWL0B相連的柵極。在 等待操作期間，因為將反相主字線MWL0B控制為高電平，因此所有 四個預充電NMOS電晶體23變為ON狀態，並且相應預充電線PL與 電源電壓VWL相連。按照這種方式，在等待操作期間圖6中的操作與 圖4中的操作相同。在正常操作期間，當選擇了主字線MWLO時，因為相應反相主字 線MWL0B變低，因此所有四個預充電NMOS電晶體23變為OFF狀 態並且相應預充電線PL從電源電壓VWL斷開。這種情況下的操作與 圖4的操作不同，並且不對擴散層D進行預充電，而不管是否選擇了 次字線SWL0至SWL3，在此期間擴散層D處於浮動狀態。然而，因 為在正常操作期間對某個存儲單元MC進行存取所需的時間段被限制 到預定時間範圍(例如120us)，因此在該時間段逝去之後主字線MWL0 返回到未選狀態。因此，與上述等待操作一樣，通過預充電線PL對擴 散層D進行預充電。按照這種方式，即使當採用圖6的電路配置時， 也可避免擴散層D長期保持在浮動狀態，因此可實現與圖4的電路配 置相同的效果。雖然已根據該實施例對本發明作出具體描述，但是本發明並不局 限於上述實施例，並且在不脫離本發明的範圍的情況下可作出各種變 化和修改。例如，可自由地選擇預充電電路的電路配置以便對擴散層D 進行預充電。此外，該實施例中已描述了採用分級字線結構以便對主 字線MWL和次字線SWL進行排列，然而本發明可應用於不採用分級 字線結構的排列。此外，如圖2所示，在該實施例中採用其中地線GL 排列成網格形式的布局，然而還可採用其中地線GL僅在例如位線方向 上延伸的布局。本發明並不局限於上述實施例，並且在不脫離本發明的範圍的情 況下可作出各種變化和修改。本申請基於申請日為2007年6月19日的日本專利申請No. 2007 一 161936，通過參考將該日本專利申請的整個內容清楚地合併到本申 請中。
權利要求
1.一種相變存儲設備，包括相變元件，用於通過改變電阻態來可重寫地存儲數據；存儲單元，該存儲單元排列在字線和位線的交叉處並且由串聯連接的所述相變元件和二極體形成；選擇電晶體，該選擇電晶體形成於位於所述存儲單元之下的擴散層中，用於響應於與柵極相連的所述字線的電勢有選擇地控制所述二極體的陽極與地線之間的電連接；以及預充電電路，用於將位於與未選字線相對應的所述存儲單元之下的所述擴散層預充電到預定電壓並且用於使位於與所選字線相對應的所述存儲單元之下的所述擴散層從所述預定電壓斷開。
2. 根據權利要求l所述的相變存儲設備，其中在所述存儲單元的 寫操作期間寫電流沿著連接所述位線、所述相變元件、所述二極體、 所述選擇電晶體以及所述地線的路徑流動。
3. 根據權利要求l所述的相變存儲設備，其中所述擴散層形成在 矩形區域中，該矩形區域包括位線方向上的N個存儲單元和字線方向 上的兩個存儲單元，並且提供了共同連接到所述位線方向上的至少所 述N個存儲單元的兩個所述選擇電晶體，其中N是大於或等於2的整 數。
4. 根據權利要求3所述的相變存儲設備，其中所述地線在所述位 線方向和所述字線方向上排列成網格形式。
5. 根據權利要求l所述的相變存儲設備，其中所述字線具有包括 主字線和次字線的分級字線結構，提供了次字驅動器，用於當所述主字線被選擇時有選擇地激活預 定數目的所述次字線中的一個，所述選擇電晶體的柵極相連。
6. 根據權利要求5所述的相變存儲設備，其中為每個所述次字驅 動器提供了所述預充電電路，與未選次字線相對應的所述預充電電路 將所述擴散層預充電到所述預定電壓，並且與所選次字線相對應的所 述預充電電路使所述擴散層從所述預定電壓斷開。
7. 根據權利要求6所述的相變存儲設備，其中所述預充電電路包 括PMOS電晶體，該PMOS電晶體具有與所述次字線相連的柵極並且 用於控制所述擴散層與所述預定電壓的連接，並且當選擇了所述次字線時將所述次字線控制為高電平，並且當 未選擇所述次字線時將所述次字線控制為低電平。
8. 根據權利要求6所述的相變存儲設備，其中所述預充電電路包 括NMOS電晶體，該NMOS電晶體具有與通過使所述主字線反相所獲 得的反相主字線相連的柵極並且用於控制所述擴散層與所述預定電壓 的連接，並且當選擇了所述主字線時將所述主字線控制為高電平，並且當未選 擇所述主字線時將所述主字線控制為低電平。
全文摘要
一種相變存儲設備，包括相變元件，用於通過改變電阻態來可重寫地存儲數據；存儲單元，該存儲單元排列在字線和位線的交叉處並且由串聯連接的相變元件和二極體形成；選擇電晶體，該選擇電晶體形成於位於存儲單元之下的擴散層中，用於響應於與柵極相連的字線的電勢來有選擇地控制二極體的陽極與地線之間的電連接；以及預充電電路，用於將位於與未選字線相對應的存儲單元之下的擴散層預充電到預定電壓並且用於將與所選字線相對應的存儲單元之下的擴散層與預定電壓斷開。
文檔編號G11C8/08GK101329910SQ20081010945
公開日2008年12月24日 申請日期2008年6月12日 優先權日2007年6月19日
發明者中井潔, 城野雄介, 田修一 申請人:爾必達存儲器株式會社