數據傳送電路和平面顯示設備的製作方法
2023-05-14 12:46:31 1
專利名稱：數據傳送電路和平面顯示設備的製作方法
技術領域：
本發明涉及一種數據傳送電路和一種平面顯示設備，它們可以應用於具有例如在絕緣襯底上集成的驅動電路的液晶顯示裝置。根據本發明，該數據傳送電路被配置，以便僅僅將第一鎖存部分的鎖存結果的反相輸出或者其非反相輸出作為數據傳送到第二鎖存部分，並且至少在數據傳送到第二鎖存部分期間，升高第一鎖存部分的電源電壓，由此能夠簡化與在具有TFT等的結構中的數據傳送有關的配置。
背景技術：
近年來，在可應用於諸如PDA、可攜式電話等之類的可攜式終端的平面顯示設備的液晶顯示裝置中，已經提供了這樣的一種設置，其中液晶顯示面板的驅動電路集成在玻璃襯底上，該玻璃襯底是組成液晶板的絕緣襯底。
圖1是示出這種類型的液晶顯示裝置的框圖。在該液晶顯示裝置1中，每個像素是由液晶晶元2、多晶矽TFT(薄膜電晶體)3(其作為該液晶晶元2的開關元件)和保持電容(未示出)形成，並且通過以矩陣排列每個像素來形成矩形形狀的顯示部分4。在該液晶顯示裝置1中，通過為如上所述在顯示部分4中所形成的每個像素布置濾色鏡，在水平方向上順序地並循環地重複紅色、綠色和藍色的像素R、G和B，240組紅色、綠色和藍色的像素R、G和B作為一組，形成水平方向上的像素以便形成顯示部分4。在該液晶顯示單元1中，為了以光柵掃描的順序同時並行地輸入指示這些紅色、綠色和藍色的像素R、G和B的灰度的灰度數據R0-R5、G0-G5和B0-B5(該灰度數據各自具有6比特)，並且基於該灰度數據D1(R0-R5、G0-G5、B0-B5)通過驅動每個像素能夠顯示期望的圖像。
在液晶顯示裝置1中，顯示部分4的信號線SL和柵線(gateline)SG分別與水平驅動電路5和垂直驅動電路6連接。水平驅動電路5基於灰度數據D1輸出對應每個信號線SL的像素的驅動信號，並且垂直驅動電路6，對應於通過該水平驅動電路5向信號線SL的驅動信號的輸出，通過控制柵線SG在顯示部分4中以線為單位選擇像素。由此，在液晶顯示裝置1中，能夠通過利用這些水平驅動電路5和垂直驅動電路6驅動顯示部分4中的每個像素來顯示期望的圖像。
更特別地，如在日本專利申請公開號2000-242209中所描述的水平驅動電路5通過根據灰度數據選擇多個基準電壓V0-V63能夠執行灰度數據D1的數字/模擬轉換處理並且生成驅動信號。也就是說，在水平驅動電路5中，通過對應於水平方向上像素的布置而提供的採樣鎖存電路(SL)8、通過順序並循環地採樣灰度數據D1的對應比特R0-R5、G0-G5和B0-B5，通過以線為單位將所述灰度數據D1設置在一起，它們被輸出到與其對應的基準電壓選擇器9。基準電壓生成電路10生成並且輸出對應於灰度數據D1的每個灰度的多個基準電壓V0-V63。基於來自每個採樣鎖存電路8的輸出數據，基準電壓選擇器9選擇從該基準電壓生成電路10中所輸出的基準電壓V0-V63，並且輸出由相應灰度數據D1的模擬/數字轉換處理所獲得的驅動信號。緩衝電路11輸出該驅動信號到對應的信號線SL。
圖2是示出用於如上述組成的水平驅動電路5中採樣鎖存電路8的一個比特部分的配置的連接圖。在採樣鎖存電路8中，在對應於相應像素的水平方向上的位置的時刻在第一鎖存部分21鎖存保持灰度數據D1之後，第一鎖存部分21的鎖存結果在垂直消隱期間所設定的預定時刻被傳送並被輸出到第二鎖存部分22，由此以線為單位將灰度數據設置在一起並且將該灰度數據輸出到基準電壓選擇器9。在此，關於例如在構成這種類型的採樣鎖存電路8等的低溫多晶矽TFT等的絕緣襯底上形成的有源元件，在它們的特性上存在很大偏差。因此，在採樣鎖存電路8中，設定利用輸出鎖存結果的反相輸出以及其非反相輸出即所謂的雙相輸出，將鎖存結果輸出到第二鎖存部分22，可以確保在第一鎖存部分21和第二鎖存部分22之間平穩和可靠地數據傳送鎖存結果。
也就是說，在該採樣鎖存電路8的第一鎖存部分21中，由柵極和漏極分別共同連接的N溝道MOS(下文稱為NMOS)電晶體和P溝道MOS(下文稱為PMOS)電晶體組成的CMOS反相器，和，同樣由柵極和漏極分別共同連接的NMOS電晶體Q3和PMOS電晶體Q4組成的CMOS反相器被並聯設置在電源電壓VCC的正側電源線和電源電壓VSS的負側電源線之間。在第一鎖存部分21中，通過電晶體Q1和Q2的反相器輸出被輸入到由電晶體Q3和Q4組成的反相器。另外，經由以採樣脈衝sp的反相信號xsp工作的PMOS電晶體Q5，通過電晶體Q3和Q4的反相器輸出被輸入到由電晶體Q1和Q2組成的反相器；另外，經由以採樣脈衝sp工作的PMOS電晶體Q6，灰度數據D1被輸入到由電晶體Q1和Q2組成的反相器。
由此，在採樣鎖存電路8中，由電晶體Q1-Q6形成具有比較器配置的CMOS鎖存元件，其中，如圖3(A)-3(D)所示，使灰度數據D1由採樣脈衝sp鎖存，並且根據在水平方向上相應像素的位置來設置該鎖存的定時。
在採樣鎖存電路8中，該第一鎖存部分21的鎖存結果的反相輸出和其非反相輸出分別經由傳送開關24、25被輸入到第二鎖存部分22。在此，該傳送開關24、25在例如水平消隱期間的上升時間的時刻切換為導通狀態(圖9(E))。
在第二鎖存部分22中，鎖存元件是用由NMOS電晶體Q7和PMOS電晶體Q8組成的CMOS反相器和由NMOS電晶體Q9和PMOS電晶體Q10組成的CMOS反相器形成的。經由傳送開關24、25輸入的鎖存結果的反相輸出和非反相輸出被分別輸入到由電晶體Q7和電晶體Q8組成的CMOS反相器和由電晶體Q9和電晶體Q10組成的CMOS反相器。由此，採樣鎖存電路8被配置，以在水平消隱期間的上升時間上執行第一鎖存部分21的鎖存結果的數據傳送，用於鎖存在第二鎖存部分22中(圖3(F))，並且經由反相器26輸出該鎖存結果。例如，在第二鎖存部分22中，通過適當地設定正電源和負電源使電平移動至到鎖存輸出，以適合在隨後的基準電壓選擇器9中的處理。
然而，在如上所述使用雙相來傳送鎖存結果等的數據的情況下，存在的一個問題是相比於使用單相的數據傳送，它的配置變得比較複雜。如果與這種數據傳送相關的結構能夠被簡化，則據此可以簡化整體配置，並且可以在這種類型的顯示裝置中實現所謂的窄邊框(Narrow Bezel)。另外，可以減少功率損耗。
發明內容
本發明是考慮到上述問題而構思的，本發明旨在提出一種數據傳送電路和平面顯示裝置，其中可以簡化TFT等的配置中的數據傳送有關的結構。
為了解決上述問題，本發明應用於一種數據傳送電路，其中第一鎖存部分鎖存輸入數據，並且將該第一鎖存部分的鎖存結果的數據傳送到第二鎖存部分，用於鎖存在所述第二鎖存部分中，其中僅僅允許第一鎖存部分的鎖存結果的反相輸出或僅僅允許鎖存結果的非反相輸出作為數據被傳送到第二鎖存部分，並且其中至少在將來自第一鎖存部分的鎖存結果的數據傳送到第二鎖存部分的期間之內，導致第一鎖存部分的電源電壓升高。
根據本發明的配置，如果僅僅第一鎖存部分的鎖存結果的反相輸出或僅僅鎖存結果的非反相輸出作為數據被傳送到第二鎖存部分，則相比於採用反相輸出和非反相結果兩者傳送鎖存結果的數據的情況，可以相應地簡化其配置。另外，如果至少在將來自第一鎖存部分的鎖存結果的數據傳送到第二鎖存部分的期間之內能夠升高第一鎖存部分的電源電壓，則可能擴大數據傳送的容限，並且由此能夠補償由於僅僅使用鎖存結果的反相輸出或僅僅使用鎖存結果的非反相輸出作為數據將鎖存結果傳送到第二鎖存部分而導致的容限減少，從而以該擴大容限的優點可以確保鎖存結果的平穩和可靠的數據傳送。
另外，本發明應用於平面顯示裝置，其包括用於順序地並循環地採樣灰度數據並且將該灰度數據分配給相應列的多個鎖存電路；以及用於根據鎖存電路的鎖存結果設定向該相應列的輸出信號電平的數字/模擬轉換電路，其中配置每個鎖存電路，以僅僅將第一鎖存部分的鎖存結果的反相輸出或僅僅將第一鎖存部分的鎖存結果的非反相輸出作為數據傳送到第二鎖存部分，並且至少在將第一鎖存部分的鎖存結果的數據傳送到第二鎖存部分的期間之內升高第一鎖存部分的電源電壓。
由此，根據本發明的配置，在平面顯示裝置的鎖存電路中，利用簡化的配置能夠平穩且可靠地執行鎖存結果的數據傳送。
圖1是示出液晶顯示裝置的配置的框圖；圖2是示出應用於現有液晶顯示裝置的採樣鎖存電路的連接圖；圖3是用於描述圖2中所示的採樣鎖存電路的操作的時間圖；圖4是示出根據本發明實施方式的採樣鎖存電路的連接圖；圖5是用於描述圖4中所示的採樣鎖存電路的操作的時間圖。
具體實施例方式
下面，將參考附圖詳細地描述本發明的一個優選實施方式。
(1)第一實施方式與圖2所示的連接圖相比，圖4是示出應用於根據本發明實施方式的液晶顯示裝置的採樣鎖存電路的一個比特部分的配置的連接圖。因為除了該採樣鎖存電路38的配置不同之外，根據本發明實施方式的該液晶顯示裝置被配置得與參考圖1、2所描述的液晶顯示裝置1相同，所以將省略重複描述。
在該採樣鎖存電路38中，在對應於水平方向上像素的配置的時刻通過第一鎖存部分41鎖存灰度數據D1之後，通過該第一鎖存部分41的鎖存結果在水平消隱期間的預定時刻被傳送到第二鎖存部分42，以便鎖存在其中並且輸出到其後續的基準電壓選擇器9。該採樣鎖存電路38通過使用單相執行將來自第一鎖存部分41的鎖存結果數據傳送到第二鎖存部分42，並且通過升高電源電壓來保證由於單相數據傳送而變得不足的容限。
也就是說，在該採樣鎖存電路38中，第一鎖存部分41，在正側電源VH和負側電源VSS之間並行設置有由NMOS電晶體Q11和PMOS電晶體Q12組成的CMOS反相器以及由NMOS電晶體Q13和PMOS電晶體Q14組成的CMOS反相器。在第一鎖存部分41中，來自由電晶體Q11和Q12構成的反相器輸出被輸入由電晶體Q13和Q14組成的反相器，並且經由以採樣脈衝sp執行截止動作的開關電路44，來自由電晶體Q11和Q12構成的反相器輸入被輸入到由電晶體Q13和Q14組成的反相器，進而還經由以採樣脈衝sp執行導通動作的PMOS電晶體Q15，灰度數據D1被輸入到由電晶體Q11和Q12組成的反相器。
由此，在採樣鎖存電路38中，由電晶體Q11至Q15形成CMOS鎖存元件，並且如圖5(A)-(C)所示，該CMOS鎖存元件被配置為在通過採樣脈衝sp將開關電路44設定為截止狀態取得灰度數據D1之後，將開關電路44設定為導通狀態，以保持取得的灰度數據D1，並且根據在水平方向上相應像素的位置設定與該鎖存相關的定時。
另外，在第一鎖存部分41中，通過經由開關電路47選擇電源，在設定為2.9V的電源VDD1的狀態中執行與該鎖存相關的處理，該2.9V的電源VDD1等於與前置級電路相關的電源。另外，緊接在將鎖存結果數據傳送到第二鎖存部分42之前，選擇高於在鎖存時刻的電壓的為5.8V的電源VDD2，然後一旦完成數據傳送，選擇原來的電源VDD1。由此，在該採樣鎖存電路38中，至少在將來自第一鎖存部分41的鎖存結果數據傳送到第二鎖存部分42的期間之內，設定為升高電源電壓，以保證由於使用單相來數據傳送鎖存結果而導致下降的容限。
由此，第一鎖存部分41被配置為在水平消隱期間的預定時刻，以通過擴大其振幅而將鎖存結果經由傳送開關45傳送到第二鎖存部分42。在這個實施方式中，反相輸出被施加到提供給該數據傳送的鎖存結果(圖5(C)-(E))。
第二鎖存部分42在正側電源VDD2和負側電源VL之間並聯設置有由NMOS電晶體Q16和PMOS電晶體Q17組成的CMOS反相器和由NMOS電晶體Q18和PMOS電晶體Q19組成的CMOS反相器，由此在比較器電路結構中由這些CMOS反相器形成鎖存元件，於是，將來自傳送開關45的輸出提供給該鎖存元件。因此，第二鎖存部分42被配置為，以鎖存來自第一鎖存部分41的鎖存結果，然後經由反相器46輸出該鎖存結果。
另外，第二鎖存部分42能夠對要輸出的鎖存進行電平移動並輸出，以便通過調整負側電源VL適合於在基準電壓選擇器9中進行處理。
(2)實施方式的實施根據上述的配置，在液晶顯示裝置中(圖1)，由指示用於顯示的每個像素的灰度的一系列數據組成的灰度數據D1被輸入到水平驅動電路5，其中該灰度數據D1順序地由採樣鎖存電路38採樣，並且以線為單位被排列，然後通過隨後的基準電壓選擇器9選擇相應於每個灰度數據的基準電壓V0-V63。在液晶顯示裝置1中，通過選擇該基準電壓V0-V63來生成用於驅動每個像素的驅動信號，經由信號線SL將該驅動信號提供給顯示單元4，並且將該驅動信號施加到由垂直驅動電路6所選擇的像素。由此，在液晶顯示裝置1中，根據相應的灰度數據D1通過驅動顯示單元4中的每個像素來顯示期望的圖像。
在如上所述驅動顯示部分4的水平驅動電路5中，在如上所述順序並循環地對灰度數據D1進行採樣的採樣鎖存電路38中(圖4)，在灰度數據D1的每個比特在與其對應的時刻被第一鎖存部分41鎖存之後，在水平消隱期間的預定時刻，經由每個採樣鎖存電路38每個比特同時並行地被傳送到第二鎖存部分42，被鎖存在該第二鎖存部分中，並且該鎖存結果被輸出到基準電壓選擇器9。由此，在液晶顯示裝置1中，灰度數據D1以線為單位被排列，並且通過基準電壓選擇器9接受數字/模擬轉換處理。
在採樣鎖存電路38中，通過使用如上所述的鎖存結果的反相輸出執行從第一鎖存部分41到第二鎖存部分42的數據傳送，因此使用單相執行鎖存結果的數據傳送，相比於使用雙相進行數據傳送的情況，能夠簡化該配置。特別地，在與這種數據傳送相關的傳送開關中，關於反相器的結構，最少也需要兩個電晶體。相反地，在如上所述使用單相進行數據傳送的情況下，特別在這個實施方式中，可以省略用於如240對×3(紅、綠、藍)×6比特這麼多部分的傳送開關，由此與使用雙相的數據傳送的情況相比能夠省略如4320×2這麼多個電晶體。由此，根據該液晶顯示裝置，能夠通過簡化配置減少功率損耗，並進一步實現所謂的窄邊框。
另外，在第一鎖存部分41中，在進行這種數據傳送的期間之內，該第一鎖存部分41的電源電壓被導致升高，由此保證在使用單相傳送鎖存結果的數據期間下降的容限。由此，在液晶顯示裝置中，鎖存結果的數據被配置為通過使用單相來傳送，能夠平穩並可靠地將鎖存結果傳送到第二鎖存部分42。
(3)實施方式的優點根據上述的配置，通過設置僅僅將第一鎖存部分中鎖存結果的反相輸出作為數據傳送到第二鎖存部分，並且至少在數據傳送到第二鎖存部分的期間之內，升高第一鎖存部分的電源電壓，在使用TFT的配置中，可以簡化與數據傳送有關的結構。
(4)其它實施方式例如，在上述的實施方式中，已經描述了僅僅將來自第一鎖存部分的鎖存結果的反相輸出作為數據傳送到第二鎖存部分的情況，然而，本發明不局限於此，本發明可以廣泛地應用於僅僅將鎖存結果的非反相輸出作為數據傳送到第二鎖存部分的情況。
另外，在上述實施方式的描述中，已經描述了本發明應用於包括形成於玻璃襯底的顯示部分等等的TFT液晶的情況，然而本發明不局限於此，並且可以廣泛地應用於例如CGS(Continuous GrainSilicon，連續粒狀結晶矽)液晶等的各種類型的液晶顯示裝置，並且還應用於例如EL(電致發光)顯示裝置等的各種平面顯示裝置。
另外，在上述實施方式的描述中，已經描述了本發明應用於液晶顯示裝置的情況，其中由在絕緣襯底所形成的低溫多晶矽TFT組成的有源元件構建第一和第二鎖存部分，然而，本發明不局限於此，並且本發明可以廣泛地應用於執行數據傳送的任何數據傳送電路，其中利用在絕緣襯底上所形成的各種有源元件形成第一和第二鎖存部分。
如上文所述，根據本發明，通過配置為僅僅第一鎖存部分的鎖存結果的反相輸出或僅僅其非反相輸出的數據能夠被傳送到第二鎖存部分，並且至少在數據傳送到第二鎖存部分的期間之內，升高第一鎖存部分的電源電壓，在具有TFT等的配置中能夠簡化與數據傳送有關的結構。
本發明涉及數據傳送電路和平面顯示裝置，並且該發明應用於液晶顯示裝置，其中驅動電路例如集成在絕緣襯底上。
引用數字說明1液晶顯示單元，2液晶晶元，3Q1～Q19電晶體，4顯示部分，5水平驅動電路，6垂直驅動電路8，38採樣鎖存電路，9基準電壓選擇器，10基準電壓生成電路11緩衝電路，21，41第一鎖存部分，22，42第二鎖存部分24，25，45傳送開關，26，46反相器，44，47開關電路
權利要求
1.一種數據傳送電路，用於在第一鎖存部分中鎖存輸入數據，對所述第一鎖存部分的鎖存結果向第二鎖存部分進行數據傳送，並且鎖存在該第二鎖存部分，所述數據傳送電路的特徵在於，僅僅對所述第一鎖存部分的鎖存結果的反相輸出或僅僅對所述鎖存結果的非反相輸出向所述第二鎖存部分進行數據傳送，並且至少在對所述第一鎖存部分的鎖存結果向所述第二鎖存部分進行數據傳送的期間之內，使所述第一鎖存部分的電源電壓升高。
2.如權利要求1所述的數據傳送電路，其特徵在於，通過單相的方式傳送所述第一鎖存部分的鎖存結果。
3.一種平面顯示裝置，其順序地輸入表示每個像素亮度的灰度數據，以及在預定顯示部分中顯示基於所述灰度數據的圖像，所述平面顯示裝置的特徵在於，具有多個鎖存電路，用於順序並循環地採樣所述灰度數據，並且將所述灰度數據分配給相應線；以及數字/模擬轉換電路，用於根據所述鎖存電路的鎖存結果設定到所述相應線的輸出信號電平，所述各鎖存電路在與之相應的各個時刻在第一鎖存部分中鎖存所述灰度數據，與所述多個鎖存電路同時並行地對所述第一鎖存部分的鎖存結果向第二鎖存部分進行數據傳送，以將該結果輸出到所述數字/模擬轉換電路，僅僅對所述第一鎖存部分的鎖存結果的反相輸出或僅僅對所述第一鎖存部分的鎖存結果的非反相輸出向所述第二鎖存部分進行數據傳送，並且至少在對所述第一鎖存部分的鎖存結果向所述第二鎖存部分進行數據傳送的期間之內，升高所述第一鎖存部分的電源電壓。
4.如權利要求3所述的平面顯示裝置，其特徵在於，通過單相的方式傳送所述第一鎖存部分的鎖存結果。
全文摘要
本發明是一種數據傳送電路，其可應用於具有例如集成在絕緣襯底上的驅動電路的液晶顯示裝置，配置該驅動電路，以便僅僅將第一鎖存部分(41)的鎖存結果的反相輸出或者僅僅其非反相輸出作為數據傳送到第二鎖存部分(42)，並且至少在將數據傳送到所述第二鎖存部分(42)的期間之內，升高第一鎖存部分(41)的電源電壓。
文檔編號H03K3/356GK1820300SQ200480019358
公開日2006年8月16日 申請日期2004年7月6日 優先權日2003年7月7日
發明者木田芳利, 仲島義晴 申請人:索尼株式會社