通過溢出計數器的減少計數使用查找表搜索的直接調製合成器的增益校準的製作方法

2023-05-11 14:51:46 1

本發明涉及鎖相環(pll)，特別涉及兩點調製pll內的壓控振蕩器(vco)的增益校準。

背景技術：

無線通信系統通常需要精確的時鐘，其被調製以攜帶數據。可以使用帶有壓控振蕩器(vco)的鎖相環(pll)來生成時鐘，壓控振蕩器(vco)將輸入電壓轉換成輸出時鐘，其頻率取決於輸入電壓的頻率。

一些通信標準採用多個頻率，並且可以從一個頻道跳到另一個頻道，以避免傳輸幹擾或其它阻礙。因此，vco可能需要在一個較寬的頻率範圍上運行，並需要一個大增益。較大的vco增益通常需要大的晶片面積，因此需要更高的製造成本和功率。

pll可以用於生成時鐘，然後數據可以在pll輸出之後與時鐘混合，如通過上變頻混頻器和數模轉換器(dac)。dac可能對於同相和正交信號引入失配(iq失配)。dac和混頻器所需的晶片面積會增加成本和功率要求。

也可以使用兩點調製pll。數據被注入到pll本身，使得pll輸出一個數據調製輸出而不是一個固定時鐘。當使用兩點調製pll時，不再需要上變頻混頻器及其dac。兩點調製pll還可以提高噪聲性能。從功率放大器到vco的牽引效應得以減輕。

圖1顯示了現有技術的兩點調製pll。鎖相環pll是由相位-頻率檢測器42、電荷泵44、環路濾波器46、加法器72、vco41和多模分頻器52形成。來自vco41的輸出時鐘fout被多模分頻器52分頻，並通過頻率檢測器42與基準時鐘fref比較。比較結果使電荷泵44對環路濾波器46充電或放電，環路濾波器46調節vco41的輸入電壓。通過調節輸出時鐘fout的頻率，vco41對其輸入電壓的變化進行響應。

數據用於調製或編碼來自vco41的fout。數據在兩個點上被注入到pll。數據in1被應用到多模分頻器52，而數據in2被輸入到加法器72。相同的數據值被應用到in1和in2，但in1可以是數據的數字表示，而in2可以是表示相同數據的模擬電壓。in1使多模分頻器52調製其除數，而in2直接調整vco41的輸入電壓。由於in2被應用在vco41的輸入端，它有一個高通特性，而in1被較早地應用在pll環路中，其有一個低通特性。由in1引入的多模頻器52中的除數調製必須穿過相位-頻率檢測器42、電荷泵44和環路濾波器46，然後到達被注入in2的加法器72，因此in1比in2具有更大的固有延遲。

圖2a-c顯示兩點調製pll中增益失配的頻率響應圖。由於in2不穿過相位-頻率檢測器42、電荷泵44、和環路濾波器46，其頻率響應是由vco41的增益支配。

圖2a顯示了良好匹配的兩點調製pll的曲線圖。由於多模分頻器52、相位頻率檢測器42、電荷泵44和環路濾波器46中的延遲，in1的頻率響應在較高頻處下降。對於in2，這些延遲不存在，in2在高頻處有非常好的響應，但在低頻上就差一些。因此，in1類似於低通濾波器，而in2類似於高通濾波器。

由於相同數據穿過in1和in2，因此，總頻率響應是in1和in2的頻率響應曲線的總和。當增益良好匹配時，這個總響應在所有頻率上相當平坦，如圖2a所示。

如圖2b所示，vco增益kvco太高。vco41的高增益嚴重影響in2的高頻響應，而in1基本保持不變，因為多模分頻器52、相位頻率檢測器42、電荷泵44和環路濾波器46不會受vco41的增益變化而發生改變。總頻率響應，即in1和in2的頻率響應曲線之和，在交越頻率fc之後上升。在高頻處總響應曲線的跳躍會導致信號失真。

在圖2c，vco增益kvco太低。vco41的低增益降低了in2的高頻響應，而in1基本保持不變。總頻率響應在交越頻率fc之後下降，因為高頻響應是由通過in2注入的數據和vco41支配。

vco41的增益是與過程有關的，並且隨晶片的不同而不同。過程、電源電壓、和溫度(pvt)變化會嚴重影響vco增益，從而影響頻率響應，導致信號失真。在設計期間，電路可以被設計成使得在典型pvt條件下in1的低頻響應能夠匹配in2的高頻響應。

增益校準通常用於調整pvt條件，以及更好地匹配兩點調製pll的高頻和低頻響應。通過對vco41的增益的良好校準，在pvt條件的一個範圍上，in1的低頻響應能夠相當好地匹配in2的高頻響應。

有時使用大面積電路進行校準，如adc、模擬比較器和雙環路濾波器。可以使用高頻計數器，但它們在其運行的高頻率下有著高功耗。單輸入vco對線性度和調諧範圍有限制。校準單元經常使用乘法器和分頻器，這是大而複雜的電路。大電路有大的晶片面積，這增加了成本和功耗，因此是不期望的。諸如模擬比較器和adc的精密電路可能需要大型組件來實現目標精度。

當系統熱身時，pvt可能繼續變化，迫使重新校準和更多延遲。一些系統是閉環，其中pll環路濾波器在校準期間保持連接到vco輸入。這是不期望的，因為環路的額外建立時間。開環系統在校準期間將pll環路濾波器從vco輸入斷開，導致更快的校準時間。

期望有一個具有開環校準系統的兩點調製pll。不使用精密模擬比較器的校準系統是令人期望的。期望有一個全數字校準單元用於兩點調製pll。期望有一個使用雙輸入vco的兩點調製pll，以打破線性度和調諧範圍之間的權衡。期望有一個不使用乘法器和分頻器的校準單元。期望有一個低功率和小面積的校準單元。

附圖說明

圖1顯示一個現有技術的兩點調製pll。

圖2a-c顯示兩點調製pll中的增益失配的頻率響應圖。

圖3是使用溢出計數器和查找表(lut)以校準vco增益的兩點調製pll的框圖。

圖4顯示一個擴展增益lut。

圖5顯示一個減少行數的增益lut。

圖6是一個簡化的增益lut。

圖7是使用溢出計數器和查找表(lut)的圖3的兩點調製pll的校準流程圖。

具體實施方式

本發明涉及多點調製pll的增益校準的改進。以下描述使本領域普通技術人員能夠製作和使用如在上下文中的特定應用及其要求的所提供的本發明。對優選實施例的各種修改對於本領域技術人員將是顯而易見的，並且在此定義的一般原理可以用於其它實施例。因此，本發明並不限於所示和所述的特定實施例，而是要求符合與在此所披露的原理和新穎特徵一致的最寬範圍。

圖3是使用溢出計數器和查找表(lut)以校準vco增益的兩點調製pll的框圖。本發明人不是使用乘法器和分頻器而是使用查找表(lut)以將頻率差轉換為校準值。不是在校準期間使用模擬比較器而是使用溢出計數器56計數vco輸出fout的脈衝。為了降低功耗，fout首先被除法器54除以k，然後溢出計數器56計時。在給定時間段(cntdif)內的脈衝計數差被輸入到增益lut64，然後其輸出數字值dacref(6:0)。dacref(6:0)是dac68的增益控制。dac68將數字數據mod轉換為一個模擬信號，其被應用到vco40的增益控制輸入。校準單元50還包括一個諸如有限狀態機(fsm)58的控制器以控制校準操作。

鎖相環(pll)是由相位-頻率檢測器42、電荷泵44、環路濾波器46、開關60、vco40和多模分頻器52形成。vco40的輸出時鐘fout被多模分頻器52分頻，並通過相位-頻率檢測器42與一個基準時鐘fref進行比較。比較結果使電荷泵44對環路濾波器46進行充電或放電，環路濾波器46調節vco40的輸入電壓。通過調節輸出時鐘fout的頻率，vco40對其輸入電壓的變化進行響應。

收發器正在使用的特定頻率fcs是由fchan表示。fchan可以是一個特定頻率fcs的載波，fchan被應用到加法器62，通過mod進行調製，然後調製載波被應用到sigma-delta調製器48。sigma-delta調製器48生成一個信號，其抖動(dither)多模分頻器52使用的除數，使得可以獲得分數除數值，儘管多模分頻器52正使用整數除數。諸如n和n+1的整數除數可以在幾個周期上平均以獲得一個期望的分數除數，允許從fref生成一個更任意的fout值。當兩個整數除數值被sigma-delta調製器48和多模分頻器52交替時，pll環路消除所產生的變化。

當指定一個新頻率時，fchan改變到新頻率的載波，並使多模分頻器52改變其除數，sigma-delta調製器48改變其抖動周期。

兩點調製是由調製數據mod提供的，調製數據mod在兩個點即多模分頻器52和vco40處被注入到pll環路。一個8比特調製值mod通過加法器62被添加到頻率載波fchan，然後通過sigma-delta調製器48抖動，並通過多模分頻器52注入到環路。

8比特數據mod也通過dac68被轉換為一個模擬電壓，並被輸入到vco40的增益控制輸入。vco40的增益控制輸入可以調節延遲元件，如在vco40的內部節點上的可變電容器，或者可以調節vco40內的內部階段的電源電壓。vco40的增益控制輸入有較低增益和較好線性度，而從環路濾波器46和開關60到vco40的環路輸入有較高增益和較差線性度。

dac68有一個8比特數據輸入，其接收調製數字數據mod，以及一個7比特增益輸入，其從增益lut64接收dacref(6:0)。dac68的增益輸入縮放dac68的輸出電壓，因此，dacref(6:0)確定dac68的輸出電壓的最大擺幅。接收mod的8比特數據輸入從數字轉換成一個模擬電壓，而增益輸入縮放該模擬電壓。

在校準期間，開關60將vco40的電壓輸入連接到基準電壓vref。在校準模式期間，與環路濾波器46的連接被開關60斷開。因此，校準是在開環配置中進行。這種開環配置是令人期望的，因為校準建立時間不依賴於整個pll環路的長延遲。

校準單元50通過對脈衝計數來測量fout的頻率。分頻器54將fout除以k，其中k是至少為1的實數。分頻器54的除以k的輸出比fout更慢，使得溢出計數器56能夠運行得更慢和消耗更少功率。與模擬比較器相比，全數字計數器有更小的面積、功耗和成本，並且不易受過程變化的影響。

有限狀態機(fsm)58控制校準模式期間運行的次序。在校準期間，fsm58最初將dacref設置為一個中間值，如1000000。然後fsm58使mod被設置為高到11111111(mod＝ff)，其穿過dac68以控制vco40的增益。fsm58在經過1.024毫秒(ms)周期後從溢出計數器56讀取計數值，並存儲該值。然後fsm58使mod被設置為低到00000000(mod＝00)，其再次穿過dac68以控制vco40的增益。fsm58在經過1.024ms周期之後從溢出計數器56讀取計數值，並存儲該值。mod＝ff和mod＝00計數的差是cntdif。fsm58將cntdif輸入到增益lut64。

增益lut64將1.024ms周期的計數差直接轉換成增益調節值dacref(6:0)。不需要乘法器或除法器或算術邏輯單元(alu)。當調製輸入mod位於其兩個極值時，校準單元50通過測量vco輸出fout的脈衝來生成一個增益調節值應用到vco40。

通過dac68由dacref(6:0)生成的模擬電壓被應用到vco40的增益輸入。開關60閉合以將環路濾波器46連接到vco40，從而使得正常閉環pll運行發生。數據調製可以在mod上繼續。

增益校準目的和概述

可以設計兩點調製pll，使得在典型pvt條件下in1的低頻響應能夠匹配in2的高頻響應。然後，可以添加增益校準以調節當前pvt條件的vco40增益。特別是，通信協議或規範可以規定調製數據mod的最大變化的最大頻率偏差是多少。例如，mod的最大變化是從mod＝00到mod＝ff，通信協議規定頻率偏差應該是+/-250khz，或總共500khz。在校準期間，將mod＝00應用到vco40，並取得脈衝計數，然後將mod＝ff應用到vco40，並取得另一個脈衝計數。脈衝計數的差值是cntdif。

接著，從cntdif計算一個調節或校準值。該校準值dacref(6:0)是一個要被應用到dac68的值，該值將mod＝00和mod＝ff的頻率調節為恰好相隔1.0mhz(對於zigbee，即+/-500khz規範)或相隔500khz(對於藍牙低功耗ble，即+/-250khz規範)。當反饋除數和基準頻率被預先設置時，可以使用以下公式(3)直接從cntdif計算dacref(6:0)。

圖4顯示了擴展增益lut。在兩個1.024ms周期(一個用於countmod1，另一個用於countmod2)上測量的計數差，被輸入到增益lut64'，輸出一個增益控制值dacref(6:0)。增益lut64'中的每一行是對於cntdif的不同整數值，其是頻差的一個函數。每一行還有計算增益，其是該頻差的一個函數，以及dacref(6:0)值，其使vco40能夠實現該增益。

增益lut64'中的值是用於從mod＝00到mod＝ff的500khz頻偏。該頻偏由通信標準規定，如具有500khz頻偏即+/-250khz的藍牙低功耗(ble)。對於其它頻偏，如zigbee(ieee802.15.4)標準的1mhz，即+/-500khz，可以重新計算增益lut64'中的值。

在fout1(mod＝ff)和fout2(mod＝00)之間的頻差為：

(1)fout1-fout2＝(fref×k/ntimes)×(countmod1-countmod2)

其中countmod1是當mod＝ff時溢出計數器56中的脈衝計數，countmod2是當mod＝00時的脈衝計數，k是分頻器54的分頻比，fref是輸入到相位-頻率檢測器42的基準頻率fref，ntimes是fref時鐘周期數。

vco40的增益kmod可以計算為：

kmod＝fout1-fout2/(mod1-mod2)

其中mod1是dacref的初始值。

由於mod2＝00：

kmod＝fout1–fout2/(dacrefinitial)

從以上公式(1)替換fout1–fout2，

(2)kmod＝(frefxk/ntimes)x(countmod1-countmod2)/(dacrefinitial)

在計算vco40的增益kmod之後，為了對一個規定頻偏(如ble標準的500khz)生成一個精確頻偏fdev，將dac的增益調節(校準)做成輸入dacref(6:0)(dacref)。

dac68有兩個輸入。一個輸入是用於調製數據輸入的mod。另一個輸入是dacref，其用於增益調節(在校準期間計算)。

由於kmod＝fout1-fout2/(dacrefinitial)，對一個特定頻偏δf，對應的dacrefδf＝δf/kmod

dacref500k＝500k/kmod

從以上公式(2)替換kmod，

(3)dacref500k(6:0)＝500k/[[(frefxk/ntimes)x(countmod1-countmod2)]/(dacrefinitial)]

其中dacrefinitial＝26＝64＝1000000

因此，可以使用公式(3)從計數差(countmod1-countmod2)或cntdif計算出dacref500k，因為fref、k和n是pll的已知輸入。

增益lut64'的每一行都有計數差cntdif(countmod1-countmod2)作為其尋址輸入，並且還顯示了對應於該cntdif值的頻差。使用公式(2)計算vco增益kmod，使用公式(3)計算500khz(dacref500k)的dacref(6：0)。

例如，當校準單元50找到120的計數差cntdif時，頻差為0.94mhz。對應該測量頻差的vco增益為14,648。dacref(6:0)的值34(0100010)就被應用到dac68以調節vco40的增益。

當測量計數差值為140時，dacref(6:0)被設置為29或0011101。請注意，cntdif有幾個值映射到相同值的dacref(6:0)。

理想地，在典型pvt條件下，+/-500khz頻偏規範有一個總頻率1.0mhz。在zigbee以及ble的1mhz(+/-500khz)的典型情況下，可以為freqdif實現對zigbee和ble兩者的支持，dacref除以2。在這些理想條件下，計數差應該為128。增益為15,625，是使用dacref(6:0)值32或100000獲得的。這也是dacref(6:0)的初始值，其在校準期間使用，因此當存在理想條件時，dacref(6:0)不必從其中的點值改變。當pvt條件偏離理想值時，測量計數差值cntdif將高於或低於理想值128，將使用增益lut64'中的值來調節dacref(6:0)，通過dac68添加補償，這樣使vco40具有目標增益。

圖5是一個行數減少的增益lut。儘管出現過程、電源電壓和溫度(pvt)變化，但兩點調製pll將在這些條件的限定範圍內工作。對於+/-20％的過程變化，在設備指定工作的電源電壓和溫度條件下，估計頻差將在0.8mhz至1.2mhz的範圍內。由於小於0.8mhz和大於1.2mhz的頻差是不可能的，所以，在增益lut64中不需要存儲這些超出範圍條件的數據。

增益lut64"僅存儲計數差cntdif值從102到155的數據，其對應0.8mhz至1.2mhz的頻差。cntdif的其它值沒有存儲數據行，因此減少了數據存儲要求。第一行是102的cntdif，二進位表示為01100110。最後一行是155的cntdif，二進位表示為10011011。

對於mod1，在freq＝32mhz、ntime＝32,768和fout1＝2.445ghz時的計數脈衝countmod1＝ntimes/fref*(fout1/k)＝312,960。對於mod2，在fout2＝2.444ghz時countmod2＝312,832。要計算一個高達312,960的值，需要19比特。但是，並不需要一個精確的計數值。相反，計數值之間的差值很重要。因為計數值的差值大大減小，所以還可以減小計數器大小。

圖6是一個簡化的增益lut。增益lut64可以被實施為一個只讀存儲器(rom)，其有計數差cntdif作為尋址輸入，以及dacref(6：0)讀數作為該地址上的存儲數據。不需要頻差和增益值用於電路運行，因為它們是用於計算最終dacref(6:0)數據(存儲在增益lut64中)的中間值。因此，可以通過僅存儲pll硬體使用的數據，來減小增益lut64的尺寸。

增益lut64的每一行都有計數差cntdif(countmod1-countmod2)作為尋址輸入，以及dacref(6:0)作為該地址上的存儲數據。使用公式(3)，計算500khz規範(dacref500k)和1mhz規範(dacref1m)的dacref(6:0)。使用公式(3)，預先計算dacref500k和dacref1m的值，在製造或編程期間將結果加載到增益lut64中。

圖7是圖3的兩點調製pll的校準流程圖。在步驟102，斷開開關60以將基準電壓vref連接到vco40的電壓輸入，從而打開pll環路。

在步驟104，fsm58將dacrefinitial設置為1000000，並將mod設置為00000000。因此，數據輸入被設置為最低可能值。在步驟106，在1.024ms周期中的脈衝數目是由溢出計數器56計數並存儲。該脈衝數目首先通過分頻器54除以k。

在步驟105，fsm58將mod設置為11111111。因此，數據輸入被設置為最高可能值。在步驟107，在1.024ms周期中通過分頻器54除以k的脈衝數目由溢出計數器56計數並存儲。

對於mod＝00和mod＝ff的存儲計數之間的差值被計算為cntdif。在步驟108，cntdif被輸入到增益lut64，其返回為該計數差值cntdif而存儲的值dacref(6:0)。dacref(6:0)被應用到dac68，並調節增益偏移，施加到vco40的增益輸入上。

在步驟110，開關60斷開vref，將來自環路濾波器46的電壓施加到vco40的輸入。使用通過粗校準和精校準選擇的曲線，開始正常閉環操作。

其它實施方式

發明人還構想了若干其它實施例。例如，雖然已經顯示了多模分頻器52，但可以替換為正常分頻器，這取決於所需的輸入和輸出頻率。sigma-delta調製器48可以被替換為整數n分頻器，或者在一些實施例中可以被去除。開關60可以用mos電晶體開關實現。

fsm58可以只存儲一個值，然後直接計算cntdif，而不是存儲mod＝ff和mod＝00計數值。fsm58還可以使溢出計數器56能夠在mod＝ff期間向上(或向下)計數，在mod＝00期間向下(向上)計數，以在第二計數周期一旦完成時直接獲得cntdif。

本系統可用於各種應用和標準，如rf採樣系統、ble、wifi、rfid標籤等。對fref、k、n的不同值，以及對最大指定頻偏，如500khz，1mhz等，可以重新計算增益lut64中的值。多個增益lut64可以存儲在一個更大的存儲器中，並被移動到本地高速緩存的增益lut64，由校準單元50使用。對於不同的參數，如最大指定頻偏等，可以縮放增益lut64的值。當信道選擇載波fchan改變時，新頻率的指示符可以從增益lut64的這些副本中選擇，並在頻率變化發生時，如信道跳頻，交換增益lut64的內容。

lut64可以用1mhz最大頻偏的值來填充，這些值也可以被縮放以與500khz頻偏一起使用。mod可以被限制在一個比校準更小的範圍。可以對mod＝00000000和mod＝11111111的全二進位範圍執行校準，但是，在正常運行期間，mod可以在全範圍內運行。mod可以以二進位或在諸如二進位補碼的另一個排序系統中設定。在二進位補碼中，最小mod是10011001，而最大mod是01111111，因為第一比特是符號比特。二進位補碼值可以轉換為二進位然後輸入到dac68。dac68可以有不同數量的輸入比特和增益校準比特，並且可以通過輸入比特數目來調節其整體解析度。

例如，無線標準可以指定幾個可用頻率，多個頻率(每個都有增益lut64)可以被校準以允許在這些頻率之間快速跳頻。當對新頻率進行校準時，先前校準的dacref(6:0)的測量值可以保持存儲，從而允許收發器在未來時間上跳回到舊頻率和舊的dacref(6:0)值，而不需要重新校準。

儘管已經在可變增益vco的實施例中描述了可變電容器，但也可以使用其它可變延遲機制，如可變電阻器、可變濾波器網絡、延遲級的多路復用等。環路濾波器的vco的輸入電壓可以被施加到反相器的電源節點上。反相器的數量和類型可以改變，可以使用一對交叉耦合反相級或l-c振蕩器，而不是三個或一些其它奇數個反相器。

儘管已經顯示了1.024ms時間段用於校準計數脈衝，但也可以使用其它時間段。較短時間段能夠減少校準時間，但不太精確。較長時間段能夠進行更精確的測量，但延長了校準時間。

脈衝計數可以修改，如在存儲之前或之後被移位、除法、乘法、或取其倒數。計數差可以是正的或負的，定義為countmod1-countmod2或countmod2-countmod1。

校準可以每天多次執行，可以在溫度變化、頻率變化之後或通過一個上電序列周期性地觸發。

雖然已經顯示了與增益呈反比關係的dacref(6:0)值，但是該值可以被反轉和反相，或者vco40可能需要一個正斜率增益值而不是一個負斜率增益值。對於這個改變的值定義，可以調節vco或其它組件。

雖然已經顯示了fsm58，但是可以使用其它類型的定序器或控制器，如硬體、固件或混合控制器。基準電壓vref可以是一個固定電壓，如vdd/2，或者可以通過使用帶隙基準、分壓器或其它基準生成器產生。

可在各個節點處添加額外組件，例如電阻器、電容器、電感器、電晶體、緩衝器等，還可以出現寄生組件。使用額外電晶體或以其它方式，可以實現啟用和禁用電路。可以添加通柵電晶體(pass-gatetransistor)或傳輸門用於隔離。可以添加逆向或額外緩衝。單獨電源和接地可用於某些組件。可以添加不同濾波器。可以使用低電平有效信號而不是高電平有效信號。

可以在各個節點處添加額外組件用作各種目的，諸如用於斷電模式的截止開關、電壓移位器、用於設置a.c.工作點的偏移電流等。可以使用差分放大器替換反相器。可以使用各種基準電壓或虛擬電源，而不是硬接地。

雖然已經描述了二進位值，但可以替換其它編碼，例如十進位或格雷碼。數字值可以符合這些其它數字系統，例如八進位數而不是二進位數。值可以被補充或反轉。可以調整比特數。可以替換使用各種計數器，如脈動計數器或同步計數器。

本發明背景部分可以包含有關本發明問題或環境的背景信息，而不是由其他人描述的現有技術。因此，背景部分包括的材料並不是申請人對現有技術的承認。

在此所述的任何方法或過程是機器實施的或計算機實施的，並且旨在由機器、計算機或其它裝置執行，不是沒有這種機器輔助的情況下僅由人執行。所生成的有形結果可以包括報告或者在顯示器設備(諸如計算機監視器、投影裝置、音頻生成裝置和相關媒體裝置)上的其它機器生成的顯示，並且可以包括也是機器生成的硬拷貝列印輸出。計算機控制其它機器是另一個有形結果。

所述任何優點和益處可能不適用於本發明的所有實施例。當在權利要求要素中陳述單詞「裝置」時，申請人意圖使權利要求要素屬於35usc第112章第6段。在單詞「裝置」之前的一個或多個單詞，是旨在便於對權利要求要素的引用，並且不旨在傳達結構限制。這種裝置加功能的權利要求旨在不僅覆蓋這裡描述的用於執行功能及其結構等同物的結構，而且覆蓋等效結構。例如，雖然釘子和螺釘具有不同的構造，但是它們是等同的結構，因為它們都執行緊固的功能。不使用「裝置」一詞的權利要求不落入35usc第112章第6段的規定。信號通常是電信號，但可以是光信號，如可以通過光纖線路傳送的信號。

為了說明和描述，以上已經呈現了本發明實施例的描述。其並不旨在窮舉或將本發明限制為所公開的精確形式。鑑於上述教導，許多修改和變化是可能的。旨在本發明的範圍不受該詳細描述的限制，而是由所附的權利要求限制。