一種用於檢測晶片製成缺陷的測試機構及其製作方法

2023-05-12 06:11:26

專利名稱：一種用於檢測晶片製成缺陷的測試機構及其製作方法
技術領域：
本發明屬於晶片測試領域，涉及一種晶片測試機構，尤其涉及一種用於 檢測晶片製成缺陷的測試機構及其製作方法。
背景技術：
隨著現代社會生活的日新月異，各種電子產品相繼融入現代社會的生活 中，帶給用戶很多便利。這些電子產品均配置不同的晶片，而晶片是將晶體 管、二極體、電阻器及電容器等電路元件聚集於晶片上，形成完整的邏輯電 路，以達到控制、計算或記憶等功能，讓電子產品得以發揮其功用並加以處 理用戶的各種事務，相當方便。現有的DRAM(動態隨機存取存儲器)的結構有一部分是堆疊式(Stack ) 的。堆疊式結構的DRAM經常會發生因為BPSG (硼磷矽玻璃)製成不穩定 而造成臺階覆蓋能力減弱，在兩個相鄰的多晶矽柵極(Poly gate)之間有一 個空洞(void)產生，進而形成BPSG空洞的狀況。在隨後的製成中多晶矽 (Poly)會填入上述空洞中，會造成相鄰兩個存儲單元(bit)的漏電(leakage fail),使得產品的良率大幅下降，造成很大損失。這種問題產生的原因主要是BPSG的相關製成產生了漂移，使得BPSG 的臺階覆蓋能力減弱。由於DRAM產品的生產周期比較長， 一般都要2-3 月，如果等到產品全部做完才發現這個問題，造成的損失會非常的大。如何能在早期快速的發現BPSGvoid (硼磷矽玻璃空洞)的產生，成為解決這個 問題的關鍵所在。發明內容本發明的目的是提供一種用於檢測晶片製成缺陷的測試機構，可以較早 檢測到晶片的硼磷矽玻璃空洞問題。另外，還提供一種上述晶片測試機構的製作方法。為了實現上述目的，本發明提供一種用於檢測晶片製成缺陷的測試機 構，包括測試埠，包括正極測試埠及負極測試埠；隔離層；若干 多晶矽柵極，各個多晶矽片冊極不相交地鋪設在所述隔離層上；若干多晶矽接 觸孔，各個多晶矽接觸孔設置在所述隔離層上、未鋪設多晶矽柵極的地方； 及若干數位線，各數位線不相交、分別連接數個多晶矽接觸孔，各數位線的 一部分接入所述正極測試埠 ，另 一部分接入所述負極測試埠 。作為本發明的一種優選方式，在各數位線根據位置關係的有序排列中， 奇數位數位線與偶數位數位線分別接入兩測試埠 。作為本發明的一種優選方式，所述測試機構還包括兩金屬連接線，在兩 金屬連接線上分別設置連接數位線的埠 ；所述兩金屬連接線分別把奇數位 數位線與偶數位數位線連接到相應的測試埠 。作為本發明的一種優選方式，所述各個多晶矽柵極成條狀、平行地排列 於所述隔離層上。作為本發明的一種優選方式，每相鄰兩個多晶矽柵極的間距不超過 0.3um。作為本發明的一種優選方式，所述各個多晶矽接觸孔分成若干個多晶矽接觸孔組，每組包括至少一個多晶矽接觸孔；多晶矽接觸孔組設置在兩個相 鄰的多晶矽柵極之間，與多晶矽柵極平行放置。作為本發明的一種優選方式，每兩個相鄰的多晶矽柵極之間均設置一個 多晶矽接觸孔組。作為本發明的一種優選方式，每組多晶矽接觸孔的數目相等；同一組多 晶矽接觸孔中，每相鄰的兩個多晶矽接觸孔的間距相等；各組多晶矽接觸孔 整齊排列，即每列的第N個多晶矽接觸孔均與其他列的第N個多晶矽接觸 孔在同一直線上，其中，N為大於0小於等於每組多晶矽接觸孔數目的整數； 所述各個數位線成條狀、平行地排列於所述隔離層上。作為本發明的一種優選方式，同一組、每相鄰的兩個多晶矽接觸孔的間 距不超過0.25um。作為本發明的 一種優選方式，所述隔離層為氧化矽材料的淺溝槽隔離制 成；所述多晶矽柵極的材料為硼磷矽玻璃。一種上述測試機構的製作方法，所述製作方法包括以下步驟A、 放置隔離層，在隔離層上鋪設若干多晶矽柵極；B、 在兩個相鄰的多晶矽柵極之間設置若干多晶矽接觸孔；C、 用若干數位線分別連接數個多晶矽接觸孔，各數位線不相交；D、 "l巴各數位線的一部分接入所述正極測試埠 ，另一部分接入所述負 才及測試埠作為本發明的一種優選方式，在各數位線根據位置關係的有序排列中， 把奇數位數位線與偶數位數位線分別接入測試機構的兩測試埠 。作為本發明的一種優選方式，所述製作方法還包括步驟E:設置兩金屬 連接線，在兩金屬連接線上分別設置連接數位線的埠，通過所述埠與數位線連接；所述兩金屬連接線分別把奇數位數位線與偶數位數位線連接到相
應的測試埠 。
作為本發明的一種優選方式，步驟A中，所述各個多晶矽柵極成條狀、 平行地排列於所述隔離層上；每相鄰兩個多晶矽柵極的間距不超過0.3um。
作為本發明的一種優選方式，步驟B中，所述各個多晶矽接觸孔分成若 幹個多晶矽接觸孔組，每組包括至少一個多晶石圭接觸孔；多晶矽接觸孔組設 置在兩個相鄰的多晶矽柵極之間，與多晶矽柵極平行放置。
作為本發明的一種優選方式，每兩個相鄰的多晶矽柵極之間均設置一個 多晶矽接觸孔組。
作為本發明的一種優選方式，每組多晶矽接觸孔的數目相等；同一組多 晶矽接觸孔中，每相鄰的兩個多晶矽接觸孔的間距相等；各組多晶矽接觸孔 整齊排列，即每列的第N個多晶矽接觸孔均與其他列的第N個多晶矽接觸 孔在同一直線上，其中，N為大於0小於等於每組多晶矽接觸孔數目的整數。
作為本發明的一種優選方式，同一組、每相鄰的兩個多晶矽接觸孔的間 3巨不超過0.25um。
作為本發明的 一種優選方式，所述隔離層為氧化矽材料的淺溝槽隔離制 成；所述多晶矽柵極的材料為硼磷矽玻璃。
與現有技術相比，本發明揭示的用於檢測晶片製成缺陷的測試機構，主 要針對堆疊式結構的DRAM晶片測試，其有益效果
1 、本測試機構與DRAM晶片同時生產，利用DRAM晶片的製成本身， 使用新設計的測試機構來發現DRAM晶片中BPSG(硼磷矽玻璃)的製成是 否完好；可以很方便的用非全製成矽片(short lo叩wafer)來模擬真實的產品生產條件，並加以測試判定。非全製成矽片(short loop wafer)生產時間 一4殳為幾天到十幾天，而全製成矽片(foil process wafer)生產時間長達2-3 個月，使用非全製成矽片(short loop wafer)大大縮短了發現問題的時間， 使得可能造成的影響降低。
2 、本發明使用嚴格的設計規則，可以對BPSG void (硼磷矽玻璃空洞) 的狀況進行很好的檢測。
3、本發明測試機構的電性測試簡單易行，用Vmmp (加電壓測試從O 伏開始加， 一直到測試結構被擊穿為止)測試或者單點電壓測試都能很好的 檢測多晶矽接觸孑L ( Poly contact)之間的漏電狀況。


圖1是實施例一中製作方法步驟1完成後測試機構的結構示意圖。 圖2是實施例一中製作方法步驟2完成後測試機構的結構示意圖。 圖3是實施例一中製作方法步驟3完成後測試機構的結構示意圖。 圖4是實施例一中本發明測試機構的結構示意圖。
具體實施例方式
以下結合附圖及實施例對本發明進行詳細說明。 實施例一
本實施例中的測試機構主要用於堆疊式結構的DRAM晶片的測試。 本發明揭示了 一種用於檢測晶片製成缺陷的測試機構，該測試機構與 DRAM晶片同時生產，以保證被測試的測試機構中的BPSG (硼磷矽玻璃)與所生產的晶片的BPSG —致。通過測試測試機構即可得知DRAM晶片的 BPSG是否出現空洞。
請參與圖4,圖4為本發明揭示的用於檢測晶片製成缺陷的測試機構， 主要包括隔離層1、若干個多晶矽柵極2、若干列多晶矽接觸孔3、若干條 數位線4、兩條金屬連接線61、 62及正極測試埠71、負極測試埠72。 金屬連接線61的一端接入正極測試埠 71，金屬連接線62的一端接入負 極測試埠 72。
如圖所示，本實施例中，各個多晶矽柵極2成條狀、平行地排列於所述 隔離層l上，每兩個相鄰的多晶矽柵極2的間距相等，本實施例中，其間距 為0.2um。在相鄰的兩個多晶矽柵極2之間設置有一列多晶矽接觸孔3，每 列多晶矽接觸孔3的數目相等；另外，在最外側的兩個多晶矽柵極2的外側 還分別設置有一列多晶矽接觸孔3。
同一列的多晶矽接觸孔3中，每相鄰的兩個多晶矽接觸孔3的間距相等， 本實施例中，其間距為0.15um;同時，各列多晶矽接觸孔3整齊排列，即 每列的第N個多晶矽接觸孔3均與其他列的第N個多晶矽接觸孔3在同一 直線上(因多晶矽接觸孔3太小，這裡以線代指面)。
數位線4用於連接上述位於同一直線上的接觸孔3,把上述接觸孔3連 接起來。各個數位線4與多晶矽柵極2垂直設置，在各數位線4根據位置關 系的有序排列中(如圖4中從上至下的有序排列)，奇數位與偶數位的數位 線4交叉設置、分別接入兩金屬連接線61、 62。本實施例中，奇數位的數 位線4接入金屬連接線61,進而與正極測試埠 71連接；偶數位的數位線 4接入金屬連接線62,進而與負極測試埠 72連接。金屬連接線61、 62上 設置有若干連接數位線4的埠 5,用以連接數位線4。作為本發明的一種較佳的實施例，本實施例中，所述隔離層l為氧化矽
材料的淺溝槽隔離製成(STI);多晶矽柵極2的材料為硼磷矽玻璃(BPSG)， 即本發明主要測試的內容；數位線4的材料為鎢；而正極測試埠 71、負 極測試埠 72均設置在鋁墊上。
測試機構主要測試晶片中硼磷矽玻璃(BPSG)的臺階覆蓋能力；臺階 覆蓋能力指半導體材料的填縫隙的能力，如果填縫隙能力不好，就會填不實， 在縫隙裡有小的空洞，通常稱為"void"。在隨後的製成中多晶矽會填入上 述空洞中，引起相鄰兩個存儲單元的漏電，如果該現象發生在集成電路中， 就會使電路失效，上述小孔對產品的性能產生很大影響。
下面介紹本發明測試才幾構的工作原理
請繼續參閱圖4，圖中奇數位的數位線4接入正極測試埠 71,偶數位 的悽t位線4接入負才及測試埠 72;兩個相鄰的數位線4之間不接觸。分別 給正極測試埠 71 、負極測試埠 72施加電壓。因為每兩個相鄰的數位線 4之間不接觸，如果檢測不到電流經過，則證明被檢測的晶片的中硼磷矽玻 璃(BPSG)的臺階覆蓋能力較佳。
如果在測試時一企測到有電流流過，則可以證明多晶矽接觸孔(Poly contact)間有漏電的情況。如，多晶矽柵極單元21與多晶矽柵極單元22之 間有漏電，則數位線41、數位線42在兩電壓之間形成一通路，數位線41 及數位線42之間有電流經過，從而得已印證其漏電。
電性測試可以用Vramp測試或者單點電壓測試。Vramp測試的方法為 加電壓測試從0伏開始加， 一直到測試結構被擊穿為止。如果被擊穿時間 越長，則證明晶片的性能越好。使用了本測試機構之後，可以有效縮短發現問題的時間，使得可能造成 的影響降低。
由於沒有現有的測試機構，現介紹上述晶片測試^/L構的製作方法。 上述晶片測試機構的製作方法，包括以下步驟
1、 請繼續參閱圖1，首先放置隔離層l，在隔離層1上平行地鋪設若干
多晶矽柵極2，每相鄰的兩個多晶矽4冊極2的距離相等，其間距為0.2um。
2、 請繼續參閱圖2，在兩個相鄰的多晶矽柵極2之間設置一列晶矽接 觸孔3,每列多晶矽接觸孔3的數目相等；另外，在最外側的兩個多晶矽柵 極2的外側還分別設置有一列多晶矽接觸孔3。同一列的多晶矽接觸孔3中， 每相鄰的兩個多晶矽接觸孔3的間距相等，本實施例中，其間距為0.15um。 同時，各列多晶矽接觸孔3整齊排列，即每列的第N個接觸孔3均與其他 列的第N個接觸孔3在同一直線上；其中，N為整數、且大於O小於等於每 組多晶矽接觸孔數目。
3、 請繼續參閱圖3，用若干數位線4分別連接步驟2中不同列、在同 一直線上的多晶矽接觸孔3。在各數位線4根據位置關係的有序排列中，把 奇數位數位線4與偶數位數位線4分別引到不同的方向。
4、 請繼續參閱圖4，設置兩金屬連接線61、 62，在兩金屬連接線61、 62上分別設置連接數位線4的埠 5,通過所述埠 5與數位線4連接；所 述兩金屬連接線61、 62分別把奇數位數位線與偶數位^t位線連接到相應的 測試埠。本實施例中，奇數位的數位線4接入金屬連接線61,進而與正 極測試埠 71連接；偶數位的數位線4接入金屬連接線62，進而與負極測 試埠 72連接。實施例二
本實施例與實施例一的區別在於，本實施例中，每相鄰的兩個多晶矽柵
極的間距為0.3um;同一列的多晶矽接觸孔中，每相鄰的兩個多晶矽接觸孔 的間距為0.25 um。
以上實施例僅用以說明而非限制本發明的技術方案。如，每兩個相鄰的 多晶矽柵極的距離可以不等；每列多晶矽接觸孔中，每相鄰的兩個多晶矽接 觸孔的間距可以不同。另外，各個多晶矽柵極也可以不平行地設置。不脫離 本發明精神和範圍的任何修改或局部替換，均應涵蓋在本發明的權利要求範 圍當中。
權利要求
1、一種用於檢測晶片製成缺陷的測試機構，其特徵在於，其包括測試埠，包括正極測試埠及負極測試埠；隔離層；若干多晶矽柵極，各個多晶矽柵極不相交地鋪設在所述隔離層上；若干多晶矽接觸孔，各個多晶矽接觸孔設置在所述隔離層上、未鋪設多晶矽柵極的地方；及若干數位線，各數位線不相交、分別連接數個多晶矽接觸孔；各數位線的一部分接入所述正極測試埠，另一部分接入所述負極測試埠。
2、 如權利要求1所述的用於^r測晶片製成缺陷的測試^L構，其特徵在於， 在各數位線根據位置關係的有序排列中，奇數位數位線與偶數位數位 線分別4妻入兩測試埠 。
3、 如權利要求1所述的用於檢測晶片製成缺陷的測試機構，其特徵在於， 所述測試機構還包括兩金屬連接線，在兩金屬連接線上分別設置連接 數位線的埠 ；所述兩金屬連接線分別把奇數位數位線與偶數位數位 線連接到相應的測試埠 。
4、 如權利要求1所述的用於檢測晶片製成缺陷的測試機構，其特徵在於， 所述各個多晶矽柵極成條狀、平行地排列於所述隔離層上。
5、 如權利要求4所述的用於檢測晶片製成缺陷的測試機構，其特徵在於， 每相鄰兩個 多晶 矽才冊極的間距不超過0.3um。
6、 如權利要求l或2或3或4或5所述的用於檢測晶片製成缺陷的測試機構，其特徵在於，所述各個多晶矽接觸孔分成若干個多晶珪接觸孔組，每組包括至少一個多晶矽*接觸孔；多晶石圭-接觸孔組i殳置在兩個相 鄰的多晶矽片冊極之間，與多晶珪柵極平行放置。
7、 如權利要求6所述的用於檢測晶片製成缺陷的測試機構，其特徵在於， 每兩個相鄰的多晶矽柵極之間均設置一個多晶矽接觸孔組。
8、 如權利要求7所述的用於檢測晶片製成缺陷的測試機構，其特徵在於， 每組多晶矽接觸孔的數目相等；同一組多晶矽接觸孔中，每相鄰的兩 個多晶矽接觸孔的間距相等；各組多晶矽接觸孔整齊排列，即每列的 第N個多晶矽接觸孔均與其他列的第N個多晶矽接觸孔在同一直線 上，其中，N為整數、且大於O小於等於每組多晶矽接觸孔數目；所 述各個數位線成條狀、平行地排列於所述隔離層上。
9、 如權利要求8所述的用於檢測晶片製成缺陷的測試機構，其特徵在於， 同一組、每相鄰的兩個多晶矽接觸孔的間距不超過0.25um。
10、 如權利要求l或2或3或4或5所述的用於檢測晶片製成缺陷的測試 機構，其特徵在於，所述隔離層為氧化矽材料的淺溝槽隔離製成；所 述多晶矽柵極的材料為硼磷矽玻璃。
11、 一種如權利要求1所述測試機構的製作方法，其特徵在於，所述製作 方法包括以下步驟A、 放置隔離層，在隔離層上鋪設若干多晶矽柵極；B、 在兩個相鄰的多晶矽柵極之間設置若干多晶矽接觸孔；C、 用若牛數位線分別連接數個多晶矽接觸孔，各數位線不相交；D、 把各數位線的一部分接入所述正極測試埠，另一部分接入所述 負才及測試埠 。
12、 如權利要求11所述的製作方法，其特徵在於，步驟D中，在各數位 線根據位置關係的有序排列中，把奇數位數位線與偶數位數位線分別 接入測試機構的兩測試埠 。
13、 如權利要求12所述的製作方法，其特徵在於，所述製作方法還包括步 驟E:設置兩金屬連接線，在兩金屬連接線上分別設置連接數位線的 埠，通過所述埠與數位線連接；所述兩金屬連接線分別把奇數位 數位線與偶數位數位線連接到相應的測試埠 。
14、 如權利要求11或12或13所述的製作方法，其特徵在於，步驟A中， 所述各個多晶矽柵極成條狀、平行地排列於所述隔離層上；每相鄰兩 個多晶 矽柵極的間距不超過0.3um。
15、 如權利要求11或12或13所述的製作方法，其特徵在於，步驟B中， 所述各個多晶矽接觸孔分成若干個多晶矽接觸孔組，每組包括至少一 個多晶矽接觸孔；多晶矽接觸孔組設置在兩個相鄰的多晶矽柵極之間， 與多晶矽柵極平行放置。
16、 如權利要求15所述的製作方法，其特徵在於，每相鄰的兩個多晶矽柵 極之間均設置一個多晶矽接觸孔組。
17、 如權利要求16所述的製作方法，其特徵在於，每組多晶矽接觸孔的數 目相等；同一組多晶矽接觸孔中，每相鄰的兩個多晶矽接觸孔的間距 相等；各組多晶矽接觸孔整齊排列，即每列的第N個多晶矽接觸孔均 與其他列的第N個多晶矽接觸孔在同一直線上，其中，N為整數、且 大於0小於等於每組多晶矽接觸孔數目。
18、 如權利要求17所述的製作方法，其特徵在於，同一組、每相鄰的兩個 多晶矽接觸孔的間距不超過0.25um。
19、 如權利要求11或12或13所述的製作方法，其特徵在於，所述隔離層 為氧化矽材料的淺溝槽隔離製成；所述多晶矽柵極的材料為硼磷矽玻
全文摘要
本發明提供一種用於檢測晶片製成缺陷的測試機構，包括測試埠，包括正極測試埠及負極測試埠；隔離層；若干多晶矽柵極，各個多晶矽柵極不相交地鋪設在所述隔離層上；若干多晶矽接觸孔，各個多晶矽接觸孔設置在所述隔離層上、未鋪設多晶矽柵極的地方；及若干數位線，各數位線不相交、分別連接數個多晶矽接觸孔；各數位線的一部分接入所述正極測試埠，另一部分接入所述負極測試埠。本測試機構與DRAM晶片同時生產，利用DRAM晶片的製成本身，使用該測試機構來發現DRAM晶片中BPSG的製成是否完好；大大縮短了發現問題的時間，使得可能造成的影響降低。
文檔編號H01L23/544GK101304020SQ20071004053
公開日2008年11月12日 申請日期2007年5月11日 優先權日2007年5月11日
發明者梁山安, 鳴 章, 蘇鳳蓮, 強 陳 申請人:中芯國際集成電路製造(上海)有限公司