一種應力穩定的mos電晶體的柵的製造方法
2023-05-12 04:31:46 2
專利名稱：一種應力穩定的mos電晶體的柵的製造方法
技術領域：
本發明屬於半導體器件領域，尤其涉及關於柵的製造方法來穩定鍺矽源漏(SiGe S/D)或鍺矽虛擬襯底(SiGe Virtual Substrate)引入到金屬氧化物半導體(M0Q電晶體溝道區的應力。
背景技術：
半導體集成電路自誕生以來，一直按照摩爾定律飛速的發展，器件的特徵尺寸已經進入到納米數量級，隨之而來的短溝道效應限制了器件性能的進一步提高。採用應變矽技術可以通過提高半導體器件的載流子遷移率來提高器件的電流驅動能力，而且與現有的工藝技術有良好的兼容性。在應變矽技術中，MOS電晶體(常稱MOS管或MOS器件)溝道區的張應力能夠提升電子的遷移率，壓應力能夠提升空穴的遷移率。一般而言，在N型金屬氧化物半導體場效應管(NM0SFET，也就是NMOQ的溝道區引入張應力來提升NMOS器件的性能，在P型金屬氧化物半導體場效應管(PM0SFET，也就是PM0S)的溝道區引入壓應力來提升PMOS器件的性能。目前，已經報導了多種應力引入技術，按照應力引入的方式，應變矽技術主要分為局部應變和全局應變。局部應變，是指僅在半導體器件的溝道的區引入應變，如刻蝕停止阻擋層(Contact Etch StopLiners，縮寫為 CESL)，淺槽隔離(Shallow Trench Isolation, 縮寫為STI)，應變記憶(Stress Memorization Technique，縮寫為SMT)和鍺矽源漏(SiGe S/D)等；全局應變，是指在整個晶圓表面外延一層具有不同晶格常數的贗晶層，如絕緣層上的鍺矽(SiGe Or^nsulator，縮寫為SG0I)，絕緣層上的應變矽(Strained Silicon Or^nsulator，縮寫為SS0I)和鍺矽虛擬襯底(SiGe Virtual Substrate)等。一般而言，應變矽技術中採用的應力源主要來自於工藝過程中材料體積的改變，如Si氧化變成S^2體積膨脹了 2. 2倍；薄膜澱積過程中產生的本徵應力，如CESL ；材料之間因熱膨脹係數的差異引入的熱失配應力，如STI ；材料層之間晶格參數的差異引入的晶格失配應力，如SiGe S/ D0相比本徵應力和熱失配應力源而言，晶格失配應力往往會由於材料層的亞穩態而導致器件在高溫工藝過程中產生應力弛豫，影響器件性能的穩定。例如對SiGe S/D和SiGe Virtual Substrate這類採用SiGe與Si晶格參數的不同引入應力的技術而言，Ge原子會在高溫工藝過程中發生擴散，導致SiGe材料層的Ge含量發生變化，也即SiGe材料層處於亞穩態，這會使得引入到器件溝道區的應力產生應力弛豫，影響器件的性能。
發明內容
本發明針對SiGe層的亞穩態對應變矽MOS器件產生的應力弛豫現象，特提供了一種能夠穩定MOS電晶體溝道區應力的柵的製造方法。它是通過固定MOS器件溝道區的初始應變來穩定SiGe層引入到溝道區的應力。因此，與通常的通過SiGe S/D引入局部應力和鍺矽虛擬襯底引入全局應變的技術相比，採用本發明可獲得更加穩定的溝道應力，從而可以使得器件的性能更加穩定。本發明涉及的穩定SiGe S/D局部應力的MOS器件結構和應力穩定的SiGe Virtual Substrate全局應變MOS器件結構如附圖2所示。附圖加該器件包括有P型半導體襯底11，N阱13，SiGe S/D區15，隔離器件的STI區17，MOS器件應變溝道區16，柵氧化層20，柵極22，側牆M以及覆蓋層30 ；附圖2b 該MOS器件包括有半導體襯底10，線性漸變SiGe緩衝層12，弛豫SiGe層14，MOS器件的應變溝道區(應變矽或應變鍺矽層)16， 柵氧化層20，柵極22，側牆M，覆蓋層30以及器件的源漏區18。與已知的通過SiGe與Si晶格失配引入應力的相關技術相比，本發明的不同之處在於，在形成MOS器件的柵極時，分兩步製作來完成，第一步在MOS器件的柵極區域澱積具有原子無序排列的硬度較小的非晶柵材料(如非晶矽，α-Si，無定形矽)，然後在柵上澱積一層覆蓋層(如Si02材料，)；第二步將澱積了覆蓋層的器件採用高溫退火、或快速熱退火、 或雷射退火、或是快速熱退火與雷射退火相結合處理，使原子無序排列的硬度較小的非晶柵材料變成原子有序排列的硬度較大的多晶柵材料(如非晶矽變為多晶矽)。本發明的應力固定的原理為非晶材料與多晶材料的硬度的差異。非晶材料硬度較小，在外力作用下能引起較大的應變，而多晶材料硬度較大，在外力作用下不易發生應變。 在本發明中，SiGe材料層引入的到溝道中的應力，通過柵氧化層對柵極材料產生應力的作用，使得硬度小的非晶柵電極材料產生較大的應變，在對MOS器件進行退火處理之後，硬度較小的非晶柵電極變為硬度大的多晶柵電極，從而固定了在初始應力狀態下產生的應變， 穩定了 MOS器件溝道區的應力。由上述可見，本發明提供的具有應力穩定的MOS電晶體的柵的製造方法，在SiGe 層由於高溫工藝等因素的作用，產生應力弛豫時，仍能很好的保留在應力弛豫之前由SiGe 層在溝道區引入的應力，即穩定了 MOS器件溝道區的應力，因而避免了 SiGe材料層的不穩定性對溝道應力產生的影響。
圖1，是典型的應變鍺矽弛豫緩衝層結構，a圖是其基本的結構，b圖是由Si原子和 Ge原子的晶格失配產生雙軸張應變的示意圖。其中，1——Si襯底(Si-Sub)，2——線性漸變鍺矽緩衝層(Graded SiGebuffer layer, Ge組分從0 — χ)，3——弛豫鍺矽層(Relaxed SiGelayer，Ge 組分 χ)，4-頂部應變矽層(Strained top Si layer)。圖2，是本發明的兩個實施例，a圖是穩定SiGe S/D局部應力的MOS器件結構的剖面圖，b圖是應力穩定的SiGe Virtual Substrate全局應變MOS器件結構的剖面圖。下表是本發明對照圖2的注序號的含義說明。
權利要求
1.一種應力穩定的MOS電晶體的柵的製造方法，其特徵在於在形成MOS器件的柵極時， 首先在MOS器件的柵極區域澱積具有原子無序排列的硬度較小的非晶柵材料，再在柵上澱積一層覆蓋層，之後，對該器件採用高溫退火、或快速熱退火、或雷射退火、或是快速熱退火與雷射退火相結合處理，使原子無序排列的硬度較小的非晶柵材料變成原子有序排列的硬度較大的多晶柵材料。主要製作步驟如下①應力的引入與柵材料的澱積對SiGeS/D引入局部應力的技術而言，按照傳統的 MOS器件製作工藝流程直到柵氧化層00)形成，之後澱積原子無序排列的硬度較小的非晶柵材料，並刻蝕形成柵電極(22)，在形成側牆04)之後，刻蝕S/D區域，並通過選擇性外延技術生長SiGe材料層，形成SiGe S/D區(15)，引入局部應力，形成MOS器件的應變溝道區 (16)，對SiGe虛擬襯底引入全局應變技術而言，按照傳統的SiGe虛擬襯底製備技術，在半導體襯底(10)上生長一層線性漸變的鍺矽緩衝層(12)、弛豫鍺矽層(14)及較薄的應變矽或應變鍺矽層形成MOS器件的應變溝道區(16)，之後生長柵氧化層(20)，澱積原子無序排列的硬度較小的非晶柵材料，並刻蝕形成柵電極(22)，接著形成側牆04)；②改變柵材料的性質在製備好側牆04)的器件上澱積一層覆蓋層(30)，之後將器件進行退火處理，使原子無序排列的硬度較小的非晶柵轉變為原子有序排列的硬度較大的多晶柵，從而固定應變溝道區(16)的應力；③按照傳統的MOS器件製作工藝完成整個器件的製作。
2.根據權利要求1所述的一種應力穩定的MOS電晶體的柵的製造方法，其特徵是澱積的原子無序排列的硬度較小的柵材料，可採用非晶矽、α -Si、無定形矽、非晶鍺矽或非晶鍺。
3.根據權利要求1所述的一種應力穩定的MOS電晶體的柵的製造方法，其特徵是原子無序排列的硬度較小的柵材料可以採用澱積的方法直接形成，也可以採用大劑量的重離子注入原子排列有序硬度大的柵材料形成的。
4.根據權利要求1所述的一種應力穩定的MOS電晶體的柵的製造方法，其特徵是溝道區的應變也可以是處於亞穩態的嵌入式SiC源漏引入。
全文摘要
一種應力穩定的MOS電晶體的柵的製造方法，屬於半導體器件領域，尤其涉及關於MOS電晶體的柵的製造方法，來固定鍺矽源漏或鍺矽虛擬襯底引入到MOS電晶體溝道區的應力。它的特徵是先在MOS電晶體的柵電極區域澱積原子無序排列的硬度較小的柵材料，之後，採用高溫退火，或快速熱退火，或雷射退火或是快速熱退火與雷射退火相結合處理，使原子無序排列硬度較小的柵材料變為原子有序排列的硬度較大的柵材料，從而固定由鍺矽源漏或鍺矽虛擬襯底引入到MOS電晶體溝道區域的應力。本發明工藝簡單，與傳統的MOS工藝兼容，成本較低，不僅適用於90納米工藝節點以下的小尺寸器件，還可以推至0.13微米以上的較大尺寸的器件。
文檔編號H01L21/336GK102201335SQ201110145470
公開日2011年9月28日 申請日期2011年6月1日 優先權日2011年6月1日
發明者曾慶平, 王向展, 秦桂霞, 羅謙 申請人:電子科技大學