一種鎖相環電路的製作方法
2023-05-04 11:23:46
一種鎖相環電路的製作方法
【專利摘要】本發明提供一種鎖相環電路，包括：鑑頻鑑相器，用於比較參考信號與基於輸出信號產生的反饋信號之間的頻率及相位差，產生檢測信號；電荷泵，包括主電荷泵及補償電路，所述主電荷泵電路用於在接收到所述鑑頻鑑相器輸出的檢測信號時，輸出飽和或非飽和的電流；所述補償電路用於在所述主電荷泵電路輸出非飽和的電流時對其進行電流補償；濾波器，對所述電荷泵輸出的電流進行濾波，並依據所述電流產生控制電壓；壓控振蕩器，依據所述控制電壓產生輸出信號；以及分頻器，用於分頻所述輸出信號，產生反饋信號。本發明增加了補償電路，可以有效地增加電荷泵的動態電流輸出範圍，從而提高壓控振蕩器的控制電壓，提高鎖相環電路的鎖定範圍。
【專利說明】—種鎖相環電路
【技術領域】
[0001]本發明涉及一種通信電路，特別是涉及一種鎖相環電路。
【背景技術】
[0002]鎖相環(phase-locked loop)是指一種電路或者模塊，它用於在通信的接收機中，其作用是對接收到的信號進行處理，並從其中提取某個時鐘的相位信息。或者說，對於接收到的信號，仿製一個時鐘信號，使得這兩個信號從某種角度來看是同步的(或者說是相干的)。由於鎖定情形下(即完成捕捉後)，該仿製的時鐘信號相對於接收到的信號中的時鐘信號具有一定的相差，所以形象地稱其為鎖相器。鎖相環為無線電發射中使頻率較為穩定的一種方法，主要有VCO (壓控振蕩器)和PLL IC (頻率發生器)，壓控振蕩器給出一個信號，一部分作為輸出，另一部分通過分頻與PLL IC所產生的本振信號作相位比較，為了保持頻率不變，就要求相位差不發生改變，如果有相位差的變化，則PLL IC的電壓輸出端的電壓發生變化，去控制VC0，直到相位差恢復，達到鎖頻的目的，能使受控振蕩器的頻率和相位均與輸入信號保持確定關係的閉環電子電路。
[0003]一般的鎖相環由鑑相器、電荷泵、環路濾波器和壓控振蕩器組成。鑑相器用來鑑別參考信號與反饋信號之間的相位差，並輸出檢測信號，檢測信號控制電荷泵進行充電和放電。充放電流中的噪聲和幹擾成分被低通性質的環路濾波器濾除並轉化成電壓信號，形成壓控振蕩器(VCO)的控制電壓。控制電壓作用於壓控振蕩器的結果是把它的輸出振蕩頻率拉向環路參考信號頻率，當二者相等時，環路被鎖定，稱為入鎖。維持鎖定的直流控制電壓由鑑相器提供，因此鑑 相器的兩個輸入信號間留有一定的相位差。
[0004]一般來說，壓控振蕩器的輸出頻率由公式ω wt = ω 0+KVC0Vcont確定，其中，ω ^ Kvco為常數，火_為電荷泵和濾波器輸出的控制電壓值，輸出頻率與控制電壓的關係圖如圖1。壓控振蕩器的輸出頻率是有限的，是指壓控振蕩器的固有輸出頻率有限以及控制電壓有限。
[0005]固有輸出頻率有限，是指即使控制電壓達到一個較大的值，但輸出頻率卻達不到與該控制電壓對應的輸出值，如圖2所示，控制電壓達到(VI』、V2』)，但輸出頻率卻達不到對應的(FI，、F2，)，實際輸出的是(F1、F2)。
[0006]控制電壓有限，是指即使固有輸出頻率較大，但由於控制電壓有限而達不到該固有輸出頻率的最大值，如圖3所示，最大固有輸出頻率為(FI』、F2』)，控制電壓卻達不到與該最大固有頻率對應的(VI』、V2』)，實際最大輸出頻率為與(Vl、V2)對應的(Fl、F2)。
[0007]本發明提供一種鎖相環電路，在其電荷泵模塊中加入電流補償電路，可以有效地改善由於控制電壓有限而導致壓控振蕩器輸出頻率有限的缺陷，增加鎖相環的鎖定範圍。
【發明內容】
[0008]鑑於以上所述現有技術的缺點，本發明的目的在於提供一種鎖相環電路，用於解決現有技術中由於控制電壓有限而導致壓控振蕩器輸出頻率有限的問題。[0009]為實現上述目的及其他相關目的，本發明提供一種鎖相環電路，至少包括:
[0010]鑑頻鑑相器，用於比較參考信號與基於輸出信號產生的反饋信號之間的頻率及相位差，產生檢測信號；
[0011 ] 電荷泵，包括主電荷泵及補償電路，所述主電荷泵電路用於在接收到所述鑑頻鑑相器輸出的檢測信號時，輸出飽和或非飽和的電流；所述補償電路用於在所述主電荷泵電路輸出非飽和的電流時對其進行電流補償；
[0012]濾波器，對所述電荷泵輸出的電流進行濾波，並依據所述電流產生控制電壓；
[0013]壓控振蕩器，依據所述控制電壓產生輸出信號。
[0014]作為本發明的鎖相環電路的一種優選方案，所述鎖相環電路還包括:分頻器，用於分頻所述輸出信號，產生反饋信號。
[0015]作為本發明的鎖相環電路的一種優選方案，所述主電荷泵包括充電電路及放電電路；其中:
[0016]所述充電電路包括第一 PMOS管、第二 PMOS管及一反相器，所述反相器的輸入端連接於所述鑑頻鑑相器的輸出端、輸出端連接於所述第二PMOS管的柵極；所述第一PMOS的柵極用於輸入第一電壓，源極連接電源，漏極連接於所述第二 PMOS管的源極；
[0017]所述放電電路包括第一 NMOS管、第二 NMOS管，所述第一 NMOS管的柵極用於輸入第二電壓，源極接地，漏極連接於所述第二 NMOS的源極；所述第二 NMOS的柵極連接於所述鑑頻鑑相器的輸出端，漏極連接於所述第二 PMOS的漏極且作為所述主電荷泵的輸出端。
[0018]作為本發明的鎖相環電路的一種優選方案，所述檢測信號包括輸出到所述充電電路的充電檢測信號以及輸出到所述放電電路的放電檢測信號。
[0019]作為本發明的鎖相環電路的一種優選方案，所述補償電路包括充電補償電路，所述充電補償電路包括第一運算放大器、第二運算放大器、第一電阻以及PMOS電流鏡，其中:
[0020]所述第一運算放大器用於輸入與所述第一 PMOS管閾值電壓相等的第三電壓並對該第三電壓進行緩衝後輸出，其輸出端連接於所述第一電阻的第一端；
[0021]所述第二運算放大器的第一輸入端輸入所述控制電壓，第二輸入端連接於所述第一電阻的第二端以輸入所述第三電壓，輸出端連接於所述PMOS電流鏡；
[0022]所述PMOS電流鏡的第一輸入端連接於所述第二運算放大器，第二輸入端連接電源，輸出端連接於所述主電荷泵的輸出端，用於輸出充電補償電流；
[0023]所述充電補償電流I1=Kp (Vc-V3) /R1，其中，Kp為所述PMOS電流鏡的放大係數，Vc為所述控制電壓，V3為第三電壓，R1為所述第一電阻的阻值；
[0024]當Vc > V3時，所述充電補償電路輸出充電補償電流。
[0025]作為本發明的鎖相環電路的一種優選方案，所述PMOS電流鏡包括第三PMOS管及第四PMOS管，其中:
[0026]所述第三PMOS管的柵極連接於所述第二運算放大器的輸出端，源極連接於電源，漏極連接於所述第一電阻的第二端；
[0027]所述第四PMOS管的柵極連接於所述第二運算放大器的輸出端，源極連接於電源，漏極用於輸出所述充電補償電流。
[0028]作為本發明的鎖相環電路的一種優選方案，所述補償電路包括放電補償電路，所述放電補償電路包括第三運算放大器、第四運算放大器、第二電阻以及NMOS電流鏡，其中:[0029]所述第三運算放大器用於輸入與所述第一 NMOS管閾值電壓相等的第四電壓並對該第四電壓進行緩衝後輸出，其輸出端連接於所述第二電阻的第一端；
[0030]所述第四運算放大器的第一輸入端輸入所述控制電壓，第二輸入端連接於所述第二電阻的第二端以輸入所述第四電壓，輸出端連接於所述NMOS電流鏡；
[0031]所述NMOS電流鏡的第一輸入端連接於所述第四運算放大器，第二輸入端連接地，輸出端連接於所述主電荷泵的輸出端，用於輸出放電補償電流；
[0032]所述放電補償電流I2=Kn (V4-Vc) /R1，其中，Kn為所述NMOS電流鏡的放大係數，Vc為所述控制電壓，V4為第四電壓，R2為所述第二電阻的阻值；
[0033]當Vc < V4時，所述放電補償電路輸出放電補償電流。
[0034]作為本發明的鎖相環電路的一種優選方案，所述NMOS電流鏡包括第三NMOS管及第四NMOS管，其中:
[0035]所述第三NMOS管的柵極連接於所述第四運算放大器的輸出端，源極連接地，漏極連接於所述第二電阻的第二端；
[0036]所述第四NMOS管的柵極連接於所述第四運算放大器的輸出端，源極連接地，漏極用於輸出所述放電補償電流。 [0037]如上所述，本發明提供一種鎖相環電路，包括:鑑頻鑑相器，用於比較參考信號與基於輸出信號產生的反饋信號之間的頻率及相位差，產生檢測信號；電荷泵，包括主電荷泵及補償電路，所述主電荷泵電路用於在接收到所述鑑頻鑑相器輸出的檢測信號時，輸出飽和或非飽和的電流；所述補償電路用於在所述主電荷泵電路輸出非飽和的電流時對其進行電流補償；濾波器，對所述電荷泵輸出的電流進行濾波，並依據所述電流產生控制電壓；壓控振蕩器，依據所述控制電壓產生輸出信號；以及分頻器，用於分頻所述輸出信號，產生反饋信號。本發明增加了補償電路，可以有效地增加電荷泵的動態電流輸出範圍，從而提高壓控振蕩器的控制電壓，提高鎖相環電路的鎖定範圍。
【專利附圖】
【附圖說明】
[0038]圖廣圖3顯示為現有技術中的鎖相環電路的控制電壓與輸出頻率關係曲線示意圖。
[0039]圖4顯示為本發明的鎖相環電路的模塊結構示意圖。
[0040]圖5顯示為本發明的鎖相環電路的具體結構示意圖。
[0041]圖6顯示為本發明的鎖相環電路的主電荷泵電路結構示意圖。
[0042]圖7顯示為本發明的鎖相環電路的充電補償電路的電路結構示意圖。
[0043]圖8顯示為本發明的鎖相環電路的放電補償電路的電路結構示意圖。
[0044]圖9-圖10分別顯示為電流補償前及電流補償後鎖相環參考信號與反饋信號的相位曲線圖。
[0045]圖11顯示為所述放電電路在電流補償前及電流補償後鎖的控制電壓與輸出頻率關係曲線圖。
[0046]圖12顯示為所述充電電路在電流補償前及電流補償後鎖的控制電壓與輸出頻率關係曲線圖。
[0047]圖13顯示為電流補償前充電電流及放電電流的平衡關係曲線圖。[0048]圖14顯示為電流補償後充電電流及放電電流的平衡關係曲線圖。
[0049]元件標號說明
[0050]10鑑頻鑑相器
[0051]11電荷泵
[0052]12濾波器
[0053]13壓控振蕩器
[0054]14分頻器
[0055]111充電電路
[0056]112放電電路
[0057]1112第一 PMOS 管
[0058]1113第二 PMOS 管
[0059]1111反相器
[0060]1121第一 NMOS 管
[0061]1122第二 NMOS 管
[0062]113充電補償電路
[0063]1131第一運算放大器
[0064]1132第二運算放大器
[0065]1133第一電阻
[0066]1134PMOS 電流鏡
[0067]1135第三 PMOS 管
[0068]1136第四 PMOS 管
[0069]114放電補償電路
[0070]1141第三運算放大器
[0071]1142第四運算放大器
[0072]1143第二電阻
[0073]1144NMOS 電流鏡
[0074]1145第三 NMOS 管
[0075]1146第四 NMOS 管
【具體實施方式】
[0076]以下通過特定的具體實例說明本發明的實施方式，本領域技術人員可由本說明書所揭露的內容輕易地了解本發明的其他優點與功效。本發明還可以通過另外不同的【具體實施方式】加以實施或應用，本說明書中的各項細節也可以基於不同觀點與應用，在沒有背離本發明的精神下進行各種修飾或改變。
[0077]請參閱圖14。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發明的基本構想，遂圖式中僅顯示與本發明中有關的組件而非按照實際實施時的組件數目、形狀及尺寸繪製，其實際實施時各組件的型態、數量及比例可為一種隨意的改變，且其組件布局型態也可能更為複雜。
[0078]如圖圖5所示，本發明提供一種鎖相環電路，至少包括:[0079]鑑頻鑑相器10，用於比較參考信號與基於輸出信號產生的反饋信號之間的頻率及相位差，產生檢測信號；
[0080]電荷泵11，連接於所述鑑頻鑑相器10的輸出端，包括主電荷泵及補償電路，所述主電荷泵電路用於在接收到所述鑑頻鑑相器10輸出的檢測信號時，輸出飽和或非飽和的電流；所述補償電路用於在所述主電荷泵電路輸出非飽和的電流時對其進行電流補償；
[0081]濾波器12，其輸入端連接於所述電荷泵11的輸出端，輸出端連接於所述補償電路及壓控振蕩器13，用於對所述電荷泵11輸出的電流進行濾波，並依據所述電流產生控制電壓；在本實施例中，所述濾波器12為低通濾波器12。
[0082]壓控振蕩器13，連接於所述濾波器12的輸出端，用於依據所述控制電壓產生輸出信號。
[0083]所述鎖相環電路還包括:分頻器14，其輸入端連接於所述壓控振蕩器13，輸出端連接於所述鑑頻鑑相器10，用於分頻所述輸出信號，產生反饋信號，並將該反饋信號輸入到所述鑑頻鑑相器10與所述參考信號進行比較。
[0084]如圖6所示,所述主電荷泵包括充電電路111及放電電路112,所述檢測信號包括輸出到所述充電電路111的充電檢測信號，以及輸出到所述放電電路112的放電檢測信號；其中:
[0085]所述充電電路111用於在接收到所述充電檢測信號後對所述濾波器12進行充電，所述充電電路111包括第一 PMOS管1112、第二 PMOS管1113及一反相器1111，所述反相器1111的輸入端連接於所述鑑頻鑑相器10的輸出端，用於輸入所述充電檢測信號、輸出端連接於所述第二 PMOS管1113的柵極；所述第一 PMOS的柵極用於輸入第一電壓，源極連接電源，漏極連接於所述第二 PMOS管1113的源極；在本實施例中，所述第一電壓大於或等於所述第一 PMOS管1112的閾值電壓。在一具體的實施過程中，所述第一電壓等於所述第一PMOS管1112的閾值電壓。
[0086]所述放電路用於在接收到所述放電檢測信號後對所述濾波器12進行放電，所述放電電路112包括第一 NMOS管1121、第二 NMOS管1122，所述第一 NMOS管1121的柵極用於輸入第二電壓，源極接地，漏極連接於所述第二 NMOS的源極；所述第二 NMOS的柵極連接於所述鑑頻鑑相器10的輸出端，用於輸入所述放電檢測信號、漏極連接於所述第二PMOS的漏極且作為所述主電荷泵的輸出端。所述第二電壓大於或等於所述第一 NMOS管1121的閾值電壓，在一具體的實施過程中，所述第二電壓等於所述第一 NMOS管1121的閾值電壓。
[0087]如圖7所示，所述補償電路包括充電補償電路113，用於在所述主電荷泵的充電電路111輸出非飽和電流時對該非飽和電流進行線性的電流補充。所述充電補償電路113包括第一運算放大器1131、第二運算放大器1132、第一電阻1133以及PMOS電流鏡1134，其中:
[0088]所述第一運算放大器1131用於輸入與所述第一 PMOS管1112閾值電壓相等的第三電壓並對該第三電壓進行緩衝後輸出，其輸出端連接於所述第一電阻1133的第一端；
[0089]所述第二運算放大器1132的第一輸入端輸入所述控制電壓，第二輸入端連接於所述第一電阻1133的第二端以輸入所述第三電壓，輸出端連接於所述PMOS電流鏡1134，其輸出電壓為所述控制電壓與所述第三電壓的差值；
[0090]所述PMOS電流鏡1134的第一輸入端連接於所述第二運算放大器1132，第二輸入端連接電源，輸出端連接於所述主電荷泵的輸出端，用於輸出充電補償電流；
[0091]所述充電補償電流I1=Kp (Vc-V3) /R1，其中，Kp為所述PMOS電流鏡1134的放大係數，Vc為所述控制電壓，V3為第三電壓，R1為所述第一電阻1133的阻值；
[0092]當Vc > V3時，所述充電補償電路113輸出充電補償電流。
[0093]在本實施例中，所述PMOS電流鏡1134包括第三PMOS管1135及第四PMOS管1136，其中:
[0094]所述第三PMOS管1135的柵極連接於所述第二運算放大器1132的輸出端，源極連接於電源，漏極連接於所述第一電阻1133的第二端；
[0095]所述第四PMOS管1136的柵極連接於所述第二運算放大器1132的輸出端，源極連接於電源，漏極用於輸出所述充電補償電流。
[0096]如圖8所示，所述補償電路包括放電補償電路114，用於在所述主電荷泵的放電電路112輸出非飽和電流時對該非飽和電流進行線性的電流補充。所述放電補償電路114包括第三運算放大器1141、第四運算放大器1142、第二電阻1143以及NMOS電流鏡1144，其中:
[0097]所述第三運算放大器1141用於輸入與所述第一 NMOS管1121閾值電壓相等的第四電壓並對該第四電壓進行緩衝後輸出，其輸出端連接於所述第二電阻1143的第一端；
[0098]所述第四運算放大器1142的第一輸入端輸入所述控制電壓，第二輸入端連接於所述第二電阻1143的第二端以輸入所述第四電壓，輸出端連接於所述NMOS電流鏡1144，其輸出端輸出的電壓值為所述第四電壓與所述控制電壓的差值；
[0099]所述NMOS電流鏡1144的第一輸入端連接於所述第四運算放大器1142，第二輸入端連接地，輸出端連接於所述主電荷泵的輸出端，用於輸出放電補償電流；
[0100]所述放電補償電流I2=Kn (V4-Vc) /R1，其中，Kn為所述NMOS電流鏡1144的放大係數，Vc為所述控制電壓，V4為第四電壓，R2為所述第二電阻1143的阻值；
[0101]當Vc < V4時，所述放電補償電路114輸出放電補償電流。
[0102]在本實施例中，所述NMOS電流鏡1144包括第三NMOS管1145及第四NMOS管1146，其中:
[0103]所述第三NMOS管1145的柵極連接於所述第四運算放大器1142的輸出端，源極連接地，漏極連接於所述第二電阻1143的第二端；
[0104]所述第四NMOS管1146的柵極連接於所述第四運算放大器1142的輸出端，源極連接地，漏極用於輸出所述放電補償電流。
[0105]需要說明的是，在本實施例中，所述第一、第二、第三、第四PMOS管1136為結構性能相同的PMOS管，所述第一、第二、第三、第四NMOS管1146為結構性能相同的NMOS管。
[0106]圖9與圖10分別顯示為電流補償前及電流補償後鎖相環參考信號與反饋信號的相位曲線圖，由圖可見，電流補償前上述兩信號具有較大的相位差，鎖相環解鎖，而電流補償後上述兩信號相位差縮小，基本同相，鎖相環上鎖。電流補償可以有效的增加鎖相環的鎖定範圍。
[0107]圖11顯示為所述放電電路112在電流補償前a及電流補償後b鎖的控制電壓與輸出頻率關係曲線圖，圖12顯示為所述充電電路111在電流補償前c及電流補償後d鎖的控制電壓與輸出頻率關係曲線圖，可見所述控制電壓範圍從電流補償前的0.6疒0.9V增加到電流補償後的0.2疒2.3V，所述輸出頻率範圍從電流補償前的2.MHf 135MHz增加到電流補償後的20ΜΗζ?200ΜΗζ。表明電荷泵的輸出電流範圍大大的增加，從而使所述壓控振蕩器13的輸出頻率範圍大大的增加。
[0108]圖13顯示為電流補償前充電電流e及放電電流f的平衡關係曲線圖，圖14顯示為電流補償後充電電流g及放電電流h的平衡關係曲線圖，圖中的雙箭頭表示充電電流及放電電流的平衡範圍，可見，電流補償前，充電電流及放電電流的平衡範圍(即輸出飽和電流)為V3?(VDD-V4)，電流補償後，充電電流及放電電流的平衡範圍遠遠的超出了此範圍，即平衡範圍得到了較大的提高。
[0109]綜上所述，本發明提供一種鎖相環電路，包括:鑑頻鑑相器10，用於比較參考信號與基於輸出信號產生的反饋信號之間的頻率及相位差，產生檢測信號；電荷泵11，包括主電荷泵及補償電路，所述主電荷泵電路用於在接收到所述鑑頻鑑相器10輸出的檢測信號時，輸出飽和或非飽和的電流；所述補償電路用於在所述主電荷泵電路輸出非飽和的電流時對其進行電流補償；濾波器12，對所述電荷泵輸出的電流進行濾波，並依據所述電流產生控制電壓；壓控振蕩器13，依據所述控制電壓產生輸出信號；以及分頻器14，用於分頻所述輸出信號，產生反饋信號。本發明增加了補償電路，可以有效地增加電荷泵的動態電流輸出範圍，從而提聞壓控振蕩器13的控制電壓，提聞鎖相環電路的鎖定範圍。所以，本發明有效克服了現有技術中的種種缺點而具高度產業利用價值。
[0110]上述實施例僅例示性說明本發明的原理及其功效，而非用於限制本發明。任何熟悉此技術的人士皆可在不違背本發明的精神及範疇下，對上述實施例進行修飾或改變。因此，舉凡所屬【技術領域】中具有通常知識者在未脫離本發明所揭示的精神與技術思想下所完成的一切等效修飾或改變，仍應由本發明的權利要求所涵蓋。
【權利要求】
1.一種鎖相環電路，其特徵在於，至少包括: 鑑頻鑑相器，用於比較參考信號與基於輸出信號產生的反饋信號之間的頻率及相位差，廣生檢測信號； 電荷泵，包括主電荷泵及補償電路，所述主電荷泵電路用於在接收到所述鑑頻鑑相器輸出的檢測信號時，輸出飽和或非飽和的電流；所述補償電路用於在所述主電荷泵電路輸出非飽和的電流時對其進行電流補償； 濾波器，對所述電荷泵輸出的電流進行濾波，並依據所述電流產生控制電壓； 壓控振蕩器，依據所述控制電壓產生輸出信號。
2.根據權利要求1所述的鎖相環電路，其特徵在於:所述鎖相環電路還包括:分頻器，用於分頻所述輸出信號，產生反饋信號。
3.根據權利要求1或2所述的鎖相環電路，其特徵在於:所述主電荷泵包括充電電路及放電電路；其中: 所述充電電路包括第一 PMOS管、第二 PMOS管及一反相器，所述反相器的輸入端連接於所述鑑頻鑑相器的輸出端、輸出端連接於所述第二 PMOS管的柵極；所述第一 PMOS的柵極用於輸入第一電壓，源極連接電源，漏極連接於所述第二 PMOS管的源極； 所述放電電路包括第一 NMOS管、第二 NMOS管，所述第一 NMOS管的柵極用於輸入第二電壓，源極接地，漏極連接於所述第二 NMOS的源極；所述第二 NMOS的柵極連接於所述鑑頻鑑相器的輸出端，漏極連接於所述第二 PMOS的漏極且作為所述主電荷泵的輸出端。
4.根據權利要求3所述的鎖相環電路，其特徵在於:所述檢測信號包括輸出到所述充電電路的充電檢測信號以及輸出到所述放電電路的放電檢測信號。
5.根據權利要求3所述的鎖相環電路，其特徵在於:所述補償電路包括充電補償電路，所述充電補償電路包括第一運算放大器、第二運算放大器、第一電阻以及PMOS電流鏡，其中: 所述第一運算放大器用於輸入與所述第一 PMOS管閾值電壓相等的第三電壓並對該第三電壓進行緩衝後輸出，其輸出端連接於所述第一電阻的第一端； 所述第二運算放大器的第一輸入端輸入所述控制電壓，第二輸入端連接於所述第一電阻的第二端以輸入所述第三電壓，輸出端連接於所述PMOS電流鏡； 所述PMOS電流鏡的第一輸入端連接於所述第二運算放大器，第二輸入端連接電源，輸出端連接於所述主電荷泵的輸出端，用於輸出充電補償電流； 所述充電補償電流I1=Kp (Vc-V3VR1，其中，Kp為所述PMOS電流鏡的放大係數，Vc為所述控制電壓，V3為第三電壓，R1為所述第一電阻的阻值； 當Vc > V3時，所述充電補償電路輸出充電補償電流。
6.根據權利要求5所述的鎖相環電路，其特徵在於:所述PMOS電流鏡包括第三PMOS管及第四PMOS管，其中: 所述第三PMOS管的柵極連接於所述第二運算放大器的輸出端，源極連接於電源，漏極連接於所述第一電阻的第二端； 所述第四PMOS管的柵極連接於所述第二運算放大器的輸出端，源極連接於電源，漏極用於輸出所述充電補償電流。
7.根據權利要求3所述的鎖相環電路，其特徵在於:所述補償電路包括放電補償電路，所述放電補償電路包括第三運算放大器、第四運算放大器、第二電阻以及NMOS電流鏡，其中: 所述第三運算放大器用於輸入與所述第一 NMOS管閾值電壓相等的第四電壓並對該第四電壓進行緩衝後輸出，其輸出端連接於所述第二電阻的第一端； 所述第四運算放大器的第一輸入端輸入所述控制電壓，第二輸入端連接於所述第二電阻的第二端以輸入所述第四電壓，輸出端連接於所述NMOS電流鏡； 所述NMOS電流鏡的第一輸入端連接於所述第四運算放大器，第二輸入端連接地，輸出端連接於所述主電荷泵的輸出端，用於輸出放電補償電流； 所述放電補償電流I2=Kn (V4-Vc VR1，其中，Kn為所述NMOS電流鏡的放大係數，Vc為所述控制電壓，V4為第四電壓，R2為所述第二電阻的阻值； 當Vc < V4時，所述放電補償電路輸出放電補償電流。
8.根據權利要求7所述的鎖相環電路，其特徵在於:所述NMOS電流鏡包括第三NMOS管及第四NMOS管，其中: 所述第三NMOS管的柵極連接於所述第四運算放大器的輸出端，源極連接地，漏極連接於所述第二電阻的第二端； 所述第四NMOS管的柵極連接於所述第四運算放大器的輸出端，源極連接地，漏極用於輸出所述放電補償電流。
【文檔編號】H03L7/099GK103929174SQ201310015138
【公開日】2014年7月16日 申請日期:2013年1月15日 優先權日:2013年1月15日
【發明者】郭振業, 蘇振江 申請人:中芯國際集成電路製造(上海)有限公司