對稱d型觸發器和包含其的相位頻率檢測器的製作方法
2023-05-05 02:30:06 4
專利名稱：對稱d型觸發器和包含其的相位頻率檢測器的製作方法
技術領域：
本發明涉及對稱D型觸發器和包含它的相位頻率檢測器，尤其涉及通過對稱路徑輸出輸出信號和經反相的輸出信號，以便縮小兩個信號之間的相差的對稱D型觸發器和包含對稱D型觸發器的相位頻率檢測器。
背景技術：
一般說來，在數字數據通信系統中，用於信號同步的鎖相環(PLL)或延遲鎖定環(DLL)廣泛用於高速發送可靠數據。
PLL通常包括相位頻率檢測器(PFD)、電荷泵、環路濾波器、壓控振蕩器(VCO)和除法器。
PFD檢測參考信號和來自VCO的反饋信號之間的相差以輸出上升信號UP和下降信號DN。上升信號UP和下降信號DN用作通過電荷泵和環路濾波器控制VCO的電壓控制信號。
PFD可以劃分成動態邏輯PFD和互補邏輯PFD。由於動態邏輯PFD存在對相對於輸入信號的偏移敏感和功耗大的缺陷，人們更頻繁地使用互補邏輯PFD。
互補邏輯PFD檢測參考信號和反饋信號之間的相差，以差分信號的形式將輸出信號輸出到電荷泵。也就是說，互補邏輯PFD輸出上升信號UP(或經反相的上升信號UPB)和下降信號DN(或反相下降信號DNB)。能夠與差分信號接口的差動電荷泵要求使用互補邏輯PFD。
但是，由於內置D型觸發器的結構，傳統互補邏輯PFD不可避免地存在傳播延遲。
圖1是用在傳統PFD中的D型觸發器的電路圖。
參照圖1，傳統D型觸發器10包括鎖存外部所施加的數據的主單元，即，第一鎖存單元20並且接收來自第一鎖存單元20的數據和存儲該數據的從單元，即，第二鎖存單元30。
受經反相的時鐘信號CLKB控制的第一切換元件40也位於數據輸入端和第一鎖存單元20之間。受時鐘信號CLK控制的第二切換元件50位於第一鎖存單元20和第二鎖存單元30之間。
第一切換元件40和第二切換元件50可以用反相器型的傳輸門實現。例如，當作為控制信號的反射時鐘信號CLKB轉換到高電平時，第一切換元件40起作用，使輸入數據反相，將反相輸入數據D輸出到第一鎖存單元20。相反，當經反相的時鐘信號轉換到低電平時，第一切換元件40不起作用，中斷數據發送。這種反相器型的傳輸門公開在已公布韓國專利第2002-47251號中。
接著，第一鎖存單元20包括接收第一切換元件40的輸出和經反相的重置信號RNB的NOR(異或)門21和受時鐘信號CLK控制並且並聯地與NOR門21反向耦合的第三切換元件22。
另外，第二鎖存單元30包括接收第二切換元件50的輸出和重置信號RN的NAND(與非)門31和受經反相的時鐘信號CLKB控制並且並聯地與NAND門31反向耦合的第四切換元件32。
在這種情況下以便輸出輸出信號Q的第一反相器60被布置成與NAND門31的輸出端和第四切換元件32的輸入端連接。第二和第三反相器70和80輸出經反相的輸出信號QB並且串聯地相互耦合。
當時鐘信號CLK轉換到低電平和重置信號RN轉換到高電平時，第一和第四切換元件40和32起作用並且第二和第三切換元件50和22不起作用。因此，輸入數據D從數據輸入端傳送到主單元，但從主單元到從單元的數據傳輸中斷了。因此，第一和第二鎖存單元20和30處在維持先前狀態數據的保持狀態。
當時鐘信號CLK轉換到高電平時，第二和第三切換元件50和22起作用並且第一和第四切換元件40和32不起作用。因此，可以將先前狀態數據傳送到第二鎖存單元30。
另一方面，當清除數據的重置信號RN轉換到低電平時，將低電平信號供應給第二鎖存單元30的NAND門31，使NAND門31的輸出與第三切換元件50的輸出信號無關地具有高電平。因此，與通過第一反相器60反相的信號相對應的輸出信號Q被重置成『0』。相反，通過第二和第三反相器70和80的經反相的輸出信號QB被重置成『1』。
圖2是例示如圖1所示的傳統D型觸發器的缺點的示意圖。
參照圖2，傳統D型觸發器10在輸出來自第二鎖存單元的輸出信號Q的輸出端中只包括第一反相器60，而在輸出經反相的輸出信號QB的反相輸出端中包括第二和第三反相器70和80。也就是說，不止一個反相器包括在反相輸出端中。
因此，在完成上述的設置操作和重置操作的設置操作路徑和重置操作路徑之間存在如圖2所示的一個反相器延遲時間的路徑差。因此，在設置和重置操作中輸出信號Q總是超前經反相的輸出信號QB。
上述現象在將UP和UPB信號或DN和DNB信號輸出到差動電荷泵的PFD中引起UP和UPB信號之間或DN和DNB信號之間的時間差。這個時間差是差動電荷泵中電流失配的主要根源。
發明內容
於是，本發明的示範性實施例旨在基本解決由現有技術的局限性和缺點引起的一個或多個問題。
本發明的一些示範性實施例提供了通過對稱路徑輸出輸出信號和經反相的輸出信號，以便縮小兩個信號之間的相差的對稱D型觸發器。
本發明的其它示範性實施例提供了含有對稱D型觸發器，使上升信號UP和經反相的上升信號UPB、和/或下降信號DN和反相下降信號DNB精確地輸出到差動電荷泵的相位頻率檢測器(PFD)。
根據第一方面，本發明面向包括第一鎖存單元和第二鎖存單元的對稱D型觸發器。第一鎖存單元鎖存從外部源接收的數據信號。第二鎖存單元接收來自第一鎖存單元的經鎖存的數據信號以便輸出輸出信號和經反相的輸出信號。輸出信號的路徑和經反相的輸出信號的路徑具有相互對稱的結構。
對稱D型觸發器可以進一步包括第一切換元件和第二切換元件。第一切換元件耦合在接收數據信號的數據輸入端和第一鎖存單元之間並且受從外部源接收的經反相的時鐘信號控制。第二切換元件耦合在第一鎖存單元和第二鎖存單元之間並且受從外部源接收的時鐘信號控制。
第一切換元件當經反相的時鐘信號與高電平相對應時，可以使接收的數據信號反相以便將反相數據信號發送到第一鎖存單元並且當經反相的時鐘信號與低電平相對應時，可以中斷數據信號的發送。另外，第二切換元件當時鐘信號與高電平相對應時，可以使鎖存在第一鎖存單元中的數據信號反相以便將數據信號發送到第二鎖存單元並且在時鐘信號與低電平相對應時，可以中斷數據信號的發送。
第一鎖存單元可以包括接收第一切換元件的輸出和經反相的重置信號的第一NOR門並且受時鐘信號控制並且並聯地與第一NOR門反向耦合的第三切換元件。
第二鎖存單元可以包括與第二切換元件的輸出端耦合的第一反相器；配置成接收第一反相器的輸出和重置信號的NAND門；配置成使NAND門的輸出反相以輸出NAND門的經反相的輸出作為輸出信號的第二反相器；與第二切換元件的輸出端耦合併且配置成受電源電壓控制的傳輸門；配置成接收傳輸門的輸出和經反相的重置信號的第二NOR門；配置成使NOR門的輸出反相以輸出NOR門的經反相的輸出作為經反相的輸出信號的第三反相器；和反向耦合在第二切換元件和第二NOR門的輸出端之間並且配置成受經反相的時鐘信號控制的第四切換元件。
在設置操作中，第二鎖存單元通過第一反相器、NAND門和第二反相器輸出輸出信號並且通過傳輸門、第二NOR門和第三反相器輸出經反相的輸出信號。在重置操作中，第二鎖存單元通過NAND門和第二反相器輸出輸出信號並且通過第二NOR門和第三反相器輸出經反相的輸出信號。
根據另一個方面，本發明面向包括第一D型觸發器、第二D型觸發器、AND門和延遲單元的相位頻率檢測器(PFD)。第一D型觸發器通過第一時鐘輸入端接收參考信號，輸出當檢測到參考信號的上升沿時使上升信號轉換到高電平的上升信號和經反相的上升信號。在第一D型觸發器中，通過與輸出上升信號的第一路徑對稱的第二路徑輸出經反相的上升信號，以便上升信號和經反相的上升信號同時轉換。第二D型觸發器通過第二時鐘輸入端接收反饋信號，輸出當檢測到反饋信號的上升沿時使下降信號轉換到高電平的下降信號和反相下降信號。在第二D型觸發器中，通過與輸出下降信號的第三路徑對稱的第四路徑輸出反相下降信號，以便下降信號和反相下降信號同時轉換。AND門對從第一和第二D型觸發器輸出的上升信號和下降信號進行AND運算。延遲單元將AND門的輸出延遲預定時間並且將AND門的經延遲的輸出提供給第一和第二D型觸發器的重置端。
第一D型觸發器可以包括第一鎖存單元和第二鎖存單元。第一鎖存單元鎖存從外部源接收的數據信號。第二鎖存單元接收來自第一鎖存單元的經鎖存的數據信號並且提供上升信號UP和經反相的上升信號UPB。第二鎖存單元含有分別輸出上升信號UP和經反相的上升信號UPB的對稱第一和第二路徑。
第一D型觸發器可以進一步包括耦合在數據輸入端和第一鎖存單元之間並且配置成受作為參考信號的反相信號的經反相的參考信號控制的第一切換元件；和耦合在第一鎖存單元和第二鎖存單元之間並且配置成受參考信號控制的第二切換元件。
第一切換元件當經反相的參考信號與高電平相對應時，使接收的數據信號反相，將數據信號發送到第一鎖存單元並且在經反相的參考信號與低電平相對應時，中斷數據信號的發送。另外，第二切換元件當經反相的參考信號與高電平相對應時，使第一鎖存單元中的經鎖存的數據信號反相以便將數據信號發送到第二鎖存單元並且在經反相的參考信號與低電平相對應時，中斷數據信號的發送。
第一鎖存單元可以包括配置成接收第一切換元件的輸出和經反相的重置信號的第一NOR門；並且並聯地與第一NOR門反向耦合併且配置成受參考信號控制的第三切換元件。
第二鎖存單元可以包括與第二切換元件的輸出端耦合的第一反相器；配置成接收第一反相器的輸出和重置信號的NAND門；配置成使NAND門的輸出反相以輸出NAND門的經反相的輸出作為上升信號的第二反相器；與第二切換元件的輸出端耦合併且配置成受電源電壓控制的傳輸門；配置成接收傳輸門的輸出和經反相的重置信號的第二NOR門；配置成使NOR門的輸出反相以輸出NOR門的經反相的輸出作為經反相的上升信號的第三反相器；和反向耦合在第二切換元件和第二NOR門的輸出端之間並且配置成受經反相的參考信號控制的第四切換元件。
在設置操作中，第二鎖存單元可以通過第一反相器、NAND門和第二反相器輸出上升信號並且可以通過傳輸門、第二NOR門和第三反相器輸出經反相的上升信號。在重置操作中，第二鎖存單元可以通過NAND門和第二反相器輸出上升信號並且可以通過第二NOR門和第三反相器輸出經反相的上升信號。
第二D型觸發器可以通過與第一D型觸發器相同的對稱結構的對稱第三和第四路徑輸出下降信號和反相下降信號。在第二D型觸發器中，輸入下降信號取代上升信號並且輸入反饋信號取代參考信號。
通過更具體地描述如附圖所示的本發明的優選方面，本發明的上述和其它目的、特徵和優點將更加清楚，在附圖中，相同的標號自始至終表示相同的部件。附圖未必按比例畫出，而是把重點放在例示本發明的原理上。
圖1是用在傳統PFD中的D型觸發器的電路圖；圖2是例示如圖1所示的傳統D型觸發器的缺點的示意圖；圖3是例示PLL的方塊圖；圖4是例示控制如圖3所示的VCO的控制電壓的變化的圖形；圖5是例示如圖4所示的REGION 1中主要信號的狀態的時序圖；圖6是例示如圖4所示的REGION 2中主要信號的狀態的時序圖；圖7是例示如圖4所示的REGION 3中主要信號的狀態的時序圖；圖8是例示包括根據本發明實施例的對稱D型觸發器的PFD的電路圖；圖9是例示如圖8所示的第一D型觸發器的電路圖；圖10是例示如圖9所示的第一D型觸發器的設置操作路徑和重置操作路徑的示意圖；圖11是例示如圖1所示的傳統D型觸發器的信號的輸出的圖形；和圖12是例示如圖10所示的第一D型觸發器的信號的輸出的圖形。
優選實施例詳述在下文中，將參照附圖詳細描述本發明的示範性實施例。
應該明白，儘管術語「第一」、「第二」等在本文中可以用於描述各種元件，但這些元件不應該受這些術語限制。使用這些術語來區分元件。例如，可以將第一元件命名為第二元件，類似地，也可以將第二元件命名為第一元件，這不偏離本發明的範圍。正如本文使用的那樣，術語「和/或」包括一個或多個相關列出項的任何和所有組合。
應該明白，當一個元件被稱為與另一個元件「連接」或「耦合」時，它可以直接與另一元件連接或耦合或可能存在介入元件。相反，當一個元件被稱為與另一個元件「直接連接」或「直接耦合」時，不存在介入元件。用於描述元件之間關係的其它詞彙應該以相同的方式解釋(例如，「在...之間」與「直接在...之間」、「與...相鄰」與「直接與...相鄰」等)。
本文使用術語的目的是為了描述特定實施例，而不是打算限制本發明。正如本文使用的那樣，除非在上下文中另有清楚表明，單數形式「一個」和「該」也有意包括複數形式。還應該明白，術語「包含」和/或「包括」當用在本文中時，規定存在所述特徵、整數、步驟、操作、元件、和/或部件，但不排除存在或附加一個或多個其它特徵、整數、步驟、操作、元件、部件、和/或它們的組群。
除非另有定義，用在本文中的所有術語(包括技術和科學術語)具有與本領域的普通技術人員通常所理解相同的含義。還應該明白，像定義在通用詞典中的那些那樣的術語應該解釋為具有與它們在相關技術背景下的含義一致的含義並且除非在本文中明確這樣定義，不應該理想化或過分正式地加以解釋。
圖3是例示根據本發明示範性實施例的PLL的方塊圖。
參照圖3，PLL 1000包括PFD 100、電荷泵200、環路濾波器300、VCO 400和除法器500。
PFD 100通過將參考信號FREF，即，輸入信號與反饋信號FEED相比較，生成含有有關相差的信息UP/UPB信號和DN/DNB信號。將生成的UP/UPB信號和DN/DNB信號供應給電荷泵200並且響應相差生成電流信號ICT。
生成的電流信號ICT通過環路濾波器300轉換成電壓信號，然後，作為VCO 400的控制電壓VCT提供。VCO 400響應控制電壓VCT的電平，生成頻率可變時鐘信號FVCO。生成的時鐘信號FVCO由除法器500除以某個除數，然後，作為反饋信號FEED再次提供給PFD 100。
圖4是例示控制VCO 400的控制電壓VCT的變化的圖形。
參照圖4，控制電壓VCT的變化大體上可以劃分成三個區域REGION 1、REGION 2和REGION 3。在REGION 1中，控制電壓VCT的電平單調不穩定地增加和減小。在REGION 2中，控制電壓VCT的電平交替增加和減小並且收斂到某個電平。另外，在REGION 3中，即，在鎖定區域中，控制電壓的電平穩定在某個電平上。
圖5是例示如圖4所示的REGION 1中主要信號的狀態的時序圖。
參照圖5，在REGION 1中，在參考信號FREF和反饋信號FEED之間存在頻率差和偏移差並且UP和DN信號之一的脈衝寬度相對較寬。如上所述，控制電壓VCT不是一致的而是單調增加。在這個REGION 1中，PFD 100起頻率檢測器的作用。
圖6是例示如圖4所示的REGION 2中主要信號的狀態的時序圖。
參照圖6，在REGION 2中，參考信號FREF和反饋信號FEED之間的差異相對較小。UP和DN信號的脈衝寬度非常窄並且UP和DN信號大多數時間保持在『0』狀態。如上所述，在REGION 2中，控制電壓VCT的電平交替增加和減小並且收斂到某個電平。在這個REGION 2中，PFD 100起相位檢測器的作用。
圖7是例示如圖4所示的REGION 3中主要信號的狀態的時序圖；參照圖7，反饋信號FEED基本上與參考信號FREF相同並且在兩個信號之間沒有相位偏移。上升信號UP和下降信號DN兩者都不變並且控制電壓VCT存在規則紋波。在REGION 3中，PFD 100起相位檢測器的作用。
如上所述，PFD在REGION 1中起頻率檢測器的作用並且在REGION 2和REGION 3中起相位檢測器的作用。
圖8是例示包括根據本發明示範性實施例的對稱D型觸發器的PFD的電路圖。
參照圖8，PFD 100包括第一D型觸發器110、第二D形觸發器120、AND門130和延遲單元140。
第一D型觸發器110通過時鐘輸入端CK接收參考信號FREF並且當檢測到參考信號的上升沿時輸出正在上升到高電平的上升信號UP和UPB信號。第二D型觸發器120通過時鐘輸入端CK接收反饋信號FEED並且當檢測到反饋信號FEED的上升沿時輸出正在上升到高電平的DN信號和DNB信號。
AND門130對分別從第一D型觸發器110和第二D形觸發器120輸出的上升信號UP和下降信號DN進行AND運算，然後，將經AND運算的信號提供給延遲單元140。延遲單元140將來自AND門130的信號延遲預定時間以便清除死區並且將信號施加給第一和第二D形觸發器的重置端。信號以反相形式施加。
於是，PFD 100在首先檢測到參考信號RFEF和反饋信號FEED之一，即，較快信號的上升沿時，輸出高電平信號。另外，當較慢信號觸發高電平信號時，AND門130輸出高電平信號並且在延遲了預定時間之後重置輸出信號，以防延遲單元140生成死區。
例如，當首先檢測到參考信號RFEF的上升沿時，輸出高電平的上升信號UP。也就是說，第一D型觸發器執行設置操作。在這種情況下，以低電平輸出經反相的上升信號UPB和下降信號DN兩者並且以高電平輸出反相下降信號DNB。
當第二D型觸發器120在上述狀態期間檢測到反饋信號FEED的上升沿和下降信號DN轉換到高電平時，AND門130的輸出轉換到高電平並且第一D型觸發器和第二D型觸發器被重置成低電平。也就是說，處在高電平的上升信號UP和反相下降信號DNB被重置成『0』。
但是，為了使操作平穩，上升信號和經反相的上升信號UP和UPB以及下降信號和反相下降信號DN和DNB的發送時間必須相同。因此，在本發明的示範性實施例中，第一和第二觸發器具有對稱的結構，以便輸出信號Q和經反相的輸出信號QB的路徑彼此相同。
圖9是例示如圖8所示的第一D型觸發器的電路圖。如圖9所示的第一D型觸發器110例示了根據本發明示範性實施例的對稱D形觸發器。第二D型觸發器也具有相同的對稱結構。
參照圖9，第一D型觸發器110包括用於鎖存外部施加的數據信號D的第一鎖存單元600，即，主單元，從第一鎖存單元600接收經鎖存的數據的第二鎖存單元700，即，從單元，受經反相的時鐘信號CLKB控制和位於數據輸入端和第一鎖存單元600之間的第一切換元件800，和受時鐘信號CLK控制並且位於第一鎖存單元600和第二鎖存單元700之間的第二切換元件900。第一切換元件800和第二切換元件900可以用反相器型的傳輸門實現。
第一鎖存單元600包括接收第一切換元件800的輸出和經反相的重置信號RNB的第一NOR門601並且受時鐘信號CLK控制並且並聯地與第一NOR門601反向耦合的第三切換元件602。
第二鎖存單元包括與第二切換元件900的輸出端耦合的第一反相器701，接收第一反相器701的輸出和重置信號RN的NAND門702，使NAND門702的輸出反相然後輸出輸出信號Q的第二反相器703，與第二切換元件900的輸出端耦合併且受電源電壓VDD控制的傳輸門704，接收傳輸門704的輸出和經反相的重置信號RNB的第二NOR門705，使NOR門705的輸出反相然後輸出經反相的輸出信號QB的第三反相器706，和受經反相的時鐘信號CLKB控制並且並聯地反向耦合在第二切換元件900和第二NOR門705的輸出端之間的第四切換元件707。
在下文中，將描述D型觸發器10的操作。
當時鐘信號CLK轉換到低電平和重置信號RN轉換到高電平時，第一和第四切換元件800和707起作用並且第二和第三切換元件900和602不起作用。也就是說，輸入數據信號D從數據輸入端傳送到主單元，但輸入數據信號D從主單元到從單元的傳輸被中斷。因此，第一和第二鎖存單元600和700處在維持先前狀態數據的保持狀態。
當時鐘信號CLK轉換到高電平時，第二和第三切換元件900和602起作用並且第一和第四切換元件800和707不起作用。因此，將先前狀態數據傳送到第二鎖存單元700。
另一方面，當清除數據的重置信號RN轉換到低電平時，將低電平信號輸入第二鎖存單元700的NAND門702中，然後，使NAND門702的輸出與第一反相器701的輸出信號無關地具有高電平。因此，與由第二反相器703反相的信號相對應的輸出信號Q被重置成『0』。相反，當高電平信號的經反相的重置信號RNB輸入第二NOR門705時，第二NOR門的輸出與傳輸門704的輸出信號無關地變成低電平。其結果是，與由第三反相器706反相的信號相對應的經反相的輸出信號QB被重置成『1』。重置信號RN是從延遲單元140接收的信號的反相信號，從而起抵消作用。
在圖9中，輸出信號Q對應於上升信號UP並且經反相的輸出信號QB對應於經反相的上升信號UPB。另外，時鐘信號CLK對應於參考信號REF並且經反相的時鐘信號CLKB對應於參考信號FREF的反相信號。
在圖9的所述D型觸發器對應於第二D型觸發器的情況下，輸出信號Q對應於下降信號DN並且經反相的輸出信號QB對應於經反相的下降信號DNB。另外，時鐘信號CLK對應於反饋信號FEED並且經反相的時鐘信號對應於參考信號FREF。
圖10是例示如圖9所示的第一D型觸發器的設置操作路徑和重置操作路徑的示意圖。
參照圖10，在輸出信號Q被輸出成『1』的設置操作中，信號經過第一反相器701、NAND門702、和第二反相器703。這裡，經反相的輸出信號QB必須被輸出成『0』，因此，信號經過傳輸門704、第二NOR門705和第三反相器706。因此，在設置操作中，輸出信號Q和經反相的輸出信號QB分別經過的元件的個數是相同的。
如上所述，由於在設置操作中，輸出信號Q的輸出路徑和經反相的輸出信號QB的輸出路徑是對稱的，從而避免了輸出信號Q和經反相的輸出信號QB之間的相差。
在與重置信號RN相對應的輸出信號Q被輸出成『0』的重置操作中，信號經過NAND門702和第二反相器703。這裡，經反相的輸出信號QB被輸出成『1』，以便信號經過第二NOR門705和第三反相器706。因此，在重置操作中，輸出信號Q和經反相的輸出信號QB分別經過的元件的個數是相同的。
由於在重置操作期間，輸出信號Q的輸出路徑和經反相的輸出信號QB的輸出路徑是對稱的，從而避免了輸出信號Q和經反相的輸出信號QB之間的相差。
其結果是，由於在沒有相差的情況下精確發送輸出信號Q，即，上升信號UP(在第二D型觸發器的情況下為下降信號DN)和經反相的輸出信號QB，即，經反相的上升信號UPB(在第二D型觸發器的情況下為經反相的下降信號DNB)，可以消除電荷泵中的電流失配。
圖11是例示如圖1所示的傳統D型觸發器10的信號的輸出的圖形並且圖12是例示如圖10所示的第一D型觸發器110的信號的輸出的圖形。
考慮圖11中的傳統D型觸發器10的輸出信號Q和經反相的輸出信號QB，由於非對稱結構，輸出信號Q超前經反相的輸出信號QB。
參照圖12，由於在輸出信號Q和經反相的輸出信號QB之間未出現相差，在根據本發明示範性實施例的D型觸發器中生成精確差分信號。
如上所述，由於D型觸發器具有輸出信號和經反相的輸出信號分別經過的元件的個數相同的對稱結構，根據本發明示範性實施例的對稱的D型觸發器可以縮小輸出信號和經反相的輸出信號之間的相差。
因此，包括根據本發明示範性實施例的對稱D型觸發器的相位頻率檢測器可以輸出精確的輸出信號和可以防止電荷泵電流失配，從而消除了在相位同步環中至關緊要的靜態相位誤差。
雖然通過參照本發明的示範性實施例，已經對本發明進行了具體圖示和描述，但本領域的普通技術人員應該明白，可以在形式和細節上對其作各種各樣的改變，而不偏離所附權利要求書所限定的本發明的精神和範圍。
權利要求
1.一種對稱D型觸發器，包含配置成鎖存從外部源接收的數據信號的第一鎖存單元；和配置成接收來自第一鎖存單元的經鎖存的數據信號以便輸出輸出信號和經反相的輸出信號的第二鎖存單元，其中，輸出信號的路徑和經反相的輸出信號的路徑具有對稱結構。
2.根據權利要求1所述的對稱D型觸發器，進一步包含耦合在接收數據信號的數據輸入端和第一鎖存單元之間並且配置成受從外部源接收的經反相的時鐘信號控制的第一切換元件；和耦合在第一鎖存單元和第二鎖存單元之間並且配置成受從外部源接收的時鐘信號控制的第二切換元件。
3.根據權利要求2所述的對稱D型觸發器，其中，第一切換元件被配置成當經反相的時鐘信號與高電平相對應時，使接收的數據信號反相以便將反相數據信號發送到第一鎖存單元並且被配置成當經反相的時鐘信號與低電平相對應時，中斷數據信號的發送。
4.根據權利要求2所述的對稱D型觸發器，其中，第二切換元件被配置成當時鐘信號與高電平相對應時，使鎖存在第一鎖存單元中的數據信號反相以便將數據信號發送到第二鎖存單元並且被配置成在時鐘信號與低電平相對應時，中斷數據信號的發送。
5.根據權利要求2所述的對稱D型觸發器，其中，第一鎖存單元包含配置成接收第一切換元件的輸出和經反相的重置信號的第一NOR門；和受時鐘信號控制並且並聯地與第一NOR門反向耦合的第三切換元件。
6.根據權利要求2所述的對稱D型觸發器，其中，第二鎖存單元包含與第二切換元件的輸出端耦合的第一反相器；配置成接收第一反相器的輸出和重置信號的NAND門；配置成使NAND門的輸出反相以輸出NAND門的經反相的輸出作為輸出信號的第二反相器；與第二切換元件的輸出端耦合併且配置成受電源電壓控制的傳輸門；配置成接收傳輸門的輸出和經反相的重置信號的第二NOR門；配置成使NOR門的輸出反相以輸出NOR門的經反相的輸出作為經反相的輸出信號的第三反相器；和反向耦合在第二切換元件和第二NOR門的輸出端之間並且配置成受經反相的時鐘信號控制的第四切換元件。
7.根據權利要求6所述的對稱D型觸發器，其中，在設置操作中，第二鎖存單元通過第一反相器、NAND門和第二反相器輸出輸出信號並且通過傳輸門、第二NOR門和第三反相器輸出經反相的輸出信號。
8.根據權利要求6所述的對稱D型觸發器，其中，在重置操作中，第二鎖存單元通過NAND門和第二反相器輸出輸出信號並且通過第二NOR門和第三反相器輸出經反相的輸出信號。
9.一種相位頻率檢測器，包含配置成通過第一時鐘輸入端接收參考信號以便輸出上升信號和經反相的上升信號的第一D型觸發器，當檢測到參考信號的上升沿時使上升信號轉換到高電平，通過與輸出上升信號的第一路徑對稱的第二路徑輸出經反相的上升信號，以便上升信號和經反相的上升信號同時轉換；配置成通過第二時鐘輸入端接收反饋信號以便輸出下降信號和反相下降信號的第二D型觸發器，當檢測到反饋信號的上升沿時使下降信號轉換到高電平，通過與輸出下降信號的第三路徑對稱的第四路徑輸出反相下降信號，以便下降信號和反相下降信號同時轉換；配置成對從第一和第二D型觸發器輸出的上升信號和下降信號進行AND運算的AND門；和配置成將AND門的輸出延遲預定時間並且配置成將AND門的經延遲的輸出提供給第一和第二D型觸發器的重置端的延遲單元。
10.根據權利要求9所述的相位頻率檢測器，其中，第一D型觸發器包含配置成鎖存從外部源接收的數據信號的第一鎖存單元；和配置成接收來自第一鎖存單元的經鎖存的數據信號並且提供上升信號UP和經反相的上升信號UPB的第二鎖存單元，第二鎖存單元含有分別輸出上升信號和經反相的上升信號的對稱第一和第二路徑。
11.根據權利要求10所述的相位頻率檢測器，其中，第一D型觸發器進一步包含耦合在數據輸入端和第一鎖存單元之間並且配置成受作為參考信號的反相信號的經反相的參考信號控制的第一切換元件；和耦合在第一鎖存單元和第二鎖存單元之間並且配置成受參考信號控制的第二切換元件。
12.根據權利要求11所述的相位頻率檢測器，其中，第一切換元件被配置成當經反相的參考信號與高電平相對應時，使接收的數據信號反相以將數據信號發送到第一鎖存單元並且被配置成在經反相的參考信號與低電平相對應時，中斷數據信號的發送。
13.根據權利要求11所述的相位頻率檢測器，其中，第二切換元件被配置成當經反相的參考信號與高電平相對應時，使第一鎖存單元中的經鎖存的數據信號反相以便將數據信號發送到第二鎖存單元並且被配置成在經反相的參考信號與低電平相對應時，中斷數據信號的發送。
14.根據權利要求11所述的相位頻率檢測器，其中，第一鎖存單元包含配置成接收第一切換元件的輸出和經反相的重置信號的第一NOR門；和並聯地與第一NOR門反向耦合併且配置成受參考信號控制的第三切換元件。
15.根據權利要求11所述的相位頻率檢測器，其中，第二鎖存單元包含與第二切換元件的輸出端耦合的第一反相器；配置成接收第一反相器的輸出和重置信號的NAND門；配置成使NAND門的輸出反相以輸出NAND門的經反相的輸出作為上升信號的第二反相器；與第二切換元件的輸出端耦合併且配置成受電源電壓控制的傳輸門；配置成接收傳輸門的輸出和經反相的重置信號的第二NOR門；配置成使NOR門的輸出反相以輸出NOR門的經反相的輸出作為經反相的上升信號的第三反相器；和反向耦合在第二切換元件和第二NOR門的輸出端之間並且配置成受經反相的參考信號控制的第四切換元件。
16.根據權利要求15所述的相位頻率檢測器，其中，在設置操作中，第二鎖存單元通過第一反相器、NAND門和第二反相器輸出上升信號並且通過傳輸門、第二NOR門和第三反相器輸出經反相的上升信號。
17.根據權利要求15所述的相位頻率檢測器，其中，在重置操作中，第二鎖存單元通過NAND門和第二反相器輸出上升信號並且通過第二NOR門和第三反相器輸出經反相的上升信號。
18.根據權利要求10所述的相位頻率檢測器，其中，第二D型觸發器通過具有與第一D型觸發器相同的對稱結構的對稱第三和第四路徑輸出下降信號和反相下降信號。
全文摘要
本發明公開了對稱D型觸發器和包含其的相位頻率檢測器。對稱D型觸發器包括第一鎖存單元和第二鎖存單元。第一鎖存單元鎖存從外部源接收的數據信號。第二鎖存單元接收來自第一鎖存單元的經鎖存的數據信號，然後輸出輸出信號和經反相的輸出信號。在第二鎖存單元中，輸出信號的路徑和經反相的輸出信號的路徑具有相互對稱的結構。由於對稱D型觸發器具有在輸出信號的路徑和經反相的輸出信號的路徑上包括相同個數的元件的對稱結構，可以消除輸出信號和經反相的輸出信號之間的相差。
文檔編號H04L7/00GK1913420SQ200610110770
公開日2007年2月14日 申請日期2006年8月11日 優先權日2005年8月12日
發明者鄭雨永 申請人:三星電子株式會社