溝渠電晶體的製作方法

2023-05-04 11:15:36 1

專利名稱：溝渠電晶體的製作方法
溝渠電晶體技術領域
本發明是有關於一種具有快速切換速度及高崩潰電壓的電晶體。
背景技術：
橫向擴散(Lateral Double-Diffused ;LD)電晶體已廣泛應用於高電壓的應用中。該橫向擴散電晶體的性能取決於漏極-源極導通電阻(RdsJ以及崩潰電壓(breakdown voltage)。例如,低Rdsm造成高切換速度,而高崩潰電壓增加電壓能力。
實現高崩潰電壓的習知技術會造成在漏極與門極之間的距離增加。然而，隨之而來將增加Rdsm,以及不必要的降低切換速度。發明內容
本發明是揭露形成裝置的方法。於一個實施例中，該方法包括提供定義有裝置區的襯底，該方法亦包括於該襯底的該裝置區內形成埋入式摻雜區，該方法復包括於該襯底的該裝置區的溝渠內形成柵極，於該溝渠的側壁上配置該·裝置的溝道，於該柵極下方配置該埋入式摻雜區，該埋入式摻雜區至該溝道的距離為該裝置的漂移長度ld，該方法復包括形成相鄰於該柵極的表面摻雜區。
於一個實施例中，本發明是揭露形成半導體裝置的方法。該方法包括提供定義有裝置區的襯底，該方法亦包括於該裝置區內提供第一及第二裝置摻雜井，該第一裝置摻雜井包括第一極性型摻雜物，而該第二裝置摻雜井包括第二極性型摻雜物。該第一裝置摻雜井的深度大於該第二裝置摻雜井的深度，該方法亦包括於該第二裝置摻雜井內形成埋入式摻雜區，該方法復包括於該襯底的該裝置區的溝渠內形成柵極，於該溝渠的側壁上配置該裝置的溝道，於該柵極下方配置該埋入式摻雜區，該埋入式摻雜區至該溝道的距離為該裝置的漂移長度U，形成相鄰於該柵極的表面摻雜區。
於又一個實施例中，本發明是揭露一種半導體裝置。該半導體裝置包括定義有裝置區的襯底。該半導體裝置亦包括於該襯底的該裝置區內的埋入式摻雜區，該半導體裝置復包括於該襯底的溝渠內的柵極，於該溝渠的側壁上配置該裝置的溝道。於該柵極下方配置該埋入式摻雜區。該埋入式摻雜區至該溝道的距離為該裝置的漂移長度U。該半導體裝置復包括相鄰於該柵極的表面摻雜區。
通過如下的描述及附圖，此處揭露的實施例等的優點及特徵會變得明顯。此外，可以理解此處所描述的各種實施例的特點是不會相互排斥，可以存在於不同的排列組合。


於圖式中，如參考符號一般是指於不同的視圖參照相同的部分。此外，所附圖式的大小均需配合本發明的原理。於如下的說明中，將參照如下的圖式來描述本發明的各種實施例，其中
圖1a是顯示裝置的實施例的剖視圖1b是顯示裝置的另一實施例的剖視圖；以及
圖2a至21是顯示形成裝置實施例的工藝的剖視圖。
具體實施方式
實施例一般是有關於半導體裝置。一些實施例中有關於裝置如低功率損耗降壓及升壓調節器、功率放大器及電源管理電路。例如，此種裝置能包含獨立的裝置、或集成電路 (IC)如微控制器或系統單晶片(SoC)。例如，該裝置或集成電路可包含或使用電子產品如揚聲器、計算機、手機及個人數字助理(PDA)。
圖1a是顯示裝置100的實施例的剖視圖。如圖所示，該剖視圖說明沿著溝道長度 Lc的裝置。如圖所示，該裝置形成於定義在襯底5上的裝置區110中。例如，該襯底為矽襯底如半導體襯底。於一個實施例中，該襯底可為P-型摻雜襯底。例如，該P型摻雜襯底為輕摻雜P型襯底。其它類型的半導體襯底亦可能是有用的。例如，該襯底可為矽鍺、鍺、鎵砷化物，或絕緣層上覆晶(COI)如絕緣層上覆矽(SOI)。該襯底可為摻雜襯底。該襯底可能會摻雜P型或η型摻雜物。該摻雜襯底可為輕摻雜襯底。提供具有其它類型的摻雜物或濃度的襯底，其包括未摻雜的襯底亦可能是有用的。
該裝置可包括具有不同摻雜濃度的摻雜區或井。例如，該裝置可包括重摻雜區、中摻雜區及輕摻雜區。該摻雜區可指定由χ-、χ及X+表示，其中X表示該摻雜的極性如P型或 η型，以及
X-=輕摻雜；
X=中摻雜；
X+=重摻雜。
輕摻雜區的摻雜濃度約低於5E13/cm3，中摻雜區的摻雜濃度大約為5E13-5E15/ cm3，重摻雜區的摻雜濃度約高於5E15/cm3。p_型摻雜可包括硼⑶、招(Al)JB (In)、或其組合，而η-型摻雜可包括磷(P)、砷(As)、銻(Sb)、或其組合。
可提供隔離區180隔離或分離該襯底的不同區。於一個實施例中，通過裝置隔離區180a，而將該裝置區隔離於其它區或裝置區。例如，該裝置隔離區包圍該裝置區。例如， 該隔離區為淺溝渠隔離(STI)區。其它類型的隔離區亦可採用。例如，隔離區可為深溝渠隔離(DTI)區。例如，該隔離區延伸約4000A (埃)的深度。提供延伸到其它深度的隔離區如O. 5-10微米(μπι)作為深溝渠隔離區亦可能是有用的。於一個實施例中，該隔離區的寬度約O. 3微米，提供具有不同深度及寬度的隔離區亦可能是有用的。
於一個實施例中，於該襯底內配置第一及第二裝置摻雜井112及114，其中包括該裝置區。於一個實施例中，該第二裝置摻雜井配置於該第一裝置摻雜井內。例如，該第一裝置摻雜井的深度大於該第二裝置摻雜井的深度。於其它實施例中，該第一裝置摻雜井實質上配置於該裝置區內。例如，該第一裝置摻雜井延伸到深度約3-5微米。例如，通過裝置的崩潰電壓及隔離要求來決定該深度。例如，該第二裝置摻雜井的深度及該第一裝置摻雜井有關該第二裝置摻雜井的相對深度應達到所需的崩潰電壓及隔離要求。提供不同深度的第一裝置摻雜井亦將可能是有用的。於一個實施例中，該第一裝置摻雜井具有第一極性型摻雜物，而該第二裝置摻雜井具有第二極性型摻雜物。
於一個實施例中，該第二裝置摻雜井作為第一極性型裝置的本體井，該第二裝置摻雜井可摻雜第二極性型摻雜物。例如，該第二裝置摻雜井的摻雜濃度可約為5E12-1E13/ cm3。例如，該第一裝置摻雜井作為該第一極性型摻雜的漂移井。該漂移井將該襯底與該本體隔離及輕摻雜漏極擴張，以提供高崩潰電壓。該第一裝置摻雜井可輕摻雜第一極性型摻雜物。例如，該第一裝置摻雜井的摻雜濃度可約為l-5E12/cm3。於η型裝置的情況下，該第一裝置摻雜井可為rT,而該第二裝置摻雜井可為p'
提供內部裝置隔離區180b以分離該裝置區為子區。該內部裝置隔離區可用以提供不同的子區作為不同類型的摻雜區如表面擴散區。例如，該內部裝置隔離區提供介於其與該裝置隔離區之間的本體區作為本體接觸區175，以偏壓該第二裝置摻雜井。例如，該本體接觸區可重摻雜第二極性型摻雜物。
例如，可於該裝置區的一側上提供該內部裝置隔離區。如圖所示，該內部裝置隔離區可沿著該柵極的寬度方向配置於該裝置區內。提供垂直於該柵極的寬度方向的內部裝置隔離區亦可能是有用的。於一些實施例中，所提供兩內部裝置隔離區可提供兩本體接觸區。 或者，該內部裝置隔離區可由該裝置區包圍。其它內部裝置隔離區的安排及配置亦可能是有用的。例如，可提供兩個以上的裝置隔離區。於其它實施例中，不提供內部裝置區。例如， 可採用與源極區毗連的本體接觸。於某些應用中，本體接觸區不需要無偏壓本體井。
於該裝置區內提供電晶體區116作為電晶體120。例如，該電晶體區是指該內部裝置隔離區。例如，於該裝置隔離區包圍該內部裝置隔離區的情況下，該電晶體區於該內部裝置隔離區內。於提供兩內部裝置隔離區的情況下，於其間配置該電晶體區。於其它實施例中，如沿著該裝置區的方向，於內部裝置隔離區的情況下，該電晶體區介於該內部隔離區及裝置隔離區之間。該電晶體區的其它配置亦可能是有用的。
該電晶體包括第一及第二源極/漏極(S/D)區150及160，是由柵極隔開。該S/ D區為襯底中的重摻雜區。於一個實施例中，該S/D區具有第一極性型摻雜物的重摻雜區。 例如，該S/D區可為n+摻雜區作為η型裝置。於一個實施例中，該第一 S/D區為源極，而該第二 S/D區為漏極。S/D區的其它配置亦是有用的。
於一個實施例中，該柵極包括柵極電極140與門極介電130。該柵極介電分離該柵極電極與該襯底。例如，該柵極電極可為多晶矽。其它類型的柵極電極材料如複合材料亦可是有用的。於一些實施例中，該柵極電極可包括多個柵極電極層以形成複合柵極電極。例如，該複合柵極電極可為非晶矽、多晶矽及鎢。該柵極電極的厚度(Te)可約為1500至4000 埃。於一個實施例中，該柵極電極的厚度(Te)可約為2000埃。其它柵極電極的厚度亦可能是有用的。
至於該柵極介電可為氧化矽。其它類型的柵極介電材料亦可能是有用的。例如， 氮氧化合物。該柵極介電為高電壓柵極介電。該柵極介電的厚度可約為100-1000埃。其它柵極介電厚度亦可能是有用的。例如，該柵極介電的厚度可取決於柵極的最大電壓(Ves)。
於一個實施例中，該電晶體為溝渠電晶體。該溝渠電晶體包括於襯底的溝渠內配置的柵極。該柵極介電襯上(line)溝渠側壁及部分該溝渠底部，以分離該柵極電極及該襯底。該溝渠具有深度DT。於一個實施例中，該深度叫深於該第一及第二裝置摻雜井的界面。 例如，該溝渠延伸該第二裝置摻雜井至該第一裝置摻雜井中，該深度Dt應足以使該柵極電極延伸至該第一裝置摻雜井中。例如，該深度Dt可能會比該裝置摻雜井的界面約O. 3微米 (μπι)更深。提供具有相對於該裝置摻雜井的界面的其它深度亦是有用的。
相鄰於該柵極的溝渠側壁形成電晶體的溝道。於一個實施例中，相鄰於該柵極的溝渠側壁從該襯底的表面至該裝置摻雜井的界面形成電晶體的溝道。該溝道長度L。為從該襯底的表面至裝置摻雜井的界面的距離。例如，該溝道長度L。可約為O. 3-3微米。其它溝道長度亦可能是有用的。例如，通過跨於該漏極及該源極的反向偏壓(BVdss)及該漏極-源極導通電阻(RdsJ來確定該溝道長度。
第一 S/D區位於該襯底相鄰於該柵極的表面。該第一 S/D區具有約2000埃的深度。其它深度亦可能是有用的。於一個實施例中，該第一 S/D區配置於該內部裝置隔離區及該柵極之間。配置該第一 S/D區於其它位置亦可能是有用的。
第二 S/D區配置於該柵極下方的襯底內，以形成埋入式S/D區。該第二 S/D區為垂直配置或偏移於該電晶體的溝道。例如，該第二 S/D區配置於深度大於該第一及第二裝置摻雜井的界面以及該第一裝置摻雜井內。於一個實施例中，該第二 S/D區配置於深度大於DT。介於該第二 S/D區及溝道(例如，該裝置摻雜井的界面)之間的距離定義該電晶體的漂移長度LD。該漂移長度Ld應足以阻止該漏極端的關閉電壓。例如，該漂移長度Ld可約為O. 5-1. 5微米。其它長度Ld亦可能是有用的。
於一個實施例中，從該柵極縱向及橫向配置該第二 S/D區。於一個實施例中，從該電晶體的溝道縱向及橫向移開該第二 S/D區。例如，該第二 S/D區包括從該溝道縱向及橫向的位移分量。因此，Ld包括該第二 S/D區的縱向及橫向的位移分量。
該橫向位移便於提供漏極連接件165，用於從該襯底的表面存取該第二 S/D區。例如，配置該漏極連接件於相鄰的柵極以及從該襯底的表面延伸至該第二 S/D區。該漏極連接件包括導電材料。於一個實施例中，該漏極連接件包括多晶矽。例如，該漏極連接件重摻雜第一極性型摻雜物。其它類型的導電材料亦可用於形成該漏極連接件。
通過柵極絕緣體隔離該漏極連接件及該柵極。於一個實施例中，該柵極絕緣體包括主柵極絕緣體145及次柵極 絕緣體135。該主柵極絕緣體可為氧化矽，而次柵極絕緣體可為氮化矽。該柵極絕緣體亦可以其它介電材料形成。其它配置的柵極絕緣體亦可能是有用的。例如，該柵極絕緣體可為單一柵極絕緣體或其它數個柵極絕緣體。
於該襯底之上可配置介電層190。據了解，附加層可介於該介電層及該襯底之間，例如，蝕刻停止層。該介電層可作為層間介電層(ILD)。例如，該介電層可為氧化娃。其它類型的介電材料如慘雜的SiO2, Boron-Doped Phosphosilicate Glass (BPSG)或 Borophosphosilicate Tetraethylorthosilicate (BPTEOS)亦可為有用的 ILD 層。
該第一 S/D區、該第二 S/D區域、該柵極電極及本體接觸區分別作為該裝置的源極、漏極、柵極及本體端。於該ILD層內提供包括接觸195及導電線(未顯示)的互連。該裝置可包括多個互連層。例如，該接觸提供連接該裝置的終端。例如，提供接觸至源極、漏極、柵極及本體接觸區。
該本體端耦合至偏壓源。於一個實施例中，該偏壓源為OV接地。耦合該本體端至其它電壓源亦可能是有用的。於一個實施例中，該本體端通常耦合至該電晶體的源極端 (或第一 S/D區)。
於一個實施例中，該裝置區為對稱的裝置區。沿著該柵極的厚度方向觀察，該裝置區是對稱的。例如，虛線分隔該裝置區兩半以互為鏡像。例如，此將產生具有兩個源極區、 兩個本體接觸區、兩個柵極及一個漏極連接件的對稱裝置。例如，該裝置為雙柵極電晶體。於其它實施例中，可提供該電晶體超過兩個柵極。該裝置的其它配置亦可能是有用的。例如，於裝置區內可提供非對稱裝置。
如上所述，目前的裝置具有較長的漂移區，而不需橫向增加裝置面積，允許該裝置操作於較低的柵極-漏極電容(Cdg)及RdsmW態。由於較高的BVdd，這將大大增加該裝置的效能及可靠性。通過縱向提供該源極，該柵極長度將不取決光刻容差。因此，可通過增加該溝渠深度、消除該橫向限制以增加該柵極長度。此外，可輕易整合製造溝渠LDMOS裝置的工藝至CMOS工藝，而不會產生額外的製造成本。
圖1b顯示裝置100的另一個實際例。該裝置相似於圖1a所示的裝置。因此，可能無法描述或詳細描述共同的組件。如圖所示，該裝置包括形成於該裝置區的第一及第二電晶體110a-b,並行f禹合該第一及第二電晶體以形成指型配置(finger configuration)。 共同耦合該電晶體相似類型的電極以形成指型配置。例如，共同耦合該電晶體的第一 S/D 區150、共同耦合該電晶體的第二 S/D區160、共同耦合該電晶體的柵極140、並且共同耦合該電晶體的本體接觸175。於其它實施例中，可以指型配置來耦合兩個以上的電晶體。以指型配置耦合電晶體可增加該裝置的驅動電流。
圖2a至21是顯示用以 形成裝置或集成電路的工藝的實施例的剖視圖。請參照圖 2a，提供襯底105。該襯底可為矽襯底如輕P型摻雜襯底。其它類型的襯底包括矽鍺或絕緣層上覆娃(silicon-on-1nsulator, SOI)亦很有用。
如圖2a所示，於襯底上定義裝置區110。雖然顯示一個裝置區，然而，據理解，該襯底可包括各類型區(未顯示)。例如，該襯底可包括對裝置的其它類型的其它裝置區。該集成電路可包括形成邏輯裝置的邏輯區。例如，根據形成集成電路的類型，該邏輯區可包括不同電壓裝置區。例如，該邏輯區可包括高電壓(HV)裝置區、中等或中間電壓(IV)裝置區及低電壓(LV)裝置區。邏輯區的其它配置亦可能是有用的。此外，亦可提供裝置區的其它類型。
通過裝置隔離區180a使其它區與該裝置分離。該裝置隔離區包圍該裝置區。於一個實施例中，該裝置區亦包括內部裝置隔離區180b以分離該裝置區為第一及第二裝置子區IlOa至110b。例如，該內部裝置隔離區包圍該第一裝置子區。於一個實施例中，該裝置隔離區及內部裝置隔離區為同心狀隔離區。例如，通過該內部裝置隔離區分離該第一及第二裝置子區、該第二裝置子區完全包圍該第一子區。於其它實施例中，配置該隔離區以提供部分包圍該第一裝置子區的第二裝置子區，如第一裝置子區的一、二或三側。隔離區的其它配置亦可能是有用的。
可提供內部裝置隔離區180b以分離裝置區為子區。該內部裝置隔離區可用以提供分離的子區為摻雜區的不同類型如表面擴散區。例如，可提供該內部裝置隔離區於該裝置區的一側，沿著該柵極的寬度方向可配置該內部裝置隔離於該裝置區內。提供該內部器件隔離地區垂直於該柵極的寬度方向亦可能是有用的。
於其它實施例中，該裝置區為對稱的裝置區。該裝置區包括內部裝置隔離區或於該裝置隔離區內的區域。該內部裝置隔離區可為同心配置於該裝置區內的隔離區。於一些實施例中，可提供兩個內部裝置隔離區於該裝置隔離區內。隔離區的其它配置亦可能是有用的。
例如，該隔離區為淺溝渠絕緣。可採用各種工藝以形成該淺溝渠絕緣區。例如，使用蝕刻及掩模技術，可蝕刻該襯底以形成填充介電材料如氧化矽的溝渠。可進行化學機械拋光(CMP)，以移除多餘的氧化及提供平面襯底上表面。亦可以使用其它工藝或材料以形成該淺溝渠絕緣。於其它實施例中，該隔離可為其它類型的隔離區。例如，該淺溝渠絕緣的深度可約為3000至4500埃。該淺溝渠絕緣的其它深度亦可能是有用的。
於該裝置區形成第一裝置摻雜井112。該第一裝置摻雜井作為該裝置的漂移井。 於一個實施例中，該第一裝置摻雜井為深裝置摻雜井。例如，第一裝置摻雜井的深度可約為 3-5微米。提供其它深度的第一裝置摻雜井亦可能是有用的。例如，第一裝置摻雜井的深度應足以產生形成於該裝置內的電晶體所需的漂移長度LD。該第一裝置摻雜井為第一極性型摻雜物作為第一極性型裝置。例如，提供η型第一裝置摻雜井作為η型裝置。形成P型第一裝置摻雜井作為P型裝置亦可能是有用的。於一個實施例中，該第一裝置摻雜井為輕摻雜井。其它摻雜濃度作為該第一裝置摻雜井亦可能是有用的。
於該裝置區內形成第二裝置摻雜井114。該第二裝置摻雜井作為該第一型電晶體的本體井。該第二裝置摻雜井為第二極性型摻雜物。於一個實施例中，該第二裝置摻雜井為輕或中摻雜裝置井。例如，該第二裝置摻雜井的摻雜濃度約為5E12-lE13/cm3。該第二裝置摻雜井的其它摻雜濃度亦可能是有用的。於一個實施例中，於該第一裝置摻雜井內形成該第二裝置摻雜井。例如，該第二裝置摻雜井具有比第一裝置摻雜井較淺的深度。例如，該深度等於形成於該裝置區內的電晶體所需的溝道長度。於一個實施例中，該第二裝置摻雜井的深度約為O. 8微米。該第二裝置摻雜井的其它深度亦可能是有用的。
為了形成裝置摻雜井，可使用曝露該裝置區的植入掩模。例如，該植入掩模為光刻掩模圖案化的光阻層。由於該裝置的隔離區可作為植入掩模，這使得增加圖案化工藝中的處理窗口以形成植入掩模。使用植入掩模，以植入摻雜物於該襯底內，以適當的劑量及能量植入摻雜物。例如，於一些實施例中，通過進行多個不同能量的植入，可形成裝置摻雜井。
用於形成該裝置摻雜井的植入工藝可兼容或相同於用於形成於該裝置內的其它相似類型的井的工藝。例如，該工藝可與目前CMOS工藝兼容，用於形成相似類型的井。例如，在同一時間可形成該第一裝置摻雜井作為深摻雜井。這使得目前CMOS植入掩模相同的光刻掩模，用以圖案化該植入掩模作為該第一裝置掩模。例如，目前CMOS植入掩模可定製包括該第一裝置摻雜井的開口。於其它實施例中，可使用分離第一裝置摻雜井以明確地訂製該第一裝置摻雜井的摻雜。在這種情況下，亦可以用相同的掩模形成該第二裝置摻雜井。
進行退火。於一個實施例中，形成該第一及第二裝置摻雜井之後進行退火。該退火從該植入擴散該摻雜物，是形成第一及第二裝置摻雜井，從而延長該裝置隔離區的底部。 於其它實施例中，可進行單獨退火作為該第一及第二裝置摻雜井。例如，形成一個摻雜井之後可進行退火。
例如，形成該裝置摻雜井之前可形成該隔離區。於其它實施例中，形成該隔離區及裝置摻雜井的其它配置亦可能是有用的。
於襯底的表面上形成硬掩模層223。於一個實施例中，該硬掩模層為氮化娃。例如，該硬掩模層的厚度可約為1500埃。於硬掩模下方可提供墊層221。例如，該墊層可為氧化矽，該墊層可能有助於改善硬掩模對襯底的附著性，該墊層的厚度約為200埃。其它類型的硬掩模層或硬掩模層及墊層的組合亦可能是有用的。
圖案化該硬掩模及墊層以形成曝露於該襯底表面的開口，該開口相應於形成該電晶體柵極的溝渠。可使用圖案化該硬掩模、軟掩模如光阻，使用光光刻掩模來圖案化該光阻以製造一個開口。為了提高光刻解析度，於該光阻下方可提供抗反射鍍層(ARC)，可採用非等向性刻蝕如離子蝕刻(RIE)轉移該光阻圖案至該硬掩模。
請參照圖2b，於襯底上形成溝渠228。於一個實施例中，使用該硬掩模作為蝕刻掩模，通過離子蝕刻形成溝渠。形成的溝渠具有比該第一及第二裝置摻雜井的界面較深的深度DT。例如，該深度可於裝置摻雜井下方約O. 3微米。相對於該裝置摻雜井的界面的其它深度亦可能是有用的。
例如，清洗該曝露的溝渠壁。例如，清洗該溝渠壁以移除任何從離子蝕刻的表面受損。於一個實施例中，通過曝露於溫度範圍約200至400°C的一段時間(約5到60秒)的氫電漿，可進行該溝渠壁的清洗，用以清洗該襯底的其它技術亦可能是有用的。例如，熱處理。在該溝渠壁上進行熱氧化以沉積氧化層。例如，通過溼蝕刻移除該氧化層。
如圖2c所示，於該曝露的溝渠壁上形成柵極介電層230。於一個實施例中，該柵極介電層為氧化矽。其它類型的柵極介電材料如氮氧化矽亦可能是有用的。於一個實施例中，通過熱處理形成該柵極介電層如熱氧化。例如，通過於氧化環境中退火該襯底，經過溼氧化形成該介電層。例如，該溼氧化溫度可約為750至900°C。例如，於溫度約1000°C進行退火。另外，通過部分溼氧化可形成該介電層。於該曝露溝渠壁上，該熱處理選擇性地形成柵極介電層。形成該柵極介電層的其它技術亦可能是有用的。該柵極介電層的厚度約為 100至1000埃。其它柵極介電層的厚度亦可能是有用的。
如圖2d所示，於襯底上形成保護層235，其是覆蓋該硬掩模與門極介電層。於後續處理期間，該保護層提供該柵極介電層保護免受損害以形成該裝置。例如，該保護層為氮化矽。關於該柵極介電層，選擇性地移除其它類型的材料亦可能是有用的。`該保護層厚度約為100至500埃。其它的保護層厚度亦可能是有用的。例如，通過化學氣相沉積(CVD)可形成該保護層。形成該保護層的其它技術亦可能是有用的。
請參照圖2e所示，於溝渠側壁上形成側壁間隔件238。於一個實施例中，關於該保護層，可選擇性地移除介電材料以形成該側壁間隔。於一個實施例中，關於該保護層及隨後形成的漏極連接器材料，可選擇性地移除該介電材料。例如，從氧化矽形成該側壁間隔件。 其它類型的間隔件材料亦可能是有用的。例如，該間隔件材料可包括氮化矽。
為了形成該側壁間隔件，於襯底上形成側壁間隔件。該側壁間隔件覆蓋該保護層並襯上該襯底上及襯上該溝渠壁。例如，通過化學氣相沉積來配置該側壁間隔件層。用於形成該側壁間隔件層的其它技術亦可能是有用的。於一個實施例中，於襯底上配置TEOS層。 該側壁間隔件層的厚度應等於該柵極電極與門絕緣層的厚度。於一個實施例中，該側壁間隔層的厚度約為3000埃。其它側壁間隔件層厚度亦可能是有用的。可進行非等向性蝕刻如離子蝕刻以移除橫向部分的側壁間隔件層，是於該溝渠側壁上形成側壁間隔件。
通過使用該側壁間隔件及硬掩模作為蝕刻掩模的離子蝕刻以蝕刻該襯底。如圖2f 所示，該蝕刻形成漏極連接件溝渠229，該漏極連接件形成在漏極連接件溝渠229中。例如， 該蝕刻移除曝露的保護層、柵極介電層及襯底，以形成該漏極連接件溝渠。該漏極連接件溝渠的深度應在該溝渠及溝道的底部之間產生所需的漂移長度LD。例如，從該襯底的表面，該漏極連接件溝渠的深度約為O. 5至5微米。其它深度的漏極連接件溝渠亦可能是有用的。
摻雜物植入於該襯底。於一個實施例中，第一極性型摻雜物植入於該襯底。於該溝渠底部，使用該側壁間隔件及硬掩模作為植入掩模，該植入形成摻雜區。進行退火以擴散及活化摻雜物，以形成埋入式摻雜區160。該埋入式摻雜區作為該裝置的埋入式漏極區。於一個實施例中，形成具有第一極性型摻雜物重摻雜的埋入式摻雜區。例如，該埋入式摻雜區具有摻雜濃度約5E15/cm3，形成具有其它摻雜濃度的埋入式摻雜區亦可能是有用的。例如， 可於能量範圍約30至60千電子伏(KeV)內進行該植入能量。例如，該植入劑量的範圍可約E15/cm2，可用於其它植入能量及/或劑量以形成該埋入式摻雜區。
請參照圖2g，於襯底上沉積漏極連接件層252。該漏極連接件層填充該漏極連接件溝渠及覆蓋襯底表面。於一個實施例中，該漏極連接件層為多晶矽。可形成該漏極連接件層為非結晶或結晶層。於一個實施例中，以第一極性型摻雜物重摻雜多晶娃層，以提供電性耦合至該埋入式摻雜區。可採用各種技術來摻雜該漏極連接件層，例如，原位摻雜或離子注入。於一個實施例中，該漏極連接件層為原位摻雜層。為了形成該漏極連接件層，如CVD 的技術均可使用。其它技術亦可能是有用的。於一個實施例中，該漏極連接件層及該柵極電極最好為相同的材料。
於一些實施例中，該漏極連接件層及該柵極電極不需要相同的材料。其它類型的材料亦可用於形成該漏極連接件層。例如，該漏極連接件層可包括導電材料如鎢。
於圖2h中，進行平坦化工藝以移除該漏極連接件層多餘的材料。於一個實施例中，進行拋光工藝如CVD，以移除該襯底表面多餘的漏極連接件材料。其它類型的平坦化工藝亦可能是有用的，以移除多餘的漏極連接件材料。於一個實施例中，平坦化工藝於該漏極連接件層及硬掩模之間產生平坦頂端面。另外，可對該漏極連接件採用過度拋光 (over-polish)，以確保移除該多餘的漏極連接件材料。例如，該過度拋光使凹進該漏極連接件材料於該硬掩模頂端面下方的溝渠。
請參照圖2i，移除該側壁間隔件。於一個實施例中，通過非等向性蝕刻如溼蝕刻來移除該側壁間隔件。該蝕刻選擇性地移除該漏極連接件165的側壁間隔件及該保護層。例如，該蝕刻採用移除該側壁間隔件的化學，留下該漏極連接件及剩餘的保護層。移除該側壁間隔件將遺留介於該溝渠側壁之間的間隙及曝露部分的漏極連接件。該間隙作為形成柵極於其內的柵極溝渠。
於曝露部分的漏極連接件上形成柵極絕緣體層245。於一個實施例中，於曝露部分的漏極連接件上選擇性地形成該柵極絕緣體層，於曝露部分的漏極連接件上採用熱工藝， 選擇性地形成該柵極絕緣體層。於一個實施例中，採用熱氧化工藝以形成氧化矽柵極絕緣體層。例如，通過溼式氧化法形成該氧化矽柵極絕緣體層。此外，通過乾式氧化法形成該氧化矽柵極絕緣體層。形成其它類型的柵極絕緣體層亦可能是有用的。該柵極絕緣體層的厚度約為1000至4000埃。其它厚度的柵極絕緣體層亦可能是有用的。
請參照圖2 j，移除該保護層以曝露該柵極介電。於一個實施例中，使用溼蝕刻移除該保護層。該溼蝕刻選擇性地移除該保護層，剩餘該柵極介電，部分的保護層仍然形成次柵極絕緣體層135。
於該襯底上形成柵極電極層242。該柵極電極層填充該柵極溝渠及覆蓋該襯底。 於一個實施例中，該柵極電極層為多晶矽。可形成該柵極電極層作為非結晶及結晶層。可採用各種技術以沉積該柵極電極層，例如，原位摻雜或離子注入。其它類型的柵極電極材料亦可能是有用的。例如，該柵極電極可為矽化鎢(WSix)。可通過CVD形成該柵極電極層。其它技術亦可能是有用的。
如圖2k所示，移除該襯底上多餘的柵極電極材料。使用平坦化工藝以移除多餘的漏極連接件材料。於一個實施例中，使用拋光工藝如CMP來移除該襯底表面上多餘的柵極電極材料。其它類型的平坦化工藝亦可能是有用的，以移除多餘的柵極電極材料。例如，該硬掩模作為平坦化工藝中的拋光停止。於一個實施例，可採用過度拋光來確定移除漏極連接件頂端上的柵極絕緣材料，以形成主柵極絕緣體145。例如，該過度拋光使該材料(柵極及漏極連接件)凹進該漏極連接件材料於該硬掩模頂端面下方的溝渠內。該過度拋光亦可能會導致於該襯底的頂端面平坦化的溝渠內的材料。
如圖所示，於該漏極連接件的任一側，沿著該溝道的寬度方向形成柵極140。於其它實施例中，該柵極包圍該漏極連接件，移除該硬掩模。於一個實施例中，使用溼蝕刻移除硬掩模。例如，使用溼蝕刻移除該墊氧化物。可於該襯底的表面上形成屏幕氧化物層，該屏幕氧化物層作為植入掩模，用於形成該第一 S/D區及本體接觸區。於另一個實施例中，該墊氧化物作為植入掩模用於形成該第一 S/D區及本體接觸區。形成該第一 S/D區及本體接觸區。以第一極性型摻雜物重摻雜該第一 S/D區，而以第二極性型摻雜重摻雜該本體接觸區。 使用具有分離植入掩模的分離植入工藝來形成該第一 S/D區及本體接觸區。
以其它特定形式可實施其揭露，在不背離其精神及必要特徵。因此，上述實施例可於各方面考量，而不限 制此處所揭露。因此，通過附加的權利要求表示其揭露的範圍，而不是由上述說明表示，以及所有變更必須擬接受其中權利要求的等效的意義及範圍內。
權利要求
1.一種形成裝置的方法，包括 提供定義有裝置區的襯底； 於該襯底的該裝置區內形成埋入式摻雜區； 於該襯底的該裝置區的溝渠內形成柵極，其中，於該溝渠的側壁上配置該裝置的溝道，於該柵極下方配置該埋入式摻雜區，其中，該埋入式摻雜區至該溝道的距離為該裝置的漂移長度Ld;以及 形成相鄰該柵極的表面摻雜區。
2.根據權利要求1所述的形成裝置的方法，其中，通過裝置隔離區包圍該裝置區。
3.根據權利要求2所述的形成裝置的方法，其中，該裝置區包括一個或多個內部裝置區，是將該裝置區分割成多個子裝置區。
4.根據權利要求3所述的形成裝置的方法，其中，該裝置區包括 第一裝置摻雜井； 第二裝置摻雜井，該第二裝置摻雜井具有與該溝道的溝道長度Lc相同的深度；以及 其中，該第一裝置摻雜井的深度大於該第二裝置摻雜井的深度。
5.根據權利要求4所述的形成裝置的方法，其中，該第一裝置摻雜井包括第一極性型摻雜物，而該第二裝置摻雜井包括第二極性型摻雜物。
6.根據權利要求5所述的形成裝置的方法，其中，實質上配置該第二裝置摻雜井於該第一裝置摻雜井內。
7.根據權利要求6所述的形成裝置的方法，其中，形成柵極於該溝渠內，包括 於該第一及第二裝置摻雜井內形成該溝渠，該溝渠具有第一及第二部分； 於該溝渠內形成漏極連接件； 於該溝渠的該第一部分內的該漏極連接件的任一側形成柵極絕緣體；以及 於該溝渠的該第一部分內的該柵極絕緣體的任一側形成柵極電極。
8.根據權利要求7所述的形成裝置的方法，其中，形成該溝渠包括 形成該溝渠的該第一部分，該第一部分的深度大於該第一及第二裝置摻雜井的界面，其中，該第一部分的曝露側壁內襯有柵極介電層； 於該柵極介電層上襯上保護層； 於該溝渠的該第一部分的側壁上形成側壁間隔件，留下部分該第一部分未填充；以及蝕刻該第一裝置摻雜井內的該襯底，以形成該溝渠的該第二部分，該側壁間隔件作為蝕刻掩模。
9.如權利要求8所述的形成裝置的方法，其中，形成該漏極連接件包括於該溝渠內填充漏極連接件層。
10.如權利要求9所述的形成裝置的方法，其中，形成該柵極絕緣體包括 移除該側壁間隔件，該側壁間隔件的該移除留下介於該溝渠的該側壁之間的間隙以及曝露部分該漏極連接件；以及 形成柵極絕緣體層於該漏極連接件的該曝露部分。
11.根據權利要求10所述的形成裝置的方法，其中，形成該柵極電極包括 除了該柵極絕緣體所保護的該部分以外，移除該保護層，該剩餘的保護層形成第二柵極絕緣體；於溝渠的該側壁之間的該間隙填充柵極電極層； 平坦化該柵極電極層，其中，該柵極電極層的頂端面實質上與該襯底的頂端面共平面。
12.—種形成裝置的方法，包括 提供義有裝置區的襯底； 於該裝置區內提供第一及第二裝置摻雜井，其中，該第一裝置摻雜井的深度大於該第二裝置摻雜井的深度； 於該第二裝置摻雜井內形成埋入式摻雜區； 於該襯底的該裝置區的溝渠內形成柵極，其中，於該該溝渠的側壁上配置該裝置的溝道，於該柵極下方配置該埋入式摻雜區，其中，該埋入式摻雜區至該溝道的距離為該裝置的漂移長度Ld;以及 形成相鄰該柵極的表面摻雜區。
13.根據權利要求12所述的形成裝置的方法，其中，該第二裝置摻雜井的深度等於該溝道的溝道長度Lc。
14.根據權利要求13所述的形成裝置的方法，其中，該第二裝置摻雜井實質上配置於該第一裝置摻雜井內。
15.根據權利要求14所述的形成裝置的方法，其中，形成柵極於該溝渠內包括 於該第一及第二裝置摻雜井內形成該溝渠，該溝渠包括第一及第二部分； 於該溝渠內形成漏極連接件； 於該溝渠的該第一部分內的該漏極連接件的任一側形成柵極絕緣體；以及 於該溝渠的該第一部分內的該柵極絕緣體的任一側形成柵極電極。
16.根據權利要求15所述的形成裝置的方法，其中，形成該溝渠包括 形成該溝渠的該第一部分，該第一部分的深度大於該第一及第二裝置摻雜井的界面，其中，該第一部分的曝露側壁內襯有柵極介電層； 於該柵極介電層上襯上保護層； 於該溝渠的該第一部分的側壁上形成側壁間隔件，留下部分該第一部分未填充；以及蝕刻該第一裝置摻雜井內的該襯底，以形成該溝渠的該第二部分，該側壁間隔件作為蝕刻掩模。
17.根據權利要求16所述的形成裝置的方法，其中，形成該漏極連接件包括於該溝渠內填充漏極連接件層。
18.根據權利要求17所述的形成裝置的方法，其中，形成該柵極絕緣體包括 移除該側壁間隔件，該側壁間隔件的該移除留下介於該溝渠的該側壁之間的間隙以及曝露部分該漏極連接件；以及 於該漏極連接件的該曝露部分形成柵極絕緣體層。
19.根據權利要求18所述的形成裝置的方法，其中，形成該柵極電極包括 除了該柵極絕緣體所保護的該部分以外，移除該保護層，該剩餘的保護層形成第二柵極絕緣體； 於該溝渠的該側壁之間的該間隙內填充柵極電極層；以及 平坦化該柵極電極層，其中，該柵極電極層的頂端面實質上與該襯底的頂端面共平面。
20.—種半導體裝置，包括定義有裝置區的襯底； 於該襯底的該裝置區內的埋入式摻雜區； 於該裝置區中的溝渠內的柵極，其中，於該溝渠的側壁上配置該裝置的溝道，於該柵極下方 配置該埋入式摻雜區，其中，該埋入式摻雜區至該溝道的距離為該裝置的漂移長度Ld ;以及 相鄰該柵極的表面摻雜區。
全文摘要
本發明涉及溝渠電晶體。本發明還揭露一種形成裝置的方法。提供一種定義有裝置區的襯底，於該襯底的該裝置區內形成埋入式摻雜區，於該襯底的該裝置區的溝渠內形成柵極，於該溝渠的側壁上配置該裝置的溝道，於該柵極下方配置該埋入式摻雜區，該埋入式摻雜區至該溝道的距離為該裝置的漂移長度LD，形成相鄰該柵極的表面摻雜區。
文檔編號H01L21/336GK103021860SQ20111041739
公開日2013年4月3日 申請日期2011年12月14日 優先權日2011年9月21日
發明者S·馬修, P·R·維爾馬 申請人:新加坡商格羅方德半導體私人有限公司