用銅製造高電容量電容器的方法及其結構的製作方法
2023-04-24 05:14:06 2
專利名稱：用銅製造高電容量電容器的方法及其結構的製作方法
技術領域：
本發明涉及集成電路及製造半導體器件的工藝。本發明特別提供了一種方法和器件，用於製造具有金屬—絕緣體—金屬電容器結構的金屬互連結構，該MIM電容器結構用於混合信號器件。舉例來說，本發明已被應用到銅金屬鑲嵌結構，例如用於混合信號處理器件的雙層鑲嵌結構上。而且將會發現，本發明具有更加廣闊的適用範圍。例如，本發明可被應用於微處理器器件、存儲器器件、專用集成電路器件及其他各類互連結構。
背景技術：
集成電路或「IC」已經從在單個矽晶片上製造少數互連器件發展到數百萬個器件。當前的IC所提供的性能與複雜度遠遠超過當初的想像。為了提高複雜度和電路密度(即在給定晶片面積內所能容納的器件的數量)，最小器件特徵尺寸，也被稱為器件的「幾何形狀(geometry)」，隨著每一代IC已經變得更小，現在正製造具有小於四分之一微米線寬的半導體器件。
提高電路密度不僅提高了IC的複雜度及性能，還給用戶提供了更低成本的元件。IC製造設備可能要花費上億甚至幾十億美元。每件製造設備有一定的晶片產量，而每一晶片上將有一定數量的IC。因此，通過把IC上的單個器件做得更小，在每個晶片上可以製造更多的器件，因而提高了製造設備的產量。把器件做得更小是很有挑戰性的，因為在IC製造中所用的每一個工藝都有極限。也就是說，一個給定的工藝一般只向下適用到某一特徵尺寸，然後，或者需要改變工藝，或者需要改變器件布局。此類極限的一個例子是形成交替的金屬與電介質層的能力，其中，金屬層不以噪聲的形式彼此進行相互作用。
舉例來說，平行板電容器結構已經被使用。此類的結構在R.Liu等在Proc.2000 IITC，pp.111-113(2000)中的一篇題目為「Single Mask Metal-Insulator-Metal(MIM)Capacitor with Copper Damascene Metallization forSub-0.18μm Mixed Mode Signal and System-On-a-Chip(SoC)Applications(以銅鑲嵌金屬化的單掩膜MIM電容器用於0.18微米以下混合模式信號及系統晶片(SoC)應用)」中被描述。R.Liu等大致地描述了平行板電容器的設計。平行板電容器設計經常使用兩個較大的電極，以及中間夾著的電容器電介質。這其中有很多限制。例如此類設計經常需要佔用很大的面積以提供混合模式集成電路器件所需的電容量。貫穿在本說明書，特別是在下文，描述了這些以及其它的限制。
從以上所述，可以看出，需要一種改進的用於處理半導體器件的技術。
發明內容
根據本發明，提供了用於製造半導體器件的技術，包括方法。更具體地講，本發明提供了一種方法和設備，用於製造具有MIM電容器結構的金屬互連結構，該MIM電容器結構用於混合信號器件。舉例來說，本發明已被應用到銅金屬鑲嵌結構，例如用於混合信號處理器件的雙層鑲嵌結構上。而且將會發現，本發明具有更加廣闊的適用範圍。例如，本發明可被應用於微處理器器件、存儲器器件、專用集成電路器件及其他各類互連結構。
在一個特定實施例中，本發明提供了一種用於製造包括例如金屬—絕緣體—金屬結構的電容器結構的集成電路器件的方法。此方法包括提供一個襯底，包括覆蓋的一定厚度的第一絕緣材料。襯底是半導體晶片，例如矽晶片等。此方法包括在第一絕緣材料的一定厚度與電介質材料區域內形成多個開口。每一開口具有一定的寬度與高度。此方法包括形成覆蓋多個開口中的每一個的暴露表面的阻擋層。用金屬層填充每一個開口，金屬層基本佔有每個開口的整個區域，以形成多個金屬結構。每一金屬結構具有一定的寬度和高度。此方法還包括平坦化金屬層表面。此方法還包括在所述區域上製作圖案，以暴露每個金屬結構，以暴露覆蓋每個金屬結構的阻擋層。形成電容器電介質層，覆蓋每一個被暴露的阻擋層結構。此方法也包括形成第二金屬層，它覆蓋在覆蓋阻擋層結構的電容器電介質層上。每一金屬層結構、覆蓋的電容器絕緣層以及第二金屬層形成一個電容器結構。此方法平坦化第二金屬層。
在另一個特定實施例中，本發明提供了一種用於製造包括電容器結構的集成電路器件的方法。此方法包括提供半導體襯底，例如矽晶片。此方法包括在半導體襯底上形成覆蓋的一定厚度的第一絕緣材料，並定義電容器區域和互連區域。根據本發明，電容器和互連最好用共同的工藝形成。此方法還包括在第一絕緣材料的一定厚度和第一絕緣材料的電容器區域內形成多個開口。每個開口具有一定的寬度和高度。此方法包括在互連區域中，在第一絕緣材料的一定厚度內形成多個開口，以及，在電容器區域和互連區域形成覆蓋多個開口中的每一個的暴露的表面的阻擋層。每一個開口用金屬材料填充。金屬材料基本佔有每個開口的整個區域，以形成多個金屬結構。每個金屬結構具有一定的寬度和高度。此方法平坦化每個金屬結構的表面區域。此方法包括在電容器區域製作圖案，暴露出每個金屬結構上的阻擋層，以在除多個金屬結構和阻擋層之外的電容器區域內形成開口。多個金屬結構和阻擋層形成電容器的第一電極結構。此方法還包括形成覆蓋每個暴露的阻擋層結構的絕緣層，以給電容器形成電容器電介質，和用覆蓋絕緣層的第二金屬層填充電容器區域內的開口以形成電容器的第二電極結構。在優選實施例中，平坦化第二金屬層。
此外，本發明提供了一種改進的半導體集成電路器件結構。此器件結構包括一個襯底。襯底上覆蓋一定厚度的第一絕緣材料。電容器區域位於第一絕緣材料的一定厚度之內，並從第一絕緣材料的下表面延伸到第一絕緣材料的上表面。電容器區域具有從下表面延伸到上表面的寬度。在某些實施例中，此寬度可以略有改變。此結構包括至少在電容器區域內覆蓋著襯底的接觸區域。下電容器極板由多個在電容器區域內定義並連接到接觸區域的垂直金屬結構形成。多個垂直金屬結構中的每一個都具有一定的寬度和高度。多個垂直金屬結構中的每一個沿著每個垂直金屬結構的高度的長度方向基本相互平行。形成阻擋金屬層，覆蓋多個垂直金屬結構中的每一個的暴露表面。電容器電介質層覆蓋每個垂直金屬結構上的阻擋層的每一個暴露表面。用金屬材料在覆蓋電容器電介質層的電容器區域內形成上電容器極板。在優選實施例中，此器件結構還具有從上電容器極板形成的平坦化的表面。
相對於傳統技術，利用本發明取得了很多益處。例如，本技術提供了使用依賴於傳統技術的工藝的便利。在某些實施例中，此方法提供了更高的每晶片管芯產率。此外，此方法提供了和傳統工藝技術兼容的工藝，基本上無須對傳統的設備和工藝進行修改。依賴於此實施例，可以取得這些益處中的一個或更多個。貫穿本說明書，特別是在下文，將描述這些和其他的益處。
參考下面的詳細描述和附圖，能夠更完整地理解本發明的各種附加目標、特徵和優點。
圖1到圖6示出了根據本發明的實施例，形成集成電路的簡化的方法。
圖1示出為了形成內建鑲嵌結構，澱積了IMD和金屬阻擋物，為MIM電容器構建了微能路陣列。
圖2示出和傳統的雙鑲嵌銅互連工藝一樣，生成銅籽晶、電鍍和CMP。
圖3示出澱積了一層電介質之後，隨後用光刻製作圖案，以打開要構建MIM電容器的區域。
圖4示出了選擇性地刻蝕電介質並剝除殘留的抗蝕劑，該工藝剩下了獨立的銅微能路。
圖5示出了圖4的俯視圖。
圖6示出了為了共形地澱積MIM電容器電介質、上金屬電極，並進行CMP以使上電極和IMD共平面。
具體實施例方式
根據本發明，提供了用於製造半導體器件的技術，包括方法和最終得到的結構。本發明特別提供了一種方法和設備，用於製造具有MIM電容器結構的金屬互連結構，該MIM電容器結構用於混合信號器件。舉例來說，本發明已被應用到銅金屬鑲嵌結構，例如用於混合信號處理器件的雙層鑲嵌結構上。而且將會發現，本發明具有更加廣闊的適用範圍。例如，本發明可被應用於微處理器器件、存儲器器件、專用集成電路器件及其他各類互連結構。
根據本發明的一個實施例的一種方法可以被簡要提供如下1.提供半導體襯底；2.形成覆蓋半導體襯底表面的電介質層；3.形成覆蓋電介質層的導電層；4.使用鑲嵌工藝對導電層進行圖案化，以形成覆蓋電介質層的互連結構；5.形成覆蓋導電層的層間電介質層；6.在層間電介質層上製作圖案，以形成將被用於電容器結構的多個開口和鑲嵌接線結構；7.在開口和鑲嵌接線結構內形成阻擋金屬層，其中，阻擋金屬層連接到圖案化的導電層；8.用金屬材料填充覆蓋阻擋金屬層的開口，直到超出或者基本與層間電介質層的表面平齊的高度。
9.平坦化過量的金屬層；10.形成覆蓋平坦化層表面的光刻膠；11.在光刻膠上製作圖案，以形成覆蓋多個金屬結構表面的暴露區域；12.暴露多個金屬結構中的每一個，每個金屬結構具有一定高度和寬度，並暴露出阻擋金屬層結構；13.形成覆蓋阻擋金屬層結構的絕緣層；14.形成覆蓋絕緣層的金屬層，它覆蓋阻擋金屬層，以便用絕緣層和多個金屬結構形成電容器結構；
15.平坦化金屬層；16.按照需要執行其他步驟。
以上步驟序列提供了根據本發明的一個實施例的一種方法。也可以提供其他方法，其中，增加步驟，去掉一個或更多個步驟，或者以不同的順序提供一個或更多的步驟，而不偏離權利要求的範圍。如示出的那樣，本方法提供了多個定義了電容器結構的垂直結構，還提供了一種使用類似工藝的互連結構。貫穿本發明，特別是在下文，可以找到本方法的進一步的細節。
根據本發明的另一個實施例的一種方法可以被簡要提供如下1.提供半導體襯底；2.形成覆蓋半導體襯底表面的電介質層；3.形成覆蓋電介質層的導電層；4.使用鑲嵌工藝在導電層上製作圖案，以形成覆蓋電介質層的互連結構；5.形成覆蓋導電層的層問電介質層；6.在層間電介質層上製作圖案，以形成將被用於電容器結構的多個開口。
7.在開口內形成阻擋金屬層，其中，阻擋金屬層連接到製作了圖案的導電層；8.通過用金屬材料填充覆蓋阻擋金屬層的開口直到超出或者基本與層間電介質的表面平齊的高度，形成下電容器極板；9.平坦化過量的金屬層；11.形成覆蓋平坦化金屬層和層間電介質的電介質層；12.形成覆蓋平坦化層表面的光刻膠；13.在光刻膠上製作圖案，以形成覆蓋多個金屬結構表面的暴露區域；14.去除電容器區域內的一部分層間電介質，以暴露出多個金屬結構中的每一個，包括阻擋層部分；15.形成覆蓋阻擋金屬層結構的絕緣層，以定義電容器電介質；16.形成覆蓋絕緣層的金屬層，它覆蓋阻擋金屬層，以定義電容器的上極板；17.平坦化金屬層；18.按照需要執行其他步驟。
以上步驟序列提供了根據本發明的一個實施例的一種方法。也可以提供其他方法，其中，增加步驟，去掉一個或更多個步驟，或者以不同的順序提供一個或更多的步驟，而不偏離權利要求的範圍。如示出的那樣，本方法提供了多個定義了電容器結構的垂直結構。貫穿本發明，特別是在下文，可以找到本方法的進一步的細節。
圖1到圖6示出了根據本發明的實施例，形成集成電路的簡化的方法。這些圖僅僅是例子，它們不應該不恰當地限制權利要求的範圍。本領域普通技術人員將能發現很多變化、修改和其他方案。如示出的那樣，此方法從提供襯底101開始。襯底可以是矽晶片、包括絕緣體上的矽的多層結構等。此方法包括形成覆蓋襯底的絕緣層103(例如，二氧化矽、氟化氧化矽，應用材料公司商用名為Black Diamond，Dow Chemical商用名為SiLK及其它電介質材料)。形成電介質層105，覆蓋絕緣層。在電介質層上製作圖案，金屬材料107填充製作了圖案的電介質材料。在金屬填充材料和製作了圖案的電介質材料之間可以形成阻擋金屬層。此處，金屬材料可以是銅等，製作了圖案的電介質材料可以是二氧化矽、氟化氧化矽、應用材料公司商用名為Black Diamond，Dow Chemical商用名為SiLK及其它電介質材料。阻擋金屬層可以是鈦、氮化鈦、鉭、氮化鉭、鎢及其合金、鉬、氮化鎢及氮化鉬。平坦化方法平整或者平坦化金屬和電介質材料層的上表面。當然，本領域普通技術人員將能發現很多變化、修改和其他方案。
此方法還包括形成覆蓋的一定厚度109的第一絕緣材料，它用作層間電介質。在某些實施例中，可以形成阻擋金屬層和/或套蓋層，覆蓋金屬層。此方法包括在第一絕緣材料的一定厚度和電介質材料的區域內形成多個開口111。每個開口具有一定的寬度和高度。某些開口111最好位於定義了電容器結構的區域內。此外，某些開口119在定義了互連結構的區域內形成。此方法包括形成覆蓋多個開口中的每一個的暴露表面的阻擋層121。阻擋金屬層可以是任何合適的材料，例如鈦、氮化鈦、鉭、氮化鉭、鎢及其合金、鉬、氮化鎢及氮化鉬。
參考圖2，每個開口被用金屬層201填充，金屬層201基本上佔有每個開口的整個區域，以形成多個金屬結構。每個金屬結構具有一定的寬度和高度。此方法還平坦化金屬層的表面203。此方法最好使用和用於銅互連等的傳統雙鑲嵌結構類似的技術。如示出的那樣，在這一點上，此方法使用相同的工藝步驟形成電容器結構和互連結構。
該方法還包括在電容器區域305製作圖案，以暴露出每個金屬結構。此處，此方法澱積覆蓋金屬微能路結構的表面的電介質層301。形成用作硬掩膜的光刻膠材料303，覆蓋電介質層的表面。光刻膠材料被曝光並製作圖案。選擇性刻蝕工藝暴露覆蓋每個金屬結構的阻擋層401，如圖4所示。在除金屬結構以外的電容器區域內形成開口403。選擇性刻蝕工藝使用C4F8、CO、O2、CF4、N2、Ar、SF6、CHF3，也可用CH3F、C4F6、C2F6或它們的組合。隨後，光刻膠材料被剝除。當然，本領域普通技術人員將能發現很多變化、修改和其他方案。參考圖5，示出了俯視圖500。此處，阻擋金屬層包圍每個金屬結構。每個金屬結構是獨自豎立的，並具有帶平坦表面的自由端。每個金屬結構基本等高，並且也以陣列空間結構提供。每個金屬結構的底部部分連接到下層金屬的連接區域。
此方法包括形成覆蓋每個暴露阻擋層結構的電容器電介質層601，如圖6所示。電介質層可以是PE CVD氮化物或其它合適的低溫電介質。電介質層最好是PE CVD氮化矽，它具有用於0.18微米設計規則的600到800埃的厚度。此方法還包括形成覆蓋電容器電介質層的第二金屬層603，電容器電介質層覆蓋阻擋層結構。提供第二金屬層作為填充材料。此類材料最好是電鍍或者澱積的銅。然後把銅平坦化。依賴於此實施例，可以有其他的修改、變化和其他方案。
可以理解，這裡的例子和實施例僅用於說明的目的，據此，各種修改和變化將對本領域熟練技術人員有所啟示，並被包括在本申請和所附權利要求的精神和範圍以內。
權利要求
1.一種用於製造包括電容器結構的集成電路器件的方法，此方法包括提供一個襯底，包括覆蓋的一定厚度的第一絕緣材料；在第一層絕緣材料的一定厚度與電介質材料區域內形成多個開口，每一開口具有一定的寬度與高度；形成覆蓋多個開口中的每一個的暴露表面的阻擋層；用金屬層填充每一個開口，金屬層基本佔有每個開口的整個區域，以形成多個金屬結構，每一金屬結構具有一定的寬度和高度；平坦化金屬層表面；在所述區域上製作圖案，暴露每個金屬結構，以暴露覆蓋每個金屬結構的阻擋層；形成覆蓋每一個暴露的阻擋層結構的絕緣層；和形成第二金屬層，它覆蓋在覆蓋阻擋層結構的電容器絕緣層上，從而每一金屬層結構、覆蓋的電容器絕緣層以及第二金屬層形成一個電容器結構；和平坦化第二金屬層。
2.如權利要求1所述的方法，其中，金屬結構基本是由銅材料或鎢或鋁組成。
3.如權利要求1所述的方法，其中，絕緣層是氮化矽或PE CVD氮化矽。
4.如權利要求1所述的方法，其中，絕緣層被保持在低於400攝氏度的溫度。
5.如權利要求1所述的方法，還包括和一個或多個所述形成集成電路的步驟同時，在第一絕緣材料內形成雙鑲嵌互連結構。
6.如權利要求1所述的方法，其中，阻擋金屬層包含氮化鉭。
7.如權利要求1所述的方法，其中，第二金屬層包含鎢，鎢填充由多個金屬結構佔據的區域。
8.如權利要求1所述的方法，其中，製作圖案包括選擇性地去除一部分第一絕緣材料，以暴露出多個金屬結構。
9.如權利要求8所述的方法，其中，選擇的去除使用從C4F8、CO、O2、CF4、N2、Ar、SF6、CHF3、CH3F、C4F6或C2F6中選取的刻蝕劑。
10.如權利要求1所述的方法，其中，集成電路是混合模式信號器件。
11.一種半導體集成電路器件結構，包括襯底；覆蓋襯底的一定厚度的第一絕緣材料；位於第一絕緣材料的一定厚度之內的電容器區域，電容器區域從第一絕緣材料的下表面延伸到第一絕緣材料的上表面，電容器區域具有一個寬度，該寬度從下表面延伸到上表面；至少在電容器區域內覆蓋襯底的接觸區域；由多個在電容器區域內定義並連接到接觸區域的垂直金屬結構形成的下電容器極板，多個垂直金屬結構中的每一個都具有一定的寬度和高度，多個垂直金屬結構中的每一個沿著每個垂直金屬結構的高度基本相互平行；阻擋金屬層，覆蓋多個垂直金屬結構中的每一個的暴露表面；電容器電介質層，覆蓋每個垂直金屬結構上的阻擋層的每個暴露表面；和用金屬材料在覆蓋電容器電介質層表面的電容器區域內形成的上電容器極板；和從上電容器極板形成的平坦化的表面。
12.如權利要求11所述的器件，其中，金屬材料填充在第一絕緣材料的一定厚度內定義的電容器區域。
13.如權利要求11所述的器件，其中，電容器電介質層包含氧化物。
14.如權利要求12所述的器件，其中，下電容器極板包含銅材料。
15.如權利要求11所述的器件，其中，下電容器極板、電容器電介質和上電容器極板定義了用於混合信號器件的金屬—絕緣體—金屬電容器。
16.如權利要求11所述的器件，還包括在第一絕緣材料的一定厚度內定義的互連區域，互連區域在電容器區域之外。
17.一種用於製造包括電容器結構的集成電路器件的方法，此方法包括提供半導體襯底；在半導體襯底上形成覆蓋的一定厚度的第一絕緣材料；定義電容區域和互連區域；在第一層絕緣材料的一定厚度與第一絕緣材料的電容器區域內形成多個開口，每一開口具有一定的寬度與高度；在互連區域內，在第一絕緣材料的一定厚度內形成多個開口；在電容器區域和互連區域形成覆蓋多個開口中的每一個的暴露的表面的阻擋層；用金屬材料填充每一個開口，金屬材料基本佔有每個開口的整個區域，以形成多個金屬結構，每一金屬結構具有一定的寬度和高度；平坦化每個金屬結構的表面區域；在電容器區域形成圖案，暴露出每個金屬結構上的阻擋層，以在除多個金屬結構和阻擋層之外的電容器區域內形成開口，多個金屬結構和阻擋層形成電容器的第一電極結構；形成覆蓋每個暴露的阻擋層結構的絕緣層，以給電容器形成電容器電介質；用覆蓋電容器絕緣層的第二金屬層填充電容器區域內的開口，以形成電容器的第二電極結構；和平坦化第二金屬層。
18.如權利要求17所述的方法，其中，第二金屬層包含銅材料。
19.如權利要求17所述的方法，其中，金屬材料是銅填充材料。
20.如權利要求17所述的方法，其中，電容器具有預定的電容量。
全文摘要
本發明公開了用銅製造高電容量MIM電容器的方法及其結構。一種改進的包括襯底的半導體集成電路器件結構。襯底上覆蓋一定厚度的第一絕緣材料。電容器區域位於一定厚度的第一絕緣材料內，並從其下表面延伸到上表面。電容器具有從下表面延伸到上表面的寬度。該結構包括至少在電容器區域覆蓋襯底的接觸區域。下電容器極板由多個垂直金屬結構形成。每一個垂直金屬結構都具有寬度和高度，都沿著每個垂直金屬結構的高度基本相互平行。阻擋金屬層覆蓋每個垂直金屬結構的暴露表面。電容器電介質層覆蓋垂直金屬結構上的阻擋層的每個暴露表面。用金屬材料在覆蓋電容器電介質層的電容器區域內形成上電容器極板。
文檔編號H01L21/02GK1635625SQ20031012296
公開日2005年7月6日 申請日期2003年12月30日 優先權日2003年12月30日
發明者寧先捷 申請人:中芯國際集成電路製造(上海)有限公司