帶有至少兩個彼此絕緣的元件的集成電路裝置及其生產方法
2023-04-24 02:30:21
專利名稱：帶有至少兩個彼此絕緣的元件的集成電路裝置及其生產方法
在半導體技術中，特別是MOS-技術使用溝槽絕緣，它在基片內以一個很窄的絕緣區域使元件彼此電學分離。作為溝槽絕緣通常使用長溝槽，它由SiO2完全填充。溝槽的深度通常大致相應於當前技術的最小結構尺度。
體洩漏電流可由溝槽絕緣抑制。如果絕緣層和導電層設置在溝槽上表面，那麼在上表面可能基於寄生的MOS-元件產生洩漏電流。同樣這種洩漏電流也必須通過溝槽絕緣抑制。
為了改善溝槽絕緣的絕緣性能，在溝槽絕緣區域內插入一些摻雜區域，它阻止導電通道的形成。在一般情況下這種摻雜區域通過離子注入產生。然而這種離子注入影響彼此絕緣的元件的參數。
此外已有人建議，增大在溝槽底部範圍內的溝槽橫斷面。被絕緣的元件在基片的上表面設置(見DE3809218Al)。
因此這項發明以下面的任務為基礎，提出一種集成電路裝置，其中至少兩個元件以空間節約的方式彼此絕緣，並且避免元件性能的損害，該損害是由於絕緣所須的離子注入而產生的。除此以外應給出一種用於生產這種集成電路裝置的方法。
這些任務將依照發明通過一個根據權利要求1的集成電路裝置以及根據權利要求3的方法得以解決。本發明的改進結構由從屬權利要求得出。
依照本發明的集成電路裝置在一個半導體基片中集成。半導體基片主要由單晶矽或者SOI-基片的單晶矽層組成。
在半導體基片中設置一個溝槽，它從一個半導體基片的主面延伸進半導體基片。至少一個溝槽的側壁設有絕緣結構，它使得第一元件和第二元件絕緣。帶有絕緣結構的溝槽側面有一個突起，故而在溝槽底部區域裡的溝槽寬度比在主面區域的要大。
第一元件被設置在主面上，第二元件被設置在溝槽底部。絕緣結構覆蓋在兩個元件之間設置的側壁上。在突起範圍裡絕緣結構厚度的增加使得沿著側壁有可能形成的寄生MOS-元件有很高的臨界電壓，致使在工作電壓下沒有漏電流在側壁表面產生。
絕緣結構從主面延伸至溝槽底部。在此，絕緣結構的厚度，即絕緣結構垂直於側壁的延伸，在突起區域裡比在主面上要大。按照發明的絕緣結構的橫向延伸在基片裡比在基片主面上的要大。由此，該絕緣結構的絕緣功能，將優於在主面的整個深度上有固定的橫向延伸的絕緣結構。
由於絕緣結構在溝槽側壁被設置，第一元件和第二元件可以如此設置，使其在主面上的投影內直接相鄰。由於第一元件設置在主面而第二元件設置在溝槽底部，並且絕緣結構在兩者之間的溝槽側壁設置，故而它們彼此之間被絕緣。絕緣結構的阻塞特性在此是可調節的，特別通過其在突起區域裡的厚度。
這項發明有利於用來建立一種存儲單元裝置。為此集成電路裝置包括多個性質相同的條形溝槽，這些溝槽基本平行分布。溝槽側壁各自在溝槽底部的區域有突起，並且各自設有一個絕緣結構。存儲單元裝置的多個串連聯接的MOS-電晶體各自在兩個相鄰溝槽之間的主面上以及溝槽底部上被設置。通過使用自對準的製造方法，能夠以每個存儲單元需要面積2F2製造這種存儲單元，在此F為當前技術的最小結構尺度。
為製造依照發明的電路結構，在基片的主面上產生一個溝槽，它在溝槽底部範圍內的寬度大於在主面上的寬度。在溝槽側壁的突起可以以不同的方式製成。一種方法是，溝槽通過等離子腐蝕產生，在此腐蝕是在這樣一種參量範圍進行，即產生所謂的「彎曲效應」(也稱為「Bowing」)。人們把這種情況理解為在溝槽側壁下部區域的突起，它是在矽的等離子腐蝕時壓力提高到超過實現各向異性腐蝕的壓力的情況下出現的。彎曲效應(即Bowing)已眾所周知，例如在M.Engelhardt，S.Schwarzl，J.Electrochem.Soc.，卷.134，1985頁(1987)以及VLSI Electronics Microstructure Science，卷8，Plasma Prcocessing forVLSI N.G.Einspruch和D.M.Brown，Chapter 5，Academic PressInc.，Orlando，1984，124等數頁。同樣，這種效應(即所謂的「Bowing」)也可通過射頻功率減小到低於其在進行各向異性腐蝕的射頻功率時觀察到。代替上述矽腐蝕產生彎曲的其它可能的方法是用射頻功率小於500W的HBr，O2，NF3，或者用射頻功率小於50W的CBrF3。
另一種方法，該種溝槽側壁可以通過各向異性和各向同性腐蝕過程的聯合得以實現。尤其在第一腐蝕階段中，進行一個各向異性的等離子腐蝕過程；和在第二腐蝕階段中，進行一個各向同性的等離子腐蝕過程，或者進行一個各向同性的溼法腐蝕。各向異性的等離子腐蝕方法可以如此進行，即它將腐蝕產物沉積在形成的溝槽的側壁，它被稱為側壁鈍化層。在矽中的溝槽腐蝕中，這種側壁鈍化層由類氧化物組成。側壁鈍化層的厚度向溝槽底部逐漸減小。由此在各向同性的第二腐蝕階段，溝槽側壁的上部區域被保護以免受腐蝕，而突起僅僅在溝槽底部區域形成。
為形成絕緣結構，溝槽首先用第一絕緣層填充。通過對基片材料選擇的各向異性腐蝕，第一絕緣層又被腐蝕。在此絕緣材料的腐蝕剩餘物存留在溝槽突起裡。它基本上填滿突起。通過澱積和帶有基本上共形的邊緣覆蓋的第二絕緣層各向異性的腐蝕，在溝槽側壁產生絕緣隔離牆。這些隔離牆與在突起中保留的腐蝕殘餘物一起各自形成絕緣結構。按照這種方法，絕緣結構以與溝槽自對準的方式形成，即沒有使用需調節與溝槽對準的掩模。溝槽可以以最小寬度F形成(F是相應技術下的最小寬度)。絕緣結構的橫向尺度，通過突起垂直於溝槽側壁的深度以及通過形成隔離牆的第二絕緣層的厚度確定。突起優先以半徑＜F/4形成。隔離牆的寬度最好同樣以＜F/4形成。由此在主面上的一個元件和在溝槽底部的一個元件之間的絕緣電壓可以提高了接近2倍於僅使用隔離牆做為絕緣結構時的值。
下面藉助於附圖和實施例進一步闡述這項發明。
圖1示出一個帶有溝槽的基片，溝槽的側面在溝槽底部的區域有突起。
圖2示出溝槽填滿第一絕緣層後的基片。
圖3示出在第一絕緣層被腐蝕後的基片，腐蝕殘餘物遺留在突起裡。
圖4示出在隔離牆形成後的基片。
圖5至圖10示出這種存儲單元裝置製造的步驟。
圖5示出一個在第一個溝道離子注入後的基片。
圖6示出在溝槽腐蝕，第二個溝道離子注入以及絕緣結構形成後的基片。
圖7示出字導線形成後的基片。
圖8示出在圖形7中帶有VIII-VIII標記的通過矽基片的斷面。
圖9示出在圖形7中帶有IX-IX標記的通過矽基片的斷面。
圖10示出一個在圖形7所示的矽基片的俯視圖。
在圖形中的表示法不是按比例的。
例如由單晶矽組成的一個基片1有一個主面2。一種溝槽掩膜例如TEOS(沒有圖示)被覆蓋在主面2上。在使用溝槽掩膜做為腐蝕掩膜的情況下，在基片1上腐蝕出一個溝槽3(見圖1)。溝槽3在垂直於主面2方向的尺度為例如F。溝槽3在溝槽底部區域有突起3』。因此溝槽3的寬度在溝槽底部區域比在主面2上的要大。溝槽3在主面2上有一個例如F的寬度。而在突起3』的區域最大寬度為F+2F/4。F為在當時技術條件下最小可生產的結構大小。例如F為0.4μm。
帶有突起3』的溝槽3，例如通過在壓力＞15毫乇的範圍用CBrF3的等離子體腐蝕或者在壓力＞100毫乇的範圍用HBr、O2、NF3的等離子體腐蝕產生。在這種壓力下突起3』通過彎曲效應形成。
另一種方法是，溝槽3通過在壓力範圍＞100毫乇時用HBr、O2、NF3的或者在壓力範圍＞15毫乇時用CBrF3的各向異性等離子體腐蝕方法，和在壓力範圍＞500毫乇時用NF3的各向同性等離子腐蝕方法的結合產生。通過各向同性的等離子體腐蝕方法，形成突起3』。在各向異性的等離子腐蝕中，在溝槽3側壁澱積的側壁鈍化層，在各向同性等離子體腐蝕方法中，保護溝槽3的上部區域。
形成帶有突起3』的溝槽3的另一種可能性由一個用例如在壓力範圍＞100毫乇時用HBr、O2、NF3或者在壓力範圍＞15毫乇用CBrF3的各向異性的等離子體腐蝕方法和一個各向同性溼法化學腐蝕，例如用膽鹼的水溶液或者KOH相結合而形成。同樣在這種情況下，溝槽側壁的上部區域通過側壁鈍化層防止各向同性腐蝕的侵襲。各向同性的腐蝕導致形成突起3』。
緊接著一個例如由SiO2組成的第一絕緣層被澱積在主面2上。第一絕緣層4完全填充溝槽3。第一絕緣層4，例如用一種CVD方法，被澱積最小為F的厚度，即為0.4μm(見圖2)。
接著進行平面化，藉此，基片1的主面2露出。平面化例如是通過對第一絕緣層的等離子體輔助腐蝕或化學機械拋光(CMP)進行的。
在選擇矽的各向異性的腐蝕方法中，遺留下來的第一絕緣層4被腐蝕。在此在溝槽底部的矽表面被露出。SiO2的腐蝕殘餘物4』遺留在突起3』裡。在壓力範圍50至500毫乇內，腐蝕例如用CHF3、CF4、Ar進行(見圖3)。
第二絕緣層例如由SiO2組成以基本上保形的邊緣覆蓋被沉積。第二絕緣層例如用TEOS-CVD方法以例如40nm的厚度被澱積。通過例如在壓力範圍從50至500毫乇，用CHF3，CF4，Ar的各向異性的腐蝕，隔離牆5在溝槽3的側壁由第二絕緣層形成。隔離牆5有大約40nm的厚度。在溝槽3相互對立的側壁上的隔離牆5之間溝槽底部被裸露(見圖4)。
第一元件在主面2上產生，第二元件在溝槽底部產生。例如元件是MOS-電晶體。第一元件和第二元件，通過在溝槽3所立側壁之間設置的絕緣結構被隔絕，這種絕緣結構是由相應的隔離牆5和腐蝕殘餘物4』組成。如果一個導電層在隔離牆5的表面被設置，則在兩個元件之間產生一個寄生的MOS-元件，由於在突起3』區域裡絕緣結構的厚度，元件有一個超過15V的臨界電壓，這就是說遠遠高於MOS-電晶體通常的工作電壓。
接下來，根據圖5至圖10闡述一個帶有改進垂直絕緣的只讀存儲單元裝置的製造。這個只讀存儲單元裝置包括做為存儲單元例如MOS-電晶體，這些電晶體按照各個存儲單元各自所存儲的信息具有不同的臨界電壓。
為在由例如單晶矽組成的基片11上製造只讀存儲單元裝置，首先在基片11的主面12上產生一個絕緣結構，該結構限定用於只讀存儲單元裝置的範圍(沒有圖示)。基片11例如為p-摻雜，帶有摻雜物濃度諸如1016cm-3。
然後，藉助於光刻的方法，MOS-電晶體的耗盡-溝道區域被限定。藉助能量為50keV和劑量為4×1012cm-2的砷離子的第一溝道注入，形成耗盡-溝道13(見圖5)。在使用0.4μm的工藝時，耗盡-溝道13平行於主面12的尺度為，例如0.6μm×0.6μm。
藉助TEOS方法，在SiO2層澱積至例如200nm的厚度後，通過藉助光刻的方法使SiO2層圖形化，形成一個溝槽掩膜(沒有圖示)。在使用溝槽掩膜做為腐蝕掩膜的情況下，長溝槽14通過例如用Cl2的各向異性的腐蝕被腐蝕。長溝槽14有諸如0.6μm的深度。耗盡-溝道13的寬度通過長溝槽14的腐蝕被對準。因此溝槽掩膜相對於耗盡-溝道13的對準是非臨界的。
長溝槽14的寬度在0.4μm的工藝中為0.4μm。相鄰長溝槽14之間的間距同樣為0.4μm。長溝槽14的長度取決於存儲單元裝置的大小並且長度例如為130μm。
在長溝槽14底部區域，長溝槽14的側壁有突起14』。通過例如用膽鹼水溶液的各向同性腐蝕，形成這些突起。垂直於長溝槽14的側壁，這些突起14』有一個最大深度例如100nm。
帶有突起14』的長溝槽14通過一個第一絕緣層的CVD-沉積被填滿。接下來藉助於選擇性的各向異性等離子體腐蝕或者化學機械拋光(CMP)，實現通過平面化，使主面2再次露出。通過用例如CHF3，CF4，Ar的選擇矽的各向異性腐蝕，使第一絕緣層被腐蝕。與此同時長溝槽14的底部被露出。在突起14』的區域裡遺留下SiO2的腐蝕殘餘物15，它填滿突起14』。
藉助於光刻的方法，接下來在長溝槽14底部限定將要製造MOS-電晶體的耗盡-溝道區域。藉助一個用例如砷As的第二通道離子注入，並且能量諸如50keV，劑量例如為4×1012cm-2，耗盡-溝道16在長溝槽14的底部產生(見圖6)。相鄰長溝槽6之間的區域在此通過溝槽掩膜被掩蔽。由於耗盡-溝道16的限定，在此對準是非臨界的。第二溝道離子注入自動對準相關長溝槽14的側壁。
接下來溝槽掩膜用溼化學法例如NH4F/HF去掉。通過用TEOS-方法澱積另一個SiO2層以及接下來的各向異性腐蝕，在長溝槽14的側壁由SiO2形成隔離牆17。各向異性的腐蝕用例如CHF3，CF4，Ar進行。隔離牆17和腐蝕殘餘物15共同形成絕緣結構，它使相鄰的MOS-電晶體彼此絕緣。
在一個犧牲的氧化層(Sacrificial-Oxid)的生長和腐蝕之後，一個柵氧化層18生長至厚度諸如10nm。柵氧化層18在長溝槽14的底部和在長溝槽14之間的主面12上被設置。(見圖7，圖8，它表示通過圖7帶有VIII-VIII標誌的斷面，和圖9，它表示通過圖7帶有IX-IX標誌的斷面。在圖7所示的斷面在圖8和圖9中各自被表示為VII-VII)。
一個多晶矽層被澱積在整個面上，厚度為例如400nm。通過在光刻工藝階段圖形化多晶矽層，字導線19被形成，它沿著主面12例如垂直於長溝槽14分布。字導線19的寬度和間距各相當於一個最小結構尺度F，例如F＝0.4μm。字導線19如此分布，即在長溝槽14的底部形成的耗盡-溝道16分別在字導線19的下面被設置。
接下來源極/漏極-離子注入，用例如砷As能量為諸如25keV和劑量為諸如5×1015cm-2進行。通過源極/漏極-離子注入，摻雜區域20在長溝槽14的底部和長溝槽14之間的主面上被產生。摻雜區域20各做為兩個沿著一行設置的相鄰的MOS-電晶體共同的源極/漏極。通過源極/漏極-離子注入字導線19同時被摻雜。
通過另一個SiO2層的澱積和各向異性的腐蝕，字導線19的側壁被隔離牆21所覆蓋。源極/漏極-離子注入對字導線19以自對準的方式進行。由於摻雜區域20被摻雜為同耗盡-溝道13，16相同的導電類型，在限定在方向上平行於長溝槽14分布的耗盡-溝道時，對準是非臨界的。根據相鄰字導線19的距離，相鄰長溝槽14的距離以及長溝槽14的尺寸，平行於主面12的摻雜區域20的面積最大為F×F，即為例如0.4μm×0.4μm。
每兩個相鄰摻雜區域20和其之間設置的字導線19形成一個MOS-電晶體。各是由兩個摻雜區域20和在其中間設置的字導線形成的一行串接的MOS-電晶體，它們在長溝槽14的底部以及長溝槽14之間被設置。在長溝槽14的底部所設置的MOS-電晶體，和在相鄰長溝槽14之間所設置的MOS-電晶體，通過由隔離牆17和腐蝕殘餘15共同形成的絕緣結構絕緣。這種絕緣結構有一個最大約150nm的厚度，所以在長溝槽14側壁所形成的寄生MOS-電晶體的臨界電壓足夠高，以至於使洩漏電流被抑制。
在只讀存儲單元裝置的邊緣，每一行設有兩個接口。兩個接口之間，在每一行所設的電晶體是串接的(沒有圖示)。通過這些接口，每一行的MOS-電晶體可以按「NAND」結構格式控制。
如果人們注意到，每一個摻雜區域20是用於兩個毗鄰的MOS-電晶體的源極/漏極-區域，那麼每一個MOS-電晶體平行於長溝槽14走向的長度為兩個F。MOS-電晶體的寬度各個為F。製造條件規定的由一個MOS-電晶體所形成的一個存儲單元的面積因此為2F2。沿著一個字導線19的相鄰存儲單元，它們的輪廓Z1，Z2在圖10的俯視圖中用粗線標出，在主面2上的投影這些單元直接彼此臨界。存儲單元Z1在長溝槽14的底部被設置，而存儲單元Z2在兩個相鄰長溝槽14之間的主面12上被設置。通過在兩個在高度上垂直錯開的平面內設置相鄰的存儲單元，排列密度被提高，而相鄰存儲單元之間的絕緣性能沒有惡化。
只讀存儲單元裝置的程序設計，通過第一溝道離子注入和第二溝道離子注入進行。耗盡-溝道13，16僅僅為這些MOS-電晶體而形成，這些MOS-電晶體被賦予第一邏輯值。其它MOS-電晶體被賦予第二邏輯值。
只讀存儲單元裝置通過澱積中間氧化物，接觸孔腐蝕以及金屬層的澱積和結構化來完成。這種大家熟悉的工序步驟在此沒再敘述。
權利要求
1.集成電路裝置，-其中，一個第一元件和一個第二元件在半導體基片(1)中被集成，-其中，一個溝槽(3)在半導體基片(1)中被設置，它從半導體基片(1)的主面(2)延伸至半導體基片(1)裡，它備有一種絕緣結構(4』，5)，使得第一元件和第二元件絕緣，-其中，至少溝槽(3)的一個側壁有一個突起(3』)，故而溝槽(3)的寬度在溝槽底部區域比在主面(2)上的區域大，-其中，在與側壁鄰界的並且在主面(2)的垂直方向上，絕緣結構(4』，5)從主面(2)延伸至溝槽底部，在此，絕緣結構(4』，5)的厚度在突起(3』)區域比在主面(2)上的要大，-其中，第一元件在主面(2)以及第二元件在溝槽底部被設置。
2.根據權利要求1的集成電路裝置，-其中，設有多個相同的條形溝槽(14)，它們基本上平行分布，它們的側壁在溝槽底部區域有突起(14』)，並且它們的側壁各自設有一個絕緣結構(14』，17)，-其中，在相鄰溝槽(14)之間的主面(12)上和在溝槽底部，各設置一個存儲單元裝置的多個串接的MOS-電晶體。
3.帶有至少兩個相互絕緣元件的集成電路裝置的製造方法，-其中，一個溝槽(3)在半導體基片(1)的主面(2)上被產生，它在溝槽底部區域至少一個側壁上有一個突起(3』)，在此溝槽寬度比在主面(2)上的要大，-其中，一個絕緣結構(4』，5)在帶有突起(3』)的側壁上被產生，它從主面(2)延伸至溝槽底部，並且在突起(3』)區域比在主面上要厚，-其中，一個第一元件和一個第二元件在半導體基片(1)裡如此被產生，即它們通過絕緣結構(4』，5)彼此絕緣，-其中，第一元件在半導體基片的主面(2)上以及第二元件在溝槽底部被產生。
4.根據權利要求3的方法，-其中，為產生溝槽(3)，一個腐蝕工藝以兩個腐蝕步驟進行，各向異性腐蝕在第一腐蝕步驟進行並且各向同性腐蝕在第二腐蝕步驟進行。
5.根據權利要求4的方法，-其中，一個各向異性的等離子體腐蝕方法在第一腐蝕步驟中進行，一個各向同性的等離子體腐蝕方法或一個各向同性的溫法腐蝕在第二步驟進行，
6.根據權利要求3至5之一的方法，-其中，溝槽(3)做為長溝槽被產生，-其中，為形成絕緣結構(4』，5)，溝槽(3)被一個第一絕緣層(4)填充，-其中，通過選擇相應半導體基片(1)的各向異性腐蝕，第一絕緣層(4)被腐蝕，在此腐蝕殘餘(4』)遺留下來，它主要填滿突起(3』)，-其中，通過澱積和各向異性的腐蝕基本上保形邊緣覆蓋的第二絕緣層，一個隔離牆(5)至少在溝槽(3)的側壁被產生，它和腐蝕殘餘(4』)共同形成絕緣結構。
7.根據權利要求6的方法，-其中，產生許多長溝槽(14)，它們基本平行分布，在溝槽底部區域其側壁有突起(14』)，並且它們的側壁每個都設有絕緣結構(15，17)，-其中，存儲單元裝置的多個串接的MOS-電晶體在相鄰長溝槽(14)之間的主面(12)上和在溝槽底部形成。
全文摘要
一個帶有至少兩個元件的集成電路裝置在基片上包括一種在元件之間的絕緣結構(4』,5),該結構至少覆蓋溝槽(3)的一個側壁,並且其在溝槽底部比在溝槽頸部要厚。其中元件被設置在基片上部表面以及溝槽底部的不同平面裡。絕緣結構形成元件之間的垂直絕緣。
文檔編號H01L27/112GK1190490SQ96195393
公開日1998年8月12日 申請日期1996年6月24日 優先權日1995年7月10日
發明者F·勞, W·克勞斯內德爾, M·恩格哈特 申請人:西門子公司