發送裝置以及包含該發送裝置的收發系統的製作方法

2023-04-24 09:38:56 4

本發明涉及發送裝置以及包含該發送裝置的收發系統。

背景技術：

發送裝置所採用的源串聯終端(sst：sourceseriestermination)通過將該發送裝置側的輸出驅動器、終端電阻和信號線串聯連接而構成，能夠高速(例如10gbps以上)發送大振幅(例如1000mvdpp)的信號。採用了sst的發送裝置(以下記作「sst發送裝置」)具有輸出驅動器，該輸出驅動器的輸出阻抗是可變的，該輸出驅動器從分別具有能夠進行電阻值的變更的構造的第1輸出電路和第2輸出電路之間的連接點輸出信號。

此外，sst發送裝置還具有複製驅動器。該複製驅動器包含作為第1輸出電路的複製的第1複製電路和作為第2輸出電路的複製的第2複製電路。對於第1複製電路的電路電阻值，與第1輸出電路的電阻值設定相互連動地設定為與該第1輸出電路的電阻值相同的值，能夠輸出與該設定的電阻值對應的第1試驗電壓。此外，對於第2複製電路的電路電阻值，與第2輸出電路的電阻值設定相互連動地設定為與該第2輸出電路的電阻值相同的值，能夠輸出與該設定的電阻值對應的第2試驗電壓。

而且，sst發送裝置分別調整第1複製電路和第2複製電路各自的電阻值以使第1試驗電壓和第2試驗電壓分別接近目標值或收於目標範圍內。分別與該第1複製電路和第2複製電路的電阻值設定連動，還分別調整第1輸出電路和第2輸出電路的電阻值。由此，將輸出驅動器的輸出阻抗設定為目標值或設定為收於目標範圍內(參照專利文獻1、2)。

現有技術文獻

專利文獻

專利文獻1：歐州專利第1471702號說明書

專利文獻2：日本特開2007－121288號公報

非專利文獻

非特許文獻1：danfroelich、「pciexpress2.0electricalspecificationoverview」、[online]、2006年、pci-sigdecemberpcietechnicalseminar、[平成28年1月8日檢索]、internet658afc7f66d880868b6b70f6d11e759>

非特許文獻2：鈴木克彥、「pciexpressの規格動向と測定ソリューション」、[online]、2015年6月24日、[平成28年1月8日檢索]、internet

技術實現要素：

發明要解決的問題

發明者對現有的sst發送裝置進行了研究，其結果，發現了如下這樣的問題。即，發現了在想要在使用sst發送裝置的通信中謀求高速化時，有時半導體基板上所形成的sst發送裝置的佔有面積(裝置佔有面積)增大，其結果，sst發送裝置的製造成本提高。

本發明正是為了解決上述問題而完成的，其目的在於提供一種具有用於有效地實現抑制發送裝置中的伴隨通信速度的高速化的負荷電容的增加和抑制半導體基板上的由於該負荷電容的增加的抑制而引起的裝置佔有面積的增加這雙方的構造的發送裝置和包含該發送裝置的收發系統。

用於解決問題的手段

本實施方式的發送裝置是sst發送裝置，為了解決上述課題，具有輸出驅動器、複製驅動器、基準電壓生成部、第1選擇部、第2選擇部、比較部和控制部。輸出驅動器從輸出端輸出信號，所以包含第1輸出電路和第2輸出電路。第1輸出電路具有能夠進行第1電位端和輸出端之間的第1電阻值的變更的構造。第2輸出電路設置於第2電位端和輸出端之間，且具有能夠進行第2電位端和輸出端之間的第2電阻值的變更的構造。複製驅動器是與輸出驅動器連動的該輸出驅動器的複製，包含：第1複製電路，其電路電阻值與第1輸出電路相互連動地被設定為第1電阻值；以及第2複製電路，其電路電阻值與第2輸出電路相互連動地被設定為第2電阻值。由此，複製驅動器能夠進行與在第1複製電路中設定的第1電阻值對應的第1試驗電壓的輸出、及與在第2複製電路中設定的第2電阻值對應的第2試驗電壓的輸出。基準電壓生成部輸出多個基準電壓。第1選擇部和第2選擇部輸出從多個基準電壓選擇出的任意一個，該多個基準電壓從基準電壓生成部輸出。比較部在第1動作期間中，輸出第1比較結果信號，該第1比較結果信號表示對從第1選擇部選擇性地輸出的第1試驗電壓和從第2選擇部選擇性地輸出的第1基準電壓的大小進行比較後的結果。此外，比較部在與第1動作期間不同的第2動作期間中，輸出第2比較結果信號，該第2比較結果信號表示對從第1選擇部選擇性地輸出的第2試驗電壓和從第2選擇部選擇性地輸出的第2基準電壓的大小進行比較後的結果。控制部調整與第1複製電路連動的第1輸出電路的第1電阻值和與第2複製電路連動的第2輸出電路的第2電阻值，所以根據第1和第2比較結果信號，分別調整第1複製電路的第1電阻值和第2複製電路的第2電阻值。具體而言，控制部依次輸入從比較部輸出的第1比較結果信號和第2比較結果信號，並根據這些第1和第2比較結果信號來設定第1和第2試驗電壓。即，在第1試驗電壓的設定中，將利用第1比較結果信號表示的電壓電平的第1試驗電壓設定為與第1基準電壓對應的目標值或目標範圍內。另一方面，在第2試驗電壓的設定中，將利用第2比較結果信號表示的電壓電平的第2試驗電壓設定為與第2基準電壓對應的目標值或目標範圍內。

發明效果

根據本實施方式的發送裝置，能夠實現抑制伴隨通信速度的高速化的發送裝置中的負荷電容的增加和抑制由於該負荷電容的增加的抑制而引起的半導體基板上的裝置佔有面積的增加這雙方。

附圖說明

圖1是示出輸出驅動器10的結構的圖。

圖2是示出複製驅動器20的結構的圖。

圖3是示出具有發送裝置1和接收裝置2的收發系統1的結構的圖。

圖4是示出輸出驅動器10的片15的第1結構例的圖。

圖5是示出輸出驅動器10的片15的第2結構例的圖。

圖6是示出複製驅動器20的片25的結構例的圖。

圖7是示出輸出驅動器10的片15的第3結構例的圖。

圖8是示出輸出驅動器10的片15的第4結構例的圖。

圖9是示出複製驅動器20的片25的結構例的圖。

具體實施方式

(本發明實施方式的說明)

首先，分別單獨列舉本發明的實施方式的內容進行說明。

(1)本實施方式的發送裝置是sst發送裝置，作為第1方式，具有輸出驅動器、複製驅動器、基準電壓生成部、第1選擇部、第2選擇部、比較部和控制部。輸出驅動器從輸出端輸出信號，所以包含第1輸出電路和第2輸出電路。第1輸出電路具有能夠進行第1電位端和輸出端之間的第1電阻值的變更的構造。第2輸出電路設置於第2電位端和輸出端之間，且具有能夠進行第2電位端和輸出端之間的第2電阻值的變更的構造。複製驅動器是與輸出驅動器連動且是該輸出驅動器的複製，包含：第1複製電路，其與第1輸出電路相互連動，其電路電阻值被設定為第1電阻值；以及第2複製電路，其與第2輸出電路相互連動，其電路電阻值被設定為第2電阻值。由此，複製驅動器能夠進行與在第1複製電路中設定的第1電阻值對應的第1試驗電壓的輸出、及與在第2複製電路中設定的第2電阻值對應的第2試驗電壓的輸出。基準電壓生成部輸出多個基準電壓。第1選擇部和第2選擇部輸出從由基準電壓生成部輸出的多個基準電壓中所選擇的任意基準電壓。比較部在第1動作期間中，輸出第1比較結果信號，該第1比較結果信號表示對從第1選擇部選擇性地輸出的第1試驗電壓和從第2選擇部選擇性地輸出的第1基準電壓的大小進行比較後的結果。此外，比較部在與第1動作期間不同的第2動作期間中，輸出第2比較結果信號，該第2比較結果信號表示對從第1選擇部選擇性地輸出的第2試驗電壓和從第2選擇部選擇性地輸出的第2基準電壓的大小進行比較後的結果。控制部為了調整與第1複製電路連動的第1輸出電路的第1電阻值和與第2複製電路連動的第2輸出電路的第2電阻值，根據第1和第2比較結果信號，分別調整第1複製電路的第1電阻值和第2複製電路的第2電阻值。具體而言，控制部依次輸入從比較部輸出的第1比較結果信號和第2比較結果信號，並根據這些第1和第2比較結果信號來設定第1和第2試驗電壓。即，在第1試驗電壓的設定中，將利用第1比較結果信號表示的電壓電平的第1試驗電壓設定為與第1基準電壓對應的目標值或目標範圍內。另一方面，在第2試驗電壓的設定中，將利用第2比較結果信號表示的電壓電平的第2試驗電壓設定為與第2基準電壓對應的目標值或目標範圍內。

(2)作為可應用於上述第1方式的第2方式，可以是，複製驅動器包含設置於第1複製電路和第2複製電路之間的基準電阻器。在該情況下，複製驅動器從第1複製電路和基準電阻器的連接點輸出第1試驗電壓，並且從第2複製電路和基準電阻器的連接點輸出第2試驗電壓。

(3)此外，本實施方式的收發系統作為其一個方式，具有上述第1和第2方式中的至少任意一個方式的發送裝置；以及接收裝置，其接收從該發送裝置輸出的信號。

以上，該[本發明實施方式的說明]的欄中所列舉的各方式能夠分別應用於剩餘的全部方式、或這些剩餘方式的全部組合。

[本發明的實施方式的詳細情況]

以下，參照附圖詳細說明本實施方式的發送裝置和收發系統的具體構造。另外，本發明不限定於這些例示，而通過權利要求來表示，是指包含與權利要求同等的意思和範圍內的所有變更。此外，在附圖的說明中，對相同的要素標記相同的標號，並省略重複的說明。

首先，對本發明的發明人研究出本發明的原委進行說明，然後對實施方式的發送裝置的結構進行說明。

圖1是示出輸出驅動器10的結構的圖。sst發送裝置的輸出驅動器10將包含第1單位電路13和第2單位電路14的結構作為1個單位(片15)，將多個片15相互並列連接。分別在多個片15中，在第1電位端(電源電位端vdd)和輸出端16之間設置第1單位電路13，在第2電位端(接地電位端vss)和輸出端16之間設置第2單位電路14。第1單位電路13和第2單位電路14有時共用一部分的電路。輸出驅動器10能夠從輸出端16輸出信號。

第1輸出電路11包含多個片15各自的第1單位電路13，設置於電源電位端vdd和輸出端16之間。該第1輸出電路11的電路電阻值(電源電位端vdd和輸出端16之間的第1電阻值)是可變的，利用多個第1單位電路13中的被驅動的第1單位電路13的數量進行調整。此外，第2輸出電路12包含多個片15各自的第2單位電路14，設置於接地電位端vss和輸出端16之間。第2輸出電路12的電路電阻值(接地電位端vss和輸出端16之間的第2電阻值)是可變的，利用多個第2單位電路14中的被驅動的第2單位電路14的數量進行調整。即，能夠通過調整多個片15中的被驅動的片15的數量，來調整輸出驅動器10的輸出阻抗。

圖2是示出複製驅動器20的結構的圖。複製驅動器20用於校正輸出驅動器10的輸出阻抗。複製驅動器20將包含第1單位電路23和第2單位電路24的結構作為1個單位(片25)，將多個片25相互並列連接。複製驅動器20的第1單位電路23是輸出驅動器10的第1單位電路13的複製。複製驅動器20的第2單位電路24是輸出驅動器10的第2單位電路14的複製。

複製驅動器20的第1複製電路21是輸出驅動器10的第1輸出電路11的複製。即，第1複製電路21包含多個片25各自的第1單位電路23，其電路電阻值與第1輸出電路11相互連動地被設定為與該第1輸出電路相同的值。因此，第1複製電路21的電阻值是可變的，利用多個第1單位電路23中的被驅動的第1單位電路23的數量進行調整。

複製驅動器20的第2複製電路22是輸出驅動器10的第2輸出電路12的複製。即，第2複製電路22包含多個片25各自的第2單位電路24，其電路電阻值與第2輸出電路12相互連動地被設定為與該第2輸出電路相同的值。因此，第2複製電路22的電阻值是可變的，利用多個第2單位電路24中的被驅動的第2單位電路24的數量進行調整。

在第1複製電路21和第2複製電路22之間設置有基準電阻器26。設第1複製電路21和基準電阻器26的連接點的電壓為第1試驗電壓v21、第2複製電路22和基準電阻器26的連接點的電壓為第2試驗電壓v22。這些第1試驗電壓v21和第2試驗電壓v22是分別與第1複製電路21和第2複製電路22的電阻值對應的值，且是與多個片25中的被驅動的片25的數量對應的值。

因此，sst發送裝置中，調整複製驅動器20的第1複製電路21和第2複製電路22各自的電阻值以使得第1試驗電壓v21和第2試驗電壓v22分別接近目標值或收於目標範圍內。而且，與這樣的第1複製電路21和第2複製電路22各自的電阻值調整動作連動，同樣還調整了輸出驅動器10的第1輸出電路11和第2輸出電路12各自的電阻值。由此，輸出驅動器10的輸出阻抗能夠設定為目標值或設置為目標範圍內。

上述專利文獻1、2所公開的現有的sst發送裝置具有：第1比較部，其比較第1試驗電壓v21和第1基準電壓的大小；以及第2比較部，其比較第2試驗電壓v22和第2基準電壓的大小，以分別將從複製驅動器20輸出的第1試驗電壓v21和第2試驗電壓v22設定為目標值或設定為目標範圍內。即，現有的sst發送裝置具有2個比較部。

但是，在使sst發送裝置與pciexpress(註冊商標)的gen3以上對應的情況下，輸出驅動器需要實現大約40種的ffe(feedforwardequalizer：前饋均衡器)強度。ffe強度表示用於施加預失真的輸出電壓的強度，通過組合預加重(pre-emphasis)或去加重(de-emphasis)和前衝(preshoot)來實現，該預失真用於預先補償與輸出驅動器的輸出端連接的傳輸路徑的失真(參照非專利文獻1、2)。

因此，與pciexpress的gen3以上對應的輸出驅動器構成為產生多個種類的輸出電壓，並且將輸出阻抗調整為目標值或目標範圍內，所以存在片數增加的傾向。

另一方面，為了與pciexpress的下一代的gen4對應，輸出驅動器需要以如16gbps的高速進行動作(參照非專利文獻2)，所以該sst發送裝置中的負荷電容伴隨輸出驅動器的高速動作而容易增加。因此，為了抑制伴隨通信速度的高速化的負荷電容的增加，期望抑制輸出驅動器和複製驅動器各自的片數量的增加。

當減少片數時，在半導體基板上形成sst發送裝置時，輸出驅動器和複製驅動器各自的佔有面積變小，所以可期待sst發送裝置的製造成本下降。但是根據發明者的研究，半導體基板上的發送裝置整體的佔有面積增加，其結果可知，sst發送裝置的製造成本提高。對於這一點，在下面進行進一步說明。

在輸出驅動器和複製驅動器各自的片數量較少時，不得不使得輸出驅動器的可設定的輸出阻抗的解析度變粗。此外，也不得不使得從複製驅動器輸出的試驗電壓的解析度變粗。在這樣的情況下，在利用比較部比較從複製驅動器輸出的試驗電壓和基準電壓的大小時，在基準電壓僅為1個時，有時無法判斷試驗電壓是否比基準電壓大，輸出驅動器的輸出阻抗不滿足要求規格。

與此相對，在基準電壓為2個時，能夠利用比較部判斷試驗電壓是否位於2個基準電壓之間，所以在此點上是優選的。但是，由於從複製驅動器輸出的試驗電壓的解析度粗，所以需要增大2個基準電壓之間的差。於是，輸出驅動器的輸出阻抗的要求規格的上限值和下限值與2個基準電壓之間的裕量變小，所以要求比較部是高精度的(即，偏差小，解析度高)。

在半導體基板上形成這樣的高精度的比較部時的必要面積大。例如，在與專利文獻1所公開的假定了3gbps左右的發送速率的sst發送裝置比較時，在按照16gbps的發送速率進行動作的sst發送裝置中，不得不使得比較部的必要面積飛躍性地增大。在發明者的實際設計例中，有時比較部的面積比複製驅動器的面積大。

如上所述，在想要謀求通信速度的高速化以與pciexpress的gen4等對應時，為了抑制sst發送裝置中的負荷電容的增加，期望抑制輸出驅動器和複製驅動器各自的片數的增加。關於此點，在半導體基板上形成發送裝置時，在輸出驅動器和複製驅動器各自的必要面積變小的方面是優選的。但是，不得不使得輸出驅動器的可設定的輸出阻抗的解析度變粗，此外，也不得不使得從複製驅動器輸出的試驗電壓的解析度變粗，所以要求比較部是高精度的，比較部的必要面積增加。因此，在半導體基板上形成具有這些輸出驅動器、複製驅動器和比較部等的發送裝置時，有時整體的必要面積增加，成本提高。半導體製造工藝的微細化越進步，這樣的問題變得越顯著。

本實施方式正是根據如以上所述的發明者的研究而完成的。圖3是示出具有發送裝置1和接收裝置2的收發系統(本實施方式的收發系統的一例)100的結構的圖。本實施方式的發送裝置1具有輸出驅動器10、複製驅動器20、基準電壓生成部30、第1選擇部40、第2選擇部50、比較部60和控制部70。

輸出驅動器10具有圖1所示的結構，從輸出端16輸出應送出到接收裝置2的信號tx_data(經由信號輸入端子160而取入到輸出驅動器10的信號)。複製驅動器20具有圖2所示的結構，用於與基準電阻器26一起校正輸出驅動器10的輸出阻抗。

基準電壓生成部30輸出多個基準電壓。基準電壓生成部30可以包含在電源電位端vdd和接地電位端vss之間串聯設置的多個電阻器。在該情況下，基準電壓生成部30能夠輸出被這些多個電阻器電阻分割而生成的多個基準電壓。

第1選擇部40將從第1試驗電壓v21和第2試驗電壓v22選擇出的一方輸出到比較部60，該第1試驗電壓v21和第2試驗電壓v22從複製驅動器20輸出。第2選擇部50將從多個基準電壓選擇出的任意的基準電壓輸出到比較部60，該多個基準電壓從基準電壓生成部30輸出。

比較部60比較從第1選擇部40選擇性輸出的第1試驗電壓v21和從第2選擇部50選擇性輸出的第1基準電壓v31的大小，輸出表示該比較結果的第1選擇結果信號。此外，比較部60比較從第1選擇部40選擇性輸出的第2試驗電壓v22和從第2選擇部50選擇性輸出的第2基準電壓v32的大小，輸出表示該比較結果的第2選擇結果信號。

比較部60僅設置有1個。比較部60按照時分方式進行第1試驗電壓v21和第1基準電壓v31的大小比較、及第2試驗電壓v22和第2基準電壓v32的大小比較。即，在比較部60的第1動作期間中進行第1試驗電壓v21和第1基準電壓v31的大小比較，在比較部60的第2動作期間(與第1動作期間在時間上不同的期間)中進行第2試驗電壓v22和第2基準電壓v32的大小比較。另外，與第1試驗電壓v21進行比較的第1基準電壓v31可以是1個值，但也可以是2個值。與第2試驗電壓v22進行比較的第2基準電壓v32也可以是1個值，但也可以是2個值。在與各試驗電壓進行比較的基準電壓是2個時，能夠利用比較部判斷試驗電壓是否位於這2個基準電壓之間，因此是優選的。

控制部70分別控制第1選擇部40、第2選擇部50和比較部60的動作。此外，控制部70通過根據從比較部60輸出的第1比較結果信號和第2比較結果信號來調整複製驅動器20的第1複製電路21和第2複製電路22各自的電阻值，調整在電阻值設定中分別與第1和第1複製電路21、22連動的輸出驅動器10中的第1和第2輸出電路11、12各自的電阻值。具體而言，控制部70將利用第1比較結果信號表示的電壓電平的第1試驗電壓v21設定為與第1基準電壓v31對應的目標值或目標範圍內。此外，控制部70將利用第2比較結果信號表示的電壓電平的第2試驗電壓v22設定為與第2基準電壓v32對應的目標值或目標範圍內。這樣，通過調整輸出驅動器10的第1輸出電路11和第2輸出電路12各自的電阻值，能夠將輸出驅動器10的輸出阻抗設定為目標值或目標範圍內。

接著，分別對輸出驅動器10的片15和複製驅動器20的片25的結構例進行說明。另外，輸出驅動器10和複製驅動器20各自的結構不限於以下說明的結構，還可以是其他方式。

圖4是示出輸出驅動器10的片15的第1結構例的圖。圖5是示出輸出驅動器10的片15的第2結構例的圖。圖6是示出複製驅動器20的片25的結構例的圖。圖6所示的複製驅動器20的片25是輸出驅動器10的片15的第1結構例和第2結構例的複製。

在圖4所示的輸出驅動器10的片15的第1結構例中，第1單位電路13在第1電位端(電源電位端vdd)和輸出端16之間串聯設置有開關85、pmos電晶體83和電阻器(構成電路電阻的一部分)81。第2單位電路14在第2電位端(接地電位端vss)和輸出端16之間串聯設置有開關86、nmos電晶體84和電阻器(構成電路電阻的一部分)82。

在圖5所示的輸出驅動器10的片15的第2結構例中，第1單位電路13在第1電位端(電源電位端vdd)和輸出端16之間串聯設置有開關85、pmos電晶體83和電阻器80。第2單位電路14在第2電位端(接地電位端vss)和輸出端16之間串聯設置有開關86、nmos電晶體84和電阻器80。即，在第1結構例中，第1單位電路13和第2單位電路14分別單獨包含電阻器81、82，而在第2結構例中，第1單位電路13和第2單位電路14共用電阻器80，作為電路電阻的一部分。

在第1結構例和第2結構例的雙方中，開關85根據從控制部70施加到每個片的控制信號ctl1的電平，而設定開閉狀態。開關86根據從控制部70施加到每個片的控制信號ctl2的電平，而設定開閉狀態。開關85、86能夠由單一的mos電晶體構成，並還能夠由傳輸門(transfergate)構成。將應該經由信號輸入端子160送出到接收裝置2的信號tx_data輸入到pmos電晶體83和nmos電晶體84各自的柵極。

輸出驅動器10所包含的多個片15中的、利用從控制部70施加的控制信號ctl1、ctl2而將開關85、86截止的片15能夠輸出信號tx_data。另一方面，開關85、86導通的片15無法輸出信號tx_data，所以第1單位電路13和第2單位電路14的連接點成為高阻抗狀態。這樣，能夠利用施加到輸出驅動器10所包含的多個片15各自的開關85、86的控制信號ctl1、ctl2的電平，調整多個片15中的被驅動的片15的數量，並調整輸出驅動器10的輸出阻抗。

在圖6所示的複製驅動器20的片25的結構例中，設置有作為第1單位電路13的複製的第1單位電路23和作為第2單位電路14的複製的第2單位電路24。開關85根據從控制部70施加到每個片的控制信號ctl1的電平，而設定開閉狀態。開關86根據從控制部70施加到每個片的控制信號ctl2的電平，而設定開閉狀態。將pmos電晶體83和nmos電晶體84雙方設為導通狀態。在第1單位電路23和第2單位電路24之間設置有基準電阻器26。

在複製驅動器20所包含的多個片25中的、利用從控制部70施加的控制信號ctl1、ctl2而將開關85、86關閉的片25中，電流從電源電位端vdd經過基準電阻器26，流向接地電位端vss。另一方面，開關85，86打開的片25中電流未流過，所以第1單位電路23和第2單位電路24的連接點成為高阻抗狀態。這樣，利用施加到複製驅動器20所包含的多個片25各自的開關85、86的控制信號ctl1、ctl2的電平，調整多個片25中的被驅動的片25的數量，第1試驗電壓v21和第2試驗電壓v22發生變化。此外，這樣，通過從控制部70分別向輸出驅動器10和複製驅動器20供給控制信號ctl1、ctl2，第1輸出電路11和第1複製電路21在電阻值設定中連動，並且第2輸出電路12和第2複製電路22在電阻值設定中連動。

圖7是示出輸出驅動器10的片15的第3結構例的圖。圖8是示出輸出驅動器10的片15的第4結構例的圖。圖9是示出複製驅動器20的片25的結構例的圖。圖9所示的複製驅動器20的片25是輸出驅動器10的片15的第3結構例和第4結構例的複製。

在上述的圖4～圖6的結構例中，設定了是否根據基於控制信號ctl1、ctl2的電平的開關85、86的開閉狀態，驅動各片15、25。與此相對，在圖7～圖9的結構例中，設定了是否根據基於控制信號ctl1、ctl2的電平的柵極電路87、88的輸出電平，驅動各片15、25。

在圖7或圖8所示的輸出驅動器10的片15中，第1柵極電路87利用控制信號ctl1的電平，使對pmos電晶體83的柵極施加的信號成為發送信號tx_data(經由信號輸入端子160而施加的信號)和高電平中的任意一方。第2柵極電路88利用控制信號ctl2的電平，使對nmos電晶體84的柵極施加的信號成為發送信號tx_data和低電平中的任意一方。

輸出驅動器10所包含的多個片15中的、根據從控制部70施加的控制信號ctl1、ctl2而向pmos電晶體83和nmos電晶體84各自的柵極輸入信號tx_data的片15能夠輸出信號tx_data。另一方面，向pmos電晶體83的柵極施加高電平、且向nmos電晶體84的柵極施加低電平的片15無法輸出信號tx_data，所以第1單位電路13和第2單位電路14的連接點成為高阻抗狀態。這樣，能夠利用施加到在輸出驅動器10中包含的多個片15各自的第1柵極電路87和第2柵極電路88的控制信號ctl1、ctl2的電平，調整多個片15中的被驅動的片15的數量，調整輸出驅動器10的輸出阻抗。

在圖9所示的複製驅動器20的片25中，第1柵極電路87能夠利用控制信號ctl1的電平，使對pmos電晶體83的柵極施加的信號成為低電平和高電平中的任意一個。第2柵極電路88能夠利用控制信號ctl2的電平，使對nmos電晶體84的柵極施加的信號成為高電平和低電平中的任意一個。

複製驅動器20所包含的多個片25中的、根據從控制部70施加的控制信號ctl1、ctl2而向pmos電晶體83的柵極施加低電平且向nmos電晶體84的柵極施加高電平的片25中，電流從電源電位端vdd經過基準電阻器26，流向接地電位端vss。另一方面，在向pmos電晶體83的柵極施加高電平且向nmos電晶體84的柵極施加低電平的片25中，電流不流過，第1單位電路23和第2單位電路24的連接點成為高阻抗狀態。這樣，利用施加到複製驅動器20所包含的多個片25各自的第1柵極電路87和第2柵極電路88的控制信號ctl1、ctl2的電平，調整多個片25中的被驅動的片25的數量，第1試驗電壓v21和第2試驗電壓v22發生變化。

在現有例中存在如下問題：在想要在使用sst發送裝置的通信中謀求速度的高速化時，如果減少輸出驅動器和複製驅動器各自的片數以抑制sst發送裝置中的負荷電容的增加，則比較部的面積增加，作為sst發送裝置整體，半導體基板上的裝置佔有面積也增加。與此相對，根據本實施方式，由於僅設置1個比較部即可，所以能夠減小半導體基板上的裝置佔有面積，並能夠減少裝置的製造成本和功耗。

標號說明

1：發送裝置；2：接收裝置；10：輸出驅動器；11：第1輸出電路；12：第2輸出電路；13：第1單位電路；14：第2單位電路；15：片；16：輸出端；20：複製驅動器；21：第1複製電路；22：第2複製電路；23：第1單位電路；24：第2單位電路；25：片；26：基準電阻器；30：基準電壓生成部；40：第1選擇部；50：第2選擇部；60：比較部；70：控制部；80～82：電阻器；83：pmos電晶體；84：nmos電晶體；85，86：開關；87：第1柵極電路；88：第2柵極電路；100：收發系統；160：信號輸入端子。