反熔絲結構及編程方法
2023-04-23 23:08:51
反熔絲結構及編程方法
【專利摘要】一種反熔絲結構及編程方法，利用PMOS電晶體作為反熔絲結構，且所述源極和柵極與第一電壓端相連接，所述漏極和有源區與第二電壓端相連接，當需要對所述反熔絲結構進行編程時，在所述第一電壓端施加編程電壓，且將第二電壓端與接地端相連接，由於熱電子引起的穿通效應，所述PMOS電晶體的源區和漏區發生穿通，從而使得所述PMOS電晶體從原始的斷開狀態變為導通狀態，完成反熔絲結構的編程操作。由於本發明利用PMOS電晶體的熱電子引起的穿通效應形成反熔絲結構，所述編程電壓的電壓值較低，不需要形成額外的高壓電晶體，與現有的工藝兼容，且工藝難度低。
【專利說明】反熔絲結構及編程方法
【技術領域】
[0001]本發明涉及半導體技術，特別涉及一種反熔絲結構及編程方法。
【背景技術】
[0002]基於反熔絲的半導體器件具有十分優越的性能，主要體現在以下幾個方法:(I)具有非易失性，通過編程電壓對反熔絲進行編程，編程後反熔絲由一種狀態轉變為另一種狀態，這種狀態的改變是不可逆的，並且改變後的編程狀態可以永久的保存；(2)具有抗輻射性，反熔絲是天然的抗輻射組件，它不僅可以耐受核輻射的影響，而且對外太空放入各種粒子輻射具有免疫的性能；(3)具有高可靠性，有研究表明反熔絲器件的可靠性比專用的集成電路(ASIC)的可靠性還要高一個數量級；(4)具有保密性，反熔絲編程前後發生的變化是極其微小，一般在幾十納米範圍內，另外反熔絲器件內部具有的反熔絲的個數由幾十萬到幾百萬，甚至幾千萬，因此對反熔絲器件進行逆向設計幾乎不可能；(5)具有百分百的可測性，反熔絲在編程前後表現出兩種截然不同的電特性，使用測試電路可以實現大規模反熔絲的全覆蓋測試；(6)體積小、速度快、功耗低，使用先進的半導體工藝加工手段可以將反熔絲做的極小，從而能有效降低反熔絲的自身寄生電容，另一方面，編程後的反熔絲的電阻可以小至幾十歐姆，因此反熔絲器件不僅速度快，而且功耗高。
[0003]其中，現有技術的反熔絲單元的基本結構為三明治結構，包括上下電極和位於上下電極間的反熔絲介質層。目前較為成熟的反熔絲結構主要包括:0N0(氧化矽-氮化矽-氧化矽)電熔絲、非晶矽反熔絲和柵氧化層反熔絲，其中，由於ONO電熔絲、非晶矽反熔絲的形成工藝與現有的CMOS工藝不兼容，因此最流行的反熔絲結構為柵氧化層反熔絲，利用襯底、柵氧化層和柵電極層作為反熔絲的三明治結構。但由於目前柵氧化層的厚度仍舊較大，導致對柵氧化層反熔絲進行擊穿的編程電壓較大，需要使用高壓電晶體產生編程電壓。而隨著半導體工藝節點的不斷下降，高壓電晶體的製作也會變得越來越困難。
【發明內容】
[0004]本發明解決的問題是提供一種反熔絲結構及編程方法，編程電壓較低。
[0005]為解決上述問題，本發明提供一種反熔絲結構，包括:半導體襯底；位於所述半導體襯底內的有源區和包圍所述有源區的淺溝槽隔離結構；橫跨所述有源區的柵極，位於所述柵極兩側有源區內的源極和漏極，所述柵極、源極、漏極和有源區構成PMOS電晶體；所述PMOS電晶體的柵極、源極與第一電壓端相連接，所述PMOS電晶體的漏極、有源區與第二電壓端相連接。
[0006]可選的，所述柵極包括位於中間位置的第一部分和位於第一部分兩側的第二部分，所述第二部分的寬度小於第一部分的寬度，且所述第二部分的柵極與有源區兩側的淺溝槽隔離結構相接觸。
[0007]可選的，所述柵極包括位於中間位置的第一部分和位於第一部分兩側的第二部分，所述第二部分的寬度大於第一部分的寬度，且所述第二部分的柵極與有源區兩側的淺溝槽隔離結構相接觸。
[0008]可選的，所述柵極的寬度小於500納米。
[0009]可選的，所述淺溝槽隔離結構的具體結構包括:位於所述半導體襯底內且圍繞有源區的溝槽，位於所述溝槽側壁和底部表面的墊氧化層，位於所述墊氧化層表面的氮化矽層和位於所述氮化矽層表面且填充滿所述溝槽的氧化矽材料。
[0010]可選的，所述淺溝槽隔離結構的具體結構包括:位於所述半導體襯底內且圍繞有源區的溝槽，位於所述溝槽側壁和底部表面的墊氧化層，位於所述墊氧化層表面且填充滿所述溝槽的氧化矽材料。
[0011]可選的，所述第一電壓端與編程第二電壓端相連接，所述第二電壓端與接地端相連接。
[0012]可選的，所述第一電壓端通過控制開關與編程電壓端相連接。
[0013]可選的，所述第二電壓端通過控制開關與接地端相連接。
[0014]可選的，所述控制開關為NMOS電晶體或PMOS電晶體。
[0015]本發明還提供了一種對所述反熔絲結構的編程方法，包括:所述第一電壓端施加編程電壓，且所述第二電壓端接地，由於熱電子引起的穿通效應，所述PMOS電晶體的源區和漏區發生穿通，使得所述PMOS電晶體導通，完成反熔絲結構的編程操作。
[0016]可選的，所述編程電壓為脈衝電壓或持續電壓。
[0017]可選的，所述編程電壓的電壓為PMOS電晶體的工作電壓絕對值的I?2倍。
[0018]與現有技術相比，本發明的技術方案具有以下優點:
[0019]本發明利用PMOS電晶體作為反熔絲結構，且所述源極和柵極與第一電壓端相連接，所述漏極和有源區與第二電壓端相連接，當需要對所述反熔絲結構進行編程時，在所述第一電壓端施加編程電壓，且將第二電壓端與接地端相連接。由於熱電子引起的穿通效應，所述PMOS電晶體的源區和漏區發生穿通，從而使得所述PMOS電晶體從原始的斷開狀態變為導通狀態，完成反熔絲結構的編程操作。由於本發明利用PMOS電晶體的熱電子引起的穿通效應形成反熔絲結構，所述編程電壓的電壓值較低，不需要形成額外的高壓電晶體，與現有的工藝兼容，且工藝難度低。
【專利附圖】
【附圖說明】
[0020]圖1?圖5是本發明實施例的反熔絲結構的結構示意圖。
【具體實施方式】
[0021]由於現有的反熔絲結構或與CMOS工藝不兼容，或編程電壓過高，因此，本發明實施例提供了一種反熔絲結構，包括:半導體襯底；位於所述半導體襯底內的有源區和包圍所述有源區的淺溝槽隔離結構；橫跨所述有源區的柵極，位於所述柵極兩側有源區內的源極和漏極，所述柵極、源極、漏極和有源區構成PMOS電晶體；所述PMOS電晶體的柵極、源極與第一電壓端相連接，所述PMOS電晶體的漏極、有源區與第二電壓端相連接。當需要對所述反熔絲結構進行編程時，在所述第一電壓端施加編程電壓，且將第二電壓端與接地端相連接，由於熱電子引起的穿通效應，所述PMOS電晶體的源區和漏區發生穿通，從而使得所述PMOS電晶體從原始的斷開狀態變為導通狀態，完成反熔絲結構的編程操作。由於本發明利用PMOS電晶體的熱電子引起的穿通效應形成反熔絲結構，所述編程電壓的電壓值較低，不需要形成額外的高壓電晶體，與現有的工藝兼容，且工藝難度低。
[0022]為使本發明的上述目的、特徵和優點能夠更為明顯易懂，下面結合附圖對本發明的具體實施例做詳細的說明。
[0023]請參考圖1?圖3，圖1為本發明實施例的反熔絲結構的俯視結構示意圖，圖2為圖1沿AA』方向的反熔絲結構的剖面結構示意圖，圖3是圖1沿BB』方向的反熔絲結構的剖面結構示意圖。
[0024]所述反熔絲結構包括:半導體襯底100，位於所述半導體襯底100內的有源區110和圍繞所述有源區110設置的淺溝槽隔離結構120，橫跨所述有源區110的柵極130，位於所述柵極130兩側的有源區110內的源區140和漏區150，位於所述漏區150另一側的有源區連接區160，所述柵極130、有源區110、源區140和漏區150構成PMOS電晶體，所述PMOS電晶體的柵極130、源極140與第一電壓端Vl相連接，所述PMOS電晶體的漏極150與第二電壓端V2相連接，所述有源區110通過有源區連接區160與第二電壓端V2相連接。
[0025]所述半導體襯底100的材料可以為單晶矽(Si)、單晶鍺(Ge)、或矽鍺(GeSi)J^K娃(SiC);也可以是絕緣體上娃(SOI )、絕緣體上鍺(G0I);或者還可以為其它的材料,例如砷化鎵等II1- V族化合物。在本實施例中，所述半導體襯底100為P型半導體襯底。
[0026]在本實施例中，所述柵極130包括柵氧化層(未標示)、位於柵氧化層表面的柵電極(未標示)和位於所述柵氧化層、柵電極側壁的側牆(未標示)。由於所述柵氧化層與有源區110之間的界面會產生缺陷，且所述缺陷會捕獲熱電子，在柵氧化層與有源區110之間的界面形成缺陷電荷區。由於所述缺陷電荷區帶負電，因此靠近缺陷電荷區的有源區110內的電子被排斥，空穴被吸引，產生空穴的導通通路，所述空穴的導通通路與漏區150相連接，使得PMOS電晶體的溝道區逐漸變短，最終導致所述源區140和漏區150發生穿通，發生熱電子引起的穿通效應。
[0027]在本實施例中，由於所述反熔絲結構為PMOS電晶體，所述有源區110為N型阱區，所述有源區連接區160為N型重摻雜，所述有源區連接區160位於漏區150相對於柵極130的另一側。在其他實施例中，所述有源區連接區也可以位於源區相對於柵極的另一側。在其他實施例中，所述有源區連接區也可以位於半導體襯底的其他位置且與有源區電連接。
[0028]在本實施例中，由於所述PMOS電晶體的柵極130、源極140與第一電壓端Vl相連接，所述PMOS電晶體的漏極150、有源區110與第二電壓端V2相連接，只需要兩個電壓連接端即可完成編程過程，有利於降低金屬互連線的布線難度。
[0029]在本實施例中，所述第一電壓端Vl與編程電壓端相連接，所述第二電壓端V2與接地端相連接，利用所述編程電壓端施加編程電壓對反熔絲結構進行編程，使得反熔絲結構發生導通。
[0030]在其他實施例中，所述第一電壓端還可以通過控制開關與編程電壓端相連接，或所述第二電壓端通過控制開關與接地端相連接。所述控制開關為NMOS電晶體或PMOS電晶體。通過控制所述NMOS電晶體或PMOS電晶體的柵極電壓來控制是否對反熔絲結構進行編程。
[0031]在本實施例中，所述淺溝槽隔離結構120包括:位於所述半導體襯底100內且圍繞有源區I1的溝槽(未圖示)，位於所述溝槽側壁和底部表面的墊氧化層121，位於所述墊氧化層121表面的氮化矽層122，位於所述氮化矽層122表面且填充滿所述溝槽的氧化矽材料123。所述氮化矽層122可以用於增加溝道區的應力，以提高溝道區的載流子遷移率。由於柵極與有源區兩側的淺溝槽隔離結構相接觸，因此靠近淺溝槽隔離結構120表面的部分氮化矽層120與墊氧化層121之間仍會受到柵極電壓的影響，同時氮化矽層120與墊氧化層121之間存在缺陷，施加在所述柵極130的編程電壓會導致熱電子貫穿墊氧化層121，在所述氮化矽層120和墊氧化層121之間形成缺陷電荷區。且由於氮化矽層120與墊氧化層121之間存在的缺陷更多，因此所述缺陷電荷區電場更大，更容易在有源區110靠近淺溝槽隔離結構120表面的位置形成空穴的導通通路，所述空穴的導通通路與漏區150相連接，使得PMOS電晶體的溝道逐漸變短，最終導致所述源區140和漏區150發生穿通，發生熱電子引起的穿通效應(Hot Electron Induced Pouch-through, ΗΕΙΡ)。
[0032]在其他實施例中，所述淺溝槽隔離結構還可以包括:位於所述半導體襯底內且圍繞有源區的溝槽，位於所述溝槽側壁和底部表面的墊氧化層，位於所述墊氧化層表面且填充滿所述溝槽的氧化矽材料。由於墊氧化層與有源區之間的界面也具有缺陷，且由於靠近淺溝槽隔離結構表面的部分墊氧化層仍會受到位於淺溝槽隔離結構表面的柵極的電壓影響，在所述有源區靠近淺溝槽隔離結構表面且與淺溝槽隔離結構相接觸的位置也會形成空穴的導通通路。
[0033]在本發明實施例中，以PMOS電晶體作為反熔絲結構，由於PMOS電晶體在正的柵源電壓下不導通，但利用熱電子引起的穿通效應使MOS電晶體的源區和漏區發生穿通後，PMOS電晶體在正的柵源電壓下導通，PMOS電晶體從原本的不導通到後來的導通，實現對反熔絲進行編程，其具體過程為:通過所述編程電壓端在第一電壓端Vl施加帶正電的編程電壓，使得所述柵極110和源極140施加有帶正電的編程電壓，同時由於漏極150和有源區110都接地，漏區150的載流子會在源/漏區之間的橫向電場的加速作用下，與晶格發生碰撞電離，產生大量的熱載流子(空穴電子對)。由於柵氧化層與半導體襯底之間的界面會有許多缺陷，且由於淺溝槽隔離結構的墊氧化層與有源區之間的界面也具有缺陷，且位於淺溝槽隔離結構內的氮化矽層與墊氧化層之間也存在缺陷，所述缺陷容易捕獲熱電子，且所述柵極110施加有帶正電的編程電壓，碰撞電離產生的熱電子會很容易被柵氧化層與半導體襯底之間的界面捕獲，因此會在所述柵氧化層與有源區110之間的界面、所述有源區110靠近淺溝槽隔離結構120表面且與淺溝槽隔離結構120相接觸的位置、位於所述氮化矽層120和墊氧化層121之間且靠近淺溝槽隔離結構120表面的位置形成缺陷電荷區。由於所述缺陷電荷區帶負電，因此在靠近缺陷電荷區的有源區110內的電子被排斥，空穴被吸引，產生空穴的導通通路170 (請參考圖3)，所述空穴的導通通路170與漏區150相連接，使得PMOS電晶體的溝道變短。當進一步施加編程電壓時，所述缺陷電荷區向源區140延伸，空穴的導通通路170向源區140延伸，最終導致所述源區140和漏區150發生穿通，發生熱電子引起的穿通效應。
[0034]本發明實施例中，所述柵極130的形狀為長方形，所述柵極130的寬度小於XX納米，使得所述PMOS電晶體的溝道區很短，利用編程電壓能較快將所述PMOS電晶體的溝道區發生穿通，發生熱電子引起的穿通效應。
[0035]在其他實施例中，所述柵極也可以包括寬度不同的多個部分。
[0036]在其中一個實施例中，請參考圖4，為本發明實施例的反熔絲結構的俯視結構示意圖，所述柵極230包括位於中間位置的第一部分231和位於第一部分231兩側的第二部分232，所述第一部分232的寬度大於所述第二部分232的寬度。由於所述缺陷電荷區不僅會形成在柵氧化層與有源區之間，還會形成在有源區靠近淺溝槽隔離結構表面且與淺溝槽隔離結構相接觸的位置，且當所述淺溝槽隔離結構內具有氮化矽層時，還會形成在墊氧化層和氮化矽層之間的位置，因此靠近淺溝槽隔離結構220的柵極230下方對應的溝道區更容易發生熱電子引起的穿通效應。當靠近淺溝槽隔離結構220的柵極230的第二部分232的寬度較小時，柵極230的第二部分232對應的溝道區的長度較短，因此可以在較短的時間內使得源區240和漏區240串通，可以避免長時間施加編程電壓對電路可能造成的電遷移等不良影響。
[0037]在另一個實施例中，請參考圖5，為本發明實施例的反熔絲結構的俯視結構示意圖，所述柵極330包括位於中間位置的第一部分331和位於第一部分331兩側的第二部分332，所述第一部分332的寬度小於所述第二部分332的寬度。由於靠近淺溝槽隔離結構320的柵極330 (即柵極的第二部分332)下方對應的溝道區更容易發生熱電子引起的穿通效應，對應的溝道區的導通速度最快，當柵極的第二部分332對應的溝道區被導通後，其餘位置的溝道區就不容易導通，使得最終獲得的反熔絲結構的溝道區只在靠近淺溝槽隔離結構的位置發生導通，因此導通電流較小。為了使得最終獲得的導通電流較大，使位於中間位置的柵極對應的溝道區和位於兩側的柵極對應的溝道區都發生導通，導通的區域變大，從而有利於增大編程後最終獲得的反熔絲結構的導通電流，因此，在本實施例中，所述第一部分331的寬度小於所述第二部分332的寬度，通過調整所述第一部分331的寬度和所述第二部分332的寬度的比值，使得柵極330的第二部分332對應的溝道區的長度較長，從而可以使得柵極330的第一部分332和第二部分332大致能同時導通，有利於提高最終獲得的反熔絲結構的導通電流。
[0038]本發明實施例還提供了一種對所述反熔絲結構的編程方法，包括:所述第一電壓端施加編程電壓，且所述第二電壓端接地，由於熱電子引起的穿通效應，所述PMOS電晶體的源區和漏區發生穿通，使得所述PMOS電晶體導通，完成反熔絲結構的編程操作。
[0039]所述編程電壓為脈衝電壓或持續電壓。在本實施例中，在所述PMOS電晶體的源極和柵極施加脈衝電壓，所述脈衝電壓峰值為PMOS電晶體的工作電壓絕對值的I?2倍，脈衝電壓的頻率為0.05MHz?1MHz，使得本發明實施例中的PMOS電晶體源區和漏區的穿通速率較快，效率更高，提高了反熔絲的穩定性。需要說明的是，所述PMOS電晶體的工作電壓為PMOS電晶體工作在飽和區時柵極施加的電壓。由於所述編程電壓較低，只需利用PMOS電晶體的熱電子引起的穿通效應形成反熔絲結構，不需要額外形成高壓電晶體，與現有工藝兼容，且工藝難度低。
[0040]綜上，本發明利用PMOS電晶體作為反熔絲結構，且所述源極和柵極與第一電壓端相連接，所述漏極和有源區與第二電壓端相連接，當需要對所述反熔絲結構進行編程時，在所述第一電壓端施加編程電壓，且將第二電壓端與接地端相連接，由於熱電子引起的穿通效應，所述PMOS電晶體的源區和漏區發生穿通，從而使得所述PMOS電晶體從原始的斷開狀態變為導通狀態，完成反熔絲結構的編程操作。由於本發明利用PMOS電晶體的熱電子引起的穿通效應形成反熔絲結構，所述編程電壓的電壓值較低，不需要形成額外的高壓電晶體，與現有的工藝兼容，且工藝難度低。[0041 ] 雖然本發明披露如上，但本發明並非限定於此。任何本領域技術人員，在不脫離本發明的精神和範圍內，均可作各種更動與修改，因此本發明的保護範圍應當以權利要求所限定的範圍為準。
【權利要求】
1.一種反熔絲結構，其特徵在於，包括: 半導體襯底； 位於所述半導體襯底內的有源區和包圍所述有源區的淺溝槽隔離結構； 橫跨所述有源區的柵極，位於所述柵極兩側有源區內的源極和漏極，所述柵極、源極、漏極和有源區構成PMOS電晶體； 所述PMOS電晶體的柵極、源極與第一電壓端相連接，所述PMOS電晶體的漏極、有源區與第二電壓端相連接。
2.如權利要求1所述的反熔絲結構，其特徵在於，所述柵極包括位於中間位置的第一部分和位於第一部分兩側的第二部分，所述第二部分的寬度小於第一部分的寬度，且所述第二部分的柵極與有源區兩側的淺溝槽隔離結構相接觸。
3.如權利要求1所述的反熔絲結構，其特徵在於，所述柵極包括位於中間位置的第一部分和位於第一部分兩側的第二部分，所述第二部分的寬度大於第一部分的寬度，且所述第二部分的柵極與有源區兩側的淺溝槽隔離結構相接觸。
4.如權利要求1所述的反熔絲結構，其特徵在於，所述柵極的寬度小於500納米。
5.如權利要求1所述的反熔絲結構，其特徵在於，所述淺溝槽隔離結構的具體結構包括:位於所述半導體襯底內且圍繞有源區的溝槽，位於所述溝槽側壁和底部表面的墊氧化層，位於所述墊氧化層表面的氮化矽層和位於所述氮化矽層表面且填充滿所述溝槽的氧化矽材料。
6.如權利要求1所述的反熔絲結構，其特徵在於，所述淺溝槽隔離結構的具體結構包括:位於所述半導體襯底內且圍繞有源區的溝槽，位於所述溝槽側壁和底部表面的墊氧化層，位於所述墊氧化層表面且填充滿所述溝槽的氧化矽材料。
7.如權利要求1所述的反熔絲結構，其特徵在於，所述第一電壓端與編程第二電壓端相連接，所述第二電壓端與接地端相連接。
8.如權利要求7所述的反熔絲結構，其特徵在於，所述第一電壓端通過控制開關與編程電壓端相連接。
9.如權利要求7所述的反熔絲結構，其特徵在於，所述第二電壓端通過控制開關與接地端相連接。
10.如權利要8或9所述的反熔絲結構，其特徵在於，所述控制開關為NMOS電晶體或PMOS電晶體。
11.一種對如權利要求1所述反熔絲結構的編程方法，其特徵在於，包括:所述第一電壓端施加編程電壓，且所述第二電壓端接地，由於熱電子引起的穿通效應，所述PMOS電晶體的源區和漏區發生穿通，使得所述PMOS電晶體導通，完成反熔絲結構的編程操作。
12.如權利要求11所述的編程方法，其特徵在於，所述編程電壓為脈衝電壓或持續電壓。
13.如權利要求11所述的編程方法，其特徵在於，所述編程電壓的電壓為PMOS電晶體的工作電壓絕對值的I?2倍。
【文檔編號】G11C17/16GK104240762SQ201310231965
【公開日】2014年12月24日 申請日期:2013年6月9日 優先權日:2013年6月9日
【發明者】甘正浩 申請人:中芯國際集成電路製造(上海)有限公司