全差動式放大器的製作方法
2023-04-23 14:06:16
專利名稱：全差動式放大器的製作方法
技術領域：
本發明是有關於一种放大器，特別是指一種全差動式放大器。
背景技術：
全差動式放大器(Fully Differential Amplifier)具有良好的抗噪聲 能力，因此在現今的模擬集成電路中常被使用。由於全差動式放大器的共模 迴路增益通常不夠大，導致其差動輸出電壓的共模電平會漂移，因此需要一 共模反饋(Common Mode Feedback, CMFB )電路來建立該共模電平。
參閱圖1, 一全差動式放大器包含一第一放大級l、 一第二放大級2及一 共模反饋電路3,其中，該共模反饋電路3包括一共模電平感測單元31及一 放大單元32。由於該全差動式放大器是一閉迴路系統，本身有穩定度 (Stability)的問題，如果沒有把頻率補償做好，將會發生振蕩。公知的共 模頻率外卜償方法有以下二種
(1) 降低迴路增益(Loop Gain)
在極點(Pole)頻率不變的情況下，當迴路增益變小時，均一增益(Unity Gain)頻率會往.低頻方向移動，使得相位邊限(Phase Margin)變大。公知 做法可在該放大單元32加入一對電阻(圖未示)，以源極退化(Source Degeneration)的方式來降低迴路增益，也可在該第一放大級1加入一對電 流源(圖未示)，以減少反饋電流鏡之電流比的方式來降低迴路增益。然而， 此種方法卻會導致頻寬較低、偏移電壓(Offset Voltage)較大及共模噪聲 較大等問題。
(2) 增加零點(Zero)
除上述的方法之外，亦可在該共模反饋電路3加入一零點產生單元(圖 未示)，並藉由增加零點所產生的相位領先(Lead),來減少極點的相位落後 (Lag),使得相位邊限變大。然而，此方法受到處理飄移的影響較大，且該 零點產生單元需要大電阻及大電容，以使其所增加的零點位在低頻處，如此 將導致需要增加更多面積以放入該零點產生單元。
發明內容
因此，本發明的目的即在提供一種頻寬高、偏置電壓小、共模噪聲小、 受處理飄移影響小且面積小的全差動式放大器。
於是，本發明全差動式放大器包含N個放大級、 一共模反饋電路及一共
模頻率補償電路。
該N個放大級包括一第一放大級、…以及一第N放大級，其中該第一放 大級、…以及該第N放大級依序串接以產生一對差動輸出電壓，其中N為大 於等於2的正整數。
該共模反饋電路用於感測該對差動輸出電壓的一共模電平，並根據該共 模電平控制該第一放大級。
該共模頻率補償電路包括一對電容，其中每一該對電容的一第一端分別 接收該對差動輸出電壓，每一該對電容的一第二端耦接至該第一放大級、… 以及該第N-l放大級的一共模點。
圖l是一電路示意圖，說明一全差動式放大器；
圖2是一電路示意圖，說明本發明全差動式放大器的較佳實施例；
圖3是一示意圖，說明米勒補償的分離極點特性；
圖4是一電路示意圖，說明該較佳實施例如何提高差模迴路中的非主極 點頻率；及
圖5是一電路示意圖，說明該較佳實施例使用其它共模點的情況。
具體實施例方式
有關本發明的前述及其它技術內容、特點與功效，在以下配合參考圖式 的一個較佳實施例的詳細說明中，將可清楚地呈現。
參閱圖2，本發明全差動式放大器的較佳實施例包含一第一放大級4、 一 第二放大級5、 一共模反饋電路6、 一共模頻率補償電路7及一差模頻率補償 電路8。該第一及該第二放大級4、 5依序放大一對差動輸入電壓VIP、 VIN,以 產生一對差動輸出電壓VQP、 VQN。該共模反饋電路6用於調整該對差動輸入電 壓V,p、 V^的共模電平，且包括一共模電平感測單元61及一放大單元62。其 中，該共模電平感測單元61感測該共模電平，該放大單元62放大該共模電平與一參考電壓V，的差異,並將一放大結果VpB反饋到該第一放大級4。如
此一來，可以使該共模電平實質上與該參考電壓v加相同。
該共模頻率補償電路7用於補償共模頻率響應，且包括一對電容71,其 中每一個電容71的一端分別接收該對差動輸出電壓V。p、 V。N,而另一端耦接 到該第一放大級4中的一共模點A。該差模頻率補償電路8用於補償差模頻 率響應，且包括一對電容81,其中每一個電容81的一端分別接收該對差動 輸出電壓V。p、 V。N,而另一端分別耦接到該第一放大級4中的一對差才莫點。
在本實施例中，差模迴路共有二個放大級，因此有二個極點，其均一增 益頻率、非主極點頻率及相位邊限分別如下所示
L81 4 T
其中，他是均一增益頻率，站2是非主極點頻率，/W是相位邊限，g組是
該第一放大級4的PMOS 41的互導(Transconductance), ^是該電容81的 值，&51是該第二放大級5的麗OS 51的互導，G是補償前在該對差動輸出電 壓V。p、 V。n的輸出點B看到的電容值，G,是該電容71的電容值，而^是反饋因 子(Feedback Factor )。
在本實施例中，共模迴路共有三個放大級，因此有三個極點，其均一增 益頻率、非主極點頻率及相位邊限分別如下所示
廣廣 7/72_c — 廣 ？/ 3 —c 廣 gm622 + 4 4
綴二90 — tan一1
-tan一1
L 2—JL —J
其中，戰-e是均一增益頻率，幼"、叫3_。是非主極點頻率，/w是相位邊限，
g,超是該放大單元62的PM0S 621的互導，^622是該放大單元62的麗0S 622 的互導，&2是該第一放大級4的麗0S 42的互導，而G是在該放大結果VFB 的反饋點C看到的電容值。
在本實施例中，因為米勒效應(Miller Effect)的關係，每一電容71 可以產生一等效電容，其值為(1-4jC71,且^是從該共模點A到該對差動 輸出電壓V。p、 V。n的輸出點B的電壓增益。當A<-1時，(l-4jC71〉2C71，因 此該共模頻率補償電路7隻需要較小的電容，就可以達到共模頻率補償的效 果。參閱圖3,米勒補償還有極點分離(Pole Splitting)的特性，當該對 電容71的值Cn增加時，主極點頻率詠—。會往低頻方向移動(如線91所示)，而非主極點頻率叫2—。會往高頻方向移動(如線92所示)，因而使得頻寬較大。
然而，由於該共模頻率補償電路7在該對差動輸出電壓V。P、 V。N的輸出點
B看到的電容性負載會增加，使得差模迴路中的非主極點叫2無法達到
gm5I/Cs。請參閱圖4,該共模頻率補償電路7可更包含一對電阻72,且該對
電容71的一端分別透過該對電阻72耦接到該共模點A。此時，在該對差動
輸出電壓V。P、 V訓的輸出點B看到的阻抗如下所示
&(1 + W72C71)
《c71+(i+w72c71Xi+^c￡
&_
:+(i+《cs)
(1 + W72C71
其中，^是在該輸出點B看到的阻抗，而l是該電阻72的值。當A2〉〉A 時，tl/gw， Zji s/(l + WflCj,因此 22^51/^。在本實施例中，是 將4設定為1/&,51的2—3倍，但不應以此為限。
值得注意的是，該對電容71的一端也可以是分別透過該對電阻72耦接 至該第一放大級4中的其它共模點(例如圖5中的一共才莫點D),只要從該 共^^點到該對差動輸出電壓V。P、 V。w的輸出點B的電壓增益為負值即可。另外， 該全差動式放大器可以是包含N個放大級，分別是依序串接的一第一至一第 N方文大級，且依序》丈大該對差動輸入電壓VIP、 VIN,以產生該對差動輸出電壓 V0P、 V。N,其中N為大於等於2的正整數。該共模頻率補償電路7是耦接在該 對差動輸出電壓V、 V。w的輸出點及該第一至一第N-1放大級中的一共模點之 間。
歸納上述，本發明藉由米勒補償來進行共模頻率響應的補償，在不會降 低迴路增益的情況下，使得頻寬高、偏移電壓小、共模噪聲小，而且受處理 飄移影響小，加上所使用的電阻及電容較小，使得面積亦小，因此確實能達 到本發明的目的。
惟以上所述者，僅為本發明的較佳實施例而已，當不能以此限定本發明 實施的範圍，即大凡依本發明申請專利範圍及發明說明內容所作的簡單的等 效變化與修飾，皆仍屬本發明專利涵蓋的範圍內。
權利要求
1. 一種全差動式放大器，包括N個放大級，包括一第一放大級、...以及一第N放大級，其中該第一放大級、...以及該第N放大級依序串接以產生一對差動輸出電壓，其中N為大於等於2的正整數；一共模反饋電路，用於感測該對差動輸出電壓的一共模電平，並根據該共模電平控制該第一放大級；及一共模頻率補償電路，包括一對電容，其中每一該對電容的一第一端分別接收該對差動輸出電壓，每一該對電容的一第二端耦接至該第一放大級、...以及該第N-1放大級的一共模點。
2. 根據權利要求1所述的全差動式放大器，其中該共模點到該對差動輸 出電壓的一輸出點的一電壓增益為負值。
3. 根據權利要求1所述的全差動式放大器，其中該共模頻率補償電路更 包括一對電阻，且每一該對電容的該第二端分別透過該對電阻耦接至該共模 點。
4. 根據權利要求3所述的全差動式放大器，其中該對電阻分別的電阻值 實質上等於該第N放大級互導倒數的2至3倍。
5. 根據權利要求1所述的全差動式放大器，其中該共模頻率補償電路包括一共模電平感測單元，用於感測該共模電平；及一放大單元，用於放大該共模電平與一參考電壓的差異，並產生一放大 結果；其中該放大結果反饋至該第一放大級，以使得該共模電平實質上與該 參考電壓相同。
6. 根據權利要求1所述的全差動式放大器，其更包括一差模頻率補償電 路，用於補償差模頻率響應。
7. —種全差動式放大器，包括 一第一放大級；一第二放大級，串接至該第一放大級以產生一對差動輸出電壓； 一共模反饋電路，用於感測該對差動輸出電壓的一共模電平，並根據該 共模電平控制該第一放大級；及一共模頻率補償電路，包括一對電容，其中每一該對電容的一第一端分別接收該對差動輸出電壓，每一該對電容的一第二端耦接至該第一放大級以 及該第二放大級的一共模點。
8. 根據權利要求7所述的全差動式放大器，其中該共模點到該對差動輸 出電壓的一輸出點的一電壓增益為負值。
9. 根據權利要求7所述的全差動式放大器，其中該共模頻率補償電路更 包括一對電阻，且每一該對電容的該第二端分別透過該對電阻耦接至該共模 點。
10. 根據權利要求9所述的全差動式放大器，其中該對電阻分別的電阻值 實質上等於該第二放大級互導倒數的2至3倍。
11. 根據權利要求7所述的全差動式放大器，其中該共模頻率補償電路包括一共^f莫電平感測單元，用於感測該共^f莫電平；及 一放大單元，用於放大該共模電平與一參考電壓的差異，並產生一放大 結果；其中該放大結果反饋至該第一放大級，以使得該共模電平實質上與該參 考電壓相同。
12. 根據權利要求7所述的全差動式放大器，其更包括一差模頻率補償電 路，用於補償差模頻率響應。
全文摘要
一種全差動式放大器，包括N個放大級，包括一第一放大級、…以及一第N放大級，其中該第一放大級、…以及該第N放大級依序串接以產生一對差動輸出電壓，其中N為大於等於2的正整數；一共模反饋電路，用於感測該對差動輸出電壓的一共模電平，並根據該共模電平控制該第一放大級；及一共模頻率補償電路，包括一對電容，其中每一該對電容的一第一端分別接收該對差動輸出電壓，每一該對電容的一第二端耦接至該第一放大級、…以及該第N-1放大級的一共模點。
文檔編號H03F3/45GK101471630SQ20071016015
公開日2009年7月1日 申請日期2007年12月24日 優先權日2007年12月24日
發明者張文華 申請人:瑞昱半導體股份有限公司