電子襯底內的同心通路的製作方法

2023-05-20 01:33:51 1

專利名稱：電子襯底內的同心通路的製作方法
技術領域：
本發明大體上涉及多層電子襯底，且明確地說涉及具有多壁通路的電子襯底。
背景技術：
通路為電耦合多層襯底(例如多層印刷電路板襯底或封裝襯底)的導電層的經鍍 敷的孔。常規通路具有一個連接不同導電層的信號路徑。在具有許多電信號的密集封裝設 計中，可能需要不同導電層之間的許多連接，且由通路及其相關聯捕獲襯墊所佔據的空間 可能足以擴展襯底的總體大小。將需要增加電信號密度而不伴隨地增加由通路及其捕獲襯 墊所佔據的空間。

發明內容
在一方面中，提供一種在具有多個導電層的電子襯底中的多壁信號攜載通路 (via)結構。所述多壁信號攜載通路結構包括a)外部通路，其用於耦合到襯底的一對導電 層，所述外部通路形成在所述對導電層之間的第一信號路徑；b)內部通路，其位於外部通 路內，用於耦合到所述對導電層，所述內部通路形成在所述對導電層之間的第二信號路徑； 及c)電介質層，其位於內部通路與外部通路之間。在另一方面中，提供一種具有多個導電層的電子襯底。所述襯底包括多壁信號攜 載通路結構，所述多壁信號攜載通路結構具有a)外部通路，其耦合到襯底的一對導電層， 所述外部通路形成第一信號路徑；b)內部通路，其位於外部通路內且耦合到同一對導電 層，所述內部通路形成第二信號路徑；及c)電介質層，其位於內部通路與外部通路之間。在又一方面中，提供一種製備襯底中的多壁信號攜載通路結構的方法。所述方法 包含a)提供具有多個導電層的電子襯底；b)形成耦合到一對導電層且形成第一信號路徑 的第一通路；c)在第一通路內沉積第一電介質層；及d)在第一通路內且穿過第一電介質層 形成第二通路，第二通路經耦合到同一對導電層且形成第二信號路徑。多壁信號攜載通路結構可提供兩個或兩個以上信號路徑，其互連電子襯底的同一 對導電層，但佔據常規的一個路徑通路的空間。因此，多壁通路結構提供增加的信號密度。 多壁通路結構還可提供在類似長度的路徑上的信號路由(例如在信號的差分對的情況)。前述內容已相當廣泛地概述了本發明的特徵及技術優點，以便於可更好地理解以 下的詳細描述。以下將描述形成權利要求書的主題的額外特徵及優點。所屬領域的技術人 員應了解所揭示的概念及特定實施例可易於用作修改或設計其它結構以用於執行本發明 的相同目的的基礎。所屬領域的技術人員還應認識到，所述等效構造並不脫離如在所附權 利要求書中闡述的本發明的精神及範圍。當結合附圖考慮時，從以下描述將更好地理解據 信為本發明的特性的新穎特徵(關於其組織及操作方法兩者)以及其它目的及優點。然而 應明確了解，僅出於說明及描述的目的而提供附圖中的每一者，且其並不既定作為本發明 的限制的定義。
附圖說膽為更完全地理解本發明，現結合附圖參考以下描述。

圖1為電子襯底中的多壁通路結構的剖視圖；圖2為多壁通路結構的俯視圖；圖3為多層電子襯底的剖視圖；圖4為通孔的剖視圖；圖5為經鍍敷的通孔的剖視圖；圖6為通路的剖視圖；圖7為填充有電介質材料的通路的剖視圖；圖8為通路內的通孔的剖視圖；圖9為通路內的經鍍敷的通孔的剖視圖；以及圖10為在通路結構上方的阻焊掩模的剖視圖。
具體實施例方式參看圖1所展示的實施例，說明具有兩個內部導電層104及106以及兩個外部導 電層108及110的電子封裝102。每一導電層通過電介質材料112與另一導電層分開。電 子襯底可為例如積層(buildup)或層壓多層印刷電路板或者積層或層壓封裝襯底的任何 多層襯底。常規多層襯底可通過以下過程而製備通過將單面層壓件的一個或一個以上層 添加到核心層壓件的每一面而使所述核心層壓件積層。用於層壓件中的電介質材料的實例 包括(但不限於)FR-2酚醛棉紙、FR-4玻璃織物及環氧樹脂、G-IO玻璃織物及環氧樹脂、 CEM-I棉紙及環氧樹脂、CEM-3玻璃織物及環氧樹脂、CEM-5玻璃織物及聚酯、聚醯亞胺及通 常用於製備多層襯底的其它電介質材料。圖1及圖2中所展示的實施例中包括多壁通路結構114。多壁通路結構114包含 在外部通路118內的內部通路116，且可被視作具有「通路內通路(via within a via)」的 設計。如本文所使用，術語「多壁」指所述「通路內通路」的設計。為方便起見，內部通路116 及外部通路118可被描述為「同心」，其中理解「同心」描述了通路內通路的設計而非通路的 實際對準。因此，通路可能實際上彼此同心或可能並非實際上彼此同心。內部通路116及 外部通路118兩者耦合到同一對導電層，在此狀況下為外部導電層108、110。電介質材料層 120使內部通路116與外部通路118電絕緣。接點122、124分別使內部通路116及外部通路 118耦合到外部導電層108、110。在實施例中，阻焊掩模126存在於多層襯底的兩個面上。雖然在此實施例中，描述了具有四個導電層的襯底，但在其它實施例中，襯底可具 有兩個、六個、八個、十個、十二個，或十二個以上導電層。因此，多壁通路結構的壁可連接未 由介入導電層分開或由兩個以上介入導電層分開的若干對導電層。雖然描述了具有單一多壁通路結構的襯底，但其它實施例包括具有一個以上多壁 通路結構的襯底。一旦製備了具有一個或一個以上多壁通路結構的襯底，即可將所述襯底併入用於 例如手機、計算機等的電子裝置中的組合件中。本文所描述的多壁通路結構的一個優點為可使用現有的製造工藝製備多壁通路 結構。
多壁通路結構可通過以下方法製備，所述方法包含a)提供包含多個導電層的電 子襯底；b)形成耦合到一對導電層的第一通路；C)以電介質材料填充第一通路；及d)在第 一通路內且穿過電介質材料形成第二通路，其中第二通路耦合到同一對導電層。在完成的 多壁通路結構中，第一通路被視作外部通路，而第二通路被視作內部通路。可通過以下方法製備通路，所述方法包含穿過襯底形成通孔(through hole)，接 著以導電材料鍍敷所述通孔。視例如孔的大小及便利性的考慮而定，通孔可通過打孔、鑽孔 或雷射作用而製造。在一些實施例中，通路製備包括在鍍敷之前清潔通孔。通孔可通過濺 鍍或電鍍法而經鍍敷或金屬化。舉例來說，可塗覆無電鍍銅，繼之以電解銅。在鍍敷過程期 間可塗覆的其它金屬包括(但不限於)鎳、金、鈀或銀。或者，可以導電聚合物鍍敷通孔。填充第一通路且使第一通路與第二通路分開的電介質材料可為環氧樹脂。電介 質材料的其它實例包括(但不限於)聚苯(PPE)、環狀聚苯醚(armylated polyphenylene ether) (APPE)、苯並環丁烯(BCB)、氰酸酯(三嗪)樹脂、聚四氟乙烯(PTFE)、雙馬來醯亞胺 三嗪(BT)樹脂、聚醯亞胺、聚酯、酚系樹脂及聚苯醚酮(PEEK)。在圖3到圖10所展示的特定實施例中，現將描述示範性多壁通路的構造。在圖3 中，提供包含多個導電層304、306、308、310的電子襯底302。在圖4中，通孔402穿過襯底 302而形成。在圖5中，導電材料502(例如銅)鍍敷於通孔402中及導電層304、310的對 的部分上。鍍敷於導電層304、310的對上的導電材料502經遮蔽或圖案化以形成用於使第 一經形成的通路606連接到導電層304、310的對的接點602、604，如圖6所展示。如圖7中所見，接著在壓力下以電介質材料702(例如環氧樹脂)填充第一通路 606，其中電介質材料702經沉積在接點602、604的至少一部分上。電介質材料702經平坦 化及圖案化以移除過量電介質材料。 如圖8中所見，內部第二通路通過以下過程而製備穿過電介質材料702且在第一 通路606內形成通孔802。圖9展示在通孔802中及在經圖案化電介質材料702上的第二 導電材料902的鍍敷。如所見，經鍍敷的導電材料902可經遮蔽或圖案化以形成用於使經 形成的第二通路908連接到導電層304、310的對的接點904、906。在此實施例中，電介質 材料702在外部第一通路606與內部第二通路908的接點602、604之間形成絕緣層910、 912。多壁通路結構1002由圖3到圖10中所展示的實施例產生。在一些實施例中，阻焊掩 模1004、1006可塗覆於含有通路的襯底的兩個表面上，如圖10中所見。雖然描述了具有兩個通路的多壁通路結構，但還提供具有三個或三個以上同心通 路的多壁通路結構。舉例來說，通過以下方法可將第三通路添加到多壁通路結構1002，所述 方法包含以電介質材料填充內部第二通路，平坦化及圖案化電介質材料，穿過電介質材料 形成通孔，在通孔內鍍敷導電材料，接著遮蔽或圖案化經鍍敷的材料，其與圖7到圖10中所 展示的方法類似。可通過重複地在最內部通路內添加另一通路而包括額外通路。在某些實 施例中，提供具有三個或三個以上同心通路的多壁通路結構。在另一實施例中，最內部通路的空腔可用電介質材料、導電材料填充或保持未經 填充。在各種實施例中，一個通路的導電材料可與通路結構的任何其它通路的導電材料 相同或不同。在某些實施例中，在多壁通路結構的所有通路中，導電材料為銅。類似地，兩 個通路之間的電介質材料可與使多壁通路結構的任何其它兩個通路分開的電介質材料相同或不同。在其它實施例中，多壁通路結構可連接若干對內部導電層。舉例來說，在四層襯底 中，可連接內部兩個導電層。此可通過以下過程而實現在具有兩個導電層的核心層壓件中 形成多壁通路結構，接著將一層單面層壓件添加到核心的每一面。結果是具有連接內部導 電層的多壁通路結構的四層襯底。類似地，通過將一層單面層壓件添加到含有多壁通路結 構的四層層壓件的兩個面，可製備具有連接第二導電層及第五導電層的多壁通路結構的六 層襯底。以類似方式，可製備連接具有六個以上導電層的襯底的內部導電層的多壁通路結 構。多壁通路結構的每一實施例提供互連同一對內部或外部導電層的至少兩個信號 路徑。因為多壁通路結構所佔據的空間與常規的一個路徑通路所佔據的空間相當，所以多 壁通路結構提供增加的信號密度。此外，多壁通路結構可包括於信號的差分對的電路中，使 得所述差分對的兩個成員具有類似路徑長度。舉例來說，使用常規的一個路徑通路，差分對 的一個成員連接到與另一成員不同的通路。視每一通路的位置而定，此可意味著差分對具 有不同總路徑長度。與之相比，通過使用多壁通路結構，差分對的總路徑長度將是類似的， 因為差分對的每一成員連接到同一多壁通路結構。如本文所描述，多壁信號攜載通路結構提供互連一對導電層的兩個或兩個以上信 號路徑，因此增加信號密度。雖然已詳細描述本發明及其優點，但應了解在不脫離如由所附權利要求書所界定 的本發明的精神及範圍的情況下可在本文中進行各種變化、取代和變更。此外，本申請案的 範圍並不既定限於說明書中所描述的過程、機器、製造、物質組成、手段、方法及步驟的特定 實施例。如所屬領域的技術人員將易於從本發明而了解，可根據本發明利用執行大體上與 本文中所描述的對應實施例相同的功能或實現大體上與本文中所描述的對應實施例相同 的結果的現有或隨後待開發的過程、機器、製造、物質組成、手段、方法或步驟。因此，所附權 利要求書既定在其範圍中包括所述過程、機器、製造、物質組成、手段、方法或步驟。
權利要求
1.一種在具有多個導電層的電子襯底中的多壁信號攜載通路結構，其包含外部通路，其用於耦合到所述襯底的一對導電層，所述外部通路形成所述對導電層之 間的第一信號路徑；內部通路，其位於所述外部通路內，用於耦合到所述對導電層，所述內部通路形成所述 對導電層之間的第二信號路徑；以及電介質層，其位於所述內部通路與所述外部通路之間。
2.根據權利要求1所述的多壁信號攜載通路結構，其中所述對層為外部導電層。
3.根據權利要求1所述的多壁信號攜載通路結構，其中所述對層為內部核心導電層。
4.根據權利要求1所述的多壁信號攜載通路結構，其進一步包含至少一個額外通路，其位於所述內部通路內，用於耦合到所述對導電層，所述至少一個 額外通路形成所述對導電層之間的另一信號路徑；以及電介質層，其位於所述至少一個額外通路與所述內部通路之間。
5.根據權利要求1所述的多壁信號攜載通路結構，其進一步包含接觸區域，所述接觸 區域包含外部通路跡線及內部通路跡線，所述跡線由經圖案化電介質層分開。
6.一種具有多個導電層的電子襯底，所述襯底包含多壁信號攜載通路結構，所述多壁 信號攜載通路結構包含外部通路，其耦合到所述襯底的一對導電層，所述外部通路形成第一信號路徑； 內部通路，其位於所述外部通路內且耦合到所述對導電層，所述內部通路形成第二信 號路徑；以及電介質層，其位於所述內部通路與所述外部通路之間。
7.根據權利要求6所述的電子襯底，其中所述對層為外部導電層。
8.根據權利要求6所述的電子襯底，其中所述對層為內部導電層。
9.根據權利要求6所述的電子襯底，其中所述多壁信號攜載通路結構進一步包含至少一個額外通路，其安置於所述內部通路內且耦合到所述對導電層，所述至少一個 額外通路形成另一信號路徑；以及電介質層，其位於所述至少一個額外通路與所述內部通路之間。
10.根據權利要求6所述的電子襯底，其中所述多壁信號攜載通路結構進一步包含接 觸區域，所述接觸區域包含經圖案化外部通路跡線及經圖案化內部通路跡線，所述跡線由 經圖案化電介質層分開。
11.根據權利要求6所述的電子襯底，其中所述電子襯底為印刷電路板襯底。
12.根據權利要求6所述的電子襯底，其中所述電子襯底為積層或層壓襯底。
13.根據權利要求6所述的電子襯底，其中所述多壁信號攜載通路結構被併入到信號 的差分對的信號路徑中。
14.一種製造襯底中的多壁信號攜載通路結構的方法，其包含 提供包含多個導電層的電子襯底；形成耦合到一對所述導電層的第一通路，其形成所述對導電層之間的第一信號路徑； 在所述第一通路內沉積第一電介質層； 圖案化所述第一電介質層；在所述第一通路內且穿過所述第一電介質層形成第二通路，所述第二通路耦合到所述對導電層且形成所述對導電層之間的第二信號路徑。
15.根據權利要求14所述的方法，其中所述第二通路由以下過程形成，所述過程包含 在所述第一通路內且穿過所述第一電介質層形成通孔；在所述通孔中及在所述對導電層中的每一層的一部分上鍍敷導電材料；以及圖案化鍍 敷於所述對導電層中的每一層的所述部分上的所述導電材料。
16.根據權利要求14所述的方法，其中所述對導電層為外部導電層。
17.根據權利要求14所述的方法，其中所述對導電層為內部導電層。
18.根據權利要求14所述的方法，其進一步包含在所述對導電層中的每一層上沉積阻 焊掩模。
19.根據權利要求14所述的方法，其進一步包含 在所述第二通路內沉積第二電介質層；以及在所述第二通路內形成額外通路，所述額外通路耦合到所述對導電層且形成所述對導 電層之間的額外信號路徑。
20.根據權利要求19所述的方法，其進一步包含重複地進行以下操作 在最內部通路內沉積電介質材料；以及在所述最內部通路內形成另一通路，所述另一通路耦合到所述對導電層且形成另一信 號路徑。
全文摘要
本發明提供一種在具有多個導電層的電子襯底中的多壁通路結構。所述多壁通路結構包括外部通路，其耦合到一對所述導電層；內部通路，其位於所述外部通路內且耦合到所述同一對導電層；及電介質層，其位於所述內部通路與外部通路之間。在各種實施例中，所述對導電層可為所述電子襯底的內部導電層或外部導電層。在其它實施例中，提供一種製備多壁通路結構的方法。
文檔編號H01L23/498GK102067305SQ200980123552
公開日2011年5月18日 申請日期2009年6月19日 優先權日2008年6月27日
發明者阿爾溫德·錢德拉舍卡朗 申請人:高通股份有限公司