新型碳化矽肖特基二極體的製作方法
2023-05-20 10:44:56
專利名稱：新型碳化矽肖特基二極體的製作方法
技術領域：
本發明涉及一種半導體器件，尤其涉及一種應用於高壓高頻系統如大功率整流、 開關電源、變頻器等裝置中的二極體。
背景技術：
肖特基勢壘二極體(SBD)是利用金屬與半導體表面接觸形成勢壘的非線性特性製成的功率二極體。SBD在導通過程中沒有額外載流子的注入和儲存，因而基本上沒有反向恢復電流，其關斷過程很快，開關損耗很小。但是SBD的導通電阻隨著其阻斷電壓的提高迅速增加(比導通電阻和阻斷電壓的 2. 5次方成正比)，在較高壓的SBD器件中，其導通電阻會相當大。隨著對阻斷電壓的要求越來越高，現有結構的應用受到了明顯的限制。鑑於此，迫切需要發明一種新的二極體結構， 可以在一定的阻斷電壓等級條件下，降低SBD的導通電阻。
發明內容
本發明針對現有SBD結構在應用中的不足，提供一種新型碳化矽肖特基二極體。 本發明可以實現器件的比導通電阻和阻斷電壓成正比關係，和傳統SBD結構相比，它在一定的阻斷電壓等級要求下，可以大大降低SBD的導通電阻，減少其通態損耗，使碳化矽肖特基二極體的性能得到良好的改善。為了解決上述技術問題，本發明通過下述技術方案得以解決
新型碳化矽肖特基二極體，包括SiC襯底，SiC襯底下端連接有陰極，SiC襯底上端連接有SiC外延層，SiC外延層上端連接有肖特基勢壘接觸金屬層，肖特基勢壘接觸金屬層上設有陽極，所述的SiC外延層為至少兩個且依次疊接，最下層的SiC外延層與陰極相連，最上層的SiC外延層與肖特基勢壘接觸金屬層相連，SiC外延層的上表面設有P區。本發明設置多個SiC外延層的疊接結構，且每次疊接後都需要配套以相應的離子注入和高溫退火。 通過增加SiC外延層的數量，從而提高SBD反向阻斷電壓，降低器件的導通電阻，使得肖特基勢壘二極體的通態損耗更小。作為優選，所述SiC外延層上表面設有的P區有兩個。相鄰的兩個SiC外延層的 P區不一定要相互對準。本發明由於採用了以上技術方案，具有顯著的技術效果在普通肖特基勢壘二極體結構的基礎上，通過增加SiC外延層的數量，從而提高SBD反向阻斷電壓，降低器件的導通電阻。本發明的工業生產工藝，相比於其他降低SBD導通電阻減少通態損耗的技術，更能節約生產成本，即以相對較低的成本提升肖特基勢壘二極體的工作性能。
圖1為本發明的結構示意圖。
具體實施例方式下面結合附圖與實施例對本發明作進一步詳細描述 實施例
新型碳化矽肖特基二極體，如圖1所示，包括SiC襯底2，SiC襯底2下端連接有陰極1， SiC襯底2上端連接有SiC外延層3，SiC外延層3上端連接有肖特基勢壘接觸金屬層5，肖特基勢壘接觸金屬層5上設有陽極6，所述的SiC外延層3為至少兩個且依次疊接，最下層的SiC外延層3與陰極1相連，最上層的SiC外延層3與肖特基勢壘接觸金屬層5相連，每個SiC外延層3均通過P型離子注入在SiC外延層3表面形成兩個ρ區4。各個SiC外延層3的P區4不一定要相互對準。本發明在工作時，正向電流通過陽極6進入到肖特基勢壘接觸金屬層5，依次流入 SiC外延層3，最後由陰極1流出。當SBD正向偏置時，PN結也進入正偏狀態，但SBD的開啟電壓比PN結低，正向電流將通過SBD通道，N型SBD通道為阻性區域，故正向壓降較PN結大大降低，並且多個外延層結構較單層結構的導通電阻可以大大降低。同理，在相同的導通電阻下，其反向阻斷電壓等級可以大為提高。總之，以上所述僅為本發明的較佳實施例，凡依本發明申請專利範圍所作的均等變化與修飾，皆應屬本發明專利的涵蓋範圍。
權利要求
1.新型碳化矽肖特基二極體，包括SiC襯底(2)，SiC襯底(2)下端連接有陰極(1)， SiC襯底(2 )上端連接有SiC外延層(3 )，SiC外延層(3 )上端連接有肖特基勢壘接觸金屬層(5)，肖特基勢壘接觸金屬層(5)上設有陽極(6)，其特徵在於所述的SiC外延層(3)為至少兩個且依次疊接，最下層的SiC外延層(3)與陰極(1)相連，最上層的SiC外延層(3) 與肖特基勢壘接觸金屬層(5 )相連，SiC外延層(3 )的上表面設有P區(4)。
2.根據權利要求1所述的新型碳化矽肖特基二極體，其特徵在於所述SiC外延層(3) 上表面設有的P區(4)有兩個。
全文摘要
本發明涉及一種半導體器件，公開了一種應用於高壓高頻系統如大功率整流、開關電源、變頻器等裝置中的新型碳化矽肖特基二極體。它包括SiC襯底(2)，SiC襯底(2)下端連接有陰極(1)，SiC襯底(2)上端連接有SiC外延層(3)，SiC外延層(3)上端連接有肖特基勢壘接觸金屬層(5)，肖特基勢壘接觸金屬層(5)上設有陽極(6)，所述的SiC外延層(3)為至少兩個且依次疊接，最下層的SiC外延層(3)與陰極(1)相連，最上層的SiC外延層(3)與肖特基勢壘接觸金屬層(5)相連，SiC外延層(3)的上表面設有P區(4)。本發明通過增加SiC外延層的數量，從而提高SBD反向阻斷電壓，降低器件的導通電阻，使得肖特基勢壘二極體的通態損耗更小。
文檔編號H01L29/06GK102569421SQ20101059296
公開日2012年7月11日 申請日期2010年12月17日 優先權日2010年12月17日
發明者周偉成, 崔京京, 盛況, 鄧永輝, 郭清 申請人:浙江大學