可編程邏輯器件的調試方法、系統及電子設計自動化終端與流程
2023-05-20 11:00:41
本發明涉及通信領域，尤其涉及可編程邏輯器件的調試方法、系統及電子設計自動化終端。
背景技術：
可編程邏輯器件(Programmable Logic Device，PLD)因其具有可編程特性，因此在設計階段，設計人員可根據需要修改電路，直到對設計工作感到滿意為止，這有效降低了成本，縮短了系統設計的周期，提高了設計開發的靈活性。同時可編程邏輯器件還具有較高的集成度，所以可編程邏輯器件在通信、圖像處理等領域得到了大規模的應用。
可編程邏輯器件的調試工作可以基於計算機等終端運行的EDA(Electronic Design Automation)調試程序來進行。如果可編程邏輯器件中設計包含的協議簡單時，可以直接採集可編程邏輯器件內部的信號，並將對應的波形顯示出來，通過人眼觀察的形式從顯示波形中獲取到一個完整數據包的波形，進而對該數據包波形進行分析，實現對可編程邏輯器件的調試。但如果是對包含複雜協議設計的可編程邏輯器件進行調試時，通過人眼觀察獲取數據包波形則會比較困難，過程也會比較複雜，在這種情況下，通常會採用協議分析儀(protocol analyzer)來對從可編程邏輯器件內部採集得到的數據進行分析。協議分析儀，是一種監視數據通信系統中的數據流，檢驗數據交換是否正確地按照協議的規定進行的專用測試工具。將協議分析儀連接在數據通信系統上，在不影響系統運行的情況下，協議分析儀可以從線路上採集系統所發送的數據和接收的數據，進行數據的存儲、顯示和分析，實現其監視功能。同時，協議分析儀還具有模擬功能，當將協議分析儀直接與被測設備(例如可編程邏輯器件)連接，按照預先設置的程序，同被測設備通信，進行數據的發送、接收數據的判斷和應答數據的判斷，檢驗被測設備協議實現的正確性。
雖然協議分析儀能夠對協議設計複雜的可編程邏輯器件進行協議分析，但如果使用協議分析儀輔助調試，則必須購置專門的協議分析儀，這增加了調試的硬體成本。綜上，現在繼續提出一種對可編程邏輯器件進行調試的方案，來解決現有技術中存在的調試硬體成本高的問題。
技術實現要素：
本發明實施例提供的可編程邏輯器件的調試方法、系統及電子設計自動化終端，主要解決的技術問題是：解決現有調試過程中在對可編程邏輯器件進行協議分析的時候，必須購置專業的協議分析儀，使得可編程邏輯器件調試的硬體成本高的問題。
為解決上述技術問題，本發明實施例提供一種可編程邏輯器件的調試方法，包括：
電子設計自動化終端撲捉被調試可編程邏輯器件輸入/輸出埠的待分析數據，所述電子設計自動化終端用於對所述被調試可編程邏輯器件進行對應電子設計自動化調試的終端；
所述電子設計自動化終端對所述待分析數據進行協議分析，以實現對所述被調試可編程邏輯器件的調試。
進一步的，所述電子設計自動化終端通過所述被調試可編程邏輯器件上協議定義的標準接口或自定義接口撲捉輸入/輸出埠的所述待分析數據。
進一步的，所述電子設計自動化終端撲捉被調試可編程邏輯器件輸入/輸出埠的待分析數據之前包括：所述電子設計自動化終端確定撲捉所述待分析數據的撲捉時長。
進一步的，所述電子設計自動化終端撲捉被調試可編程邏輯器件輸入/輸出埠的待分析數據包括：
所述電子設計自動化終端撲捉被調試可編程邏輯器件輸入/輸出埠的待分析數據並存儲到所述被調試可編程邏輯器件的內部存儲器上；
所述電子設計自動化終端接收從所述內部存儲器傳輸的所述待分析數據。
進一步的，所述電子設計自動化終端撲捉被調試可編程邏輯器件輸入/輸出埠的待分析數據包括：
所述電子設計自動化終端撲捉被調試可編程邏輯器件輸入/輸出埠的待分析數據並存儲到所述被調試可編程邏輯器件的內部存儲器上；
所述電子設計自動化終端控制所述被調試可編程邏輯器件將其內部存儲器上的所述待分析數據傳輸到片外存儲器；
所述電子設計自動化終端接收所述片外存儲器發送的所述待分析數據。
本發明實施例還提供一種電子設計自動化終端，包括：
數據撲捉模塊，用於撲捉被調試可編程邏輯器件輸入/輸出埠的待分析數據，所述電子設計自動化終端用於對所述被調試可編程邏輯器件進行對應電子設計自動化調試的終端；
分析調試模塊，用於對所述待分析數據進行協議分析，以實現對所述被調試可編程邏輯器件的調試。
進一步的，所述數據傳輸模塊用於撲捉被調試可編程邏輯器件輸入/輸出埠的待分析數據並存儲到所述被調試可編程邏輯器件的內部存儲器上，並接收從所述內部存儲器傳輸的所述待分析數據。
進一步的，所述數據傳輸模塊用於撲捉被調試可編程邏輯器件輸入/輸出埠的待分析數據並存儲到所述被調試可編程邏輯器件的內部存儲器，並控制所述被調試可編程邏輯器件將其內部存儲器上的所述待分析數據傳輸到片外存儲器，以及接收從所述內部存儲器傳輸的所述待分析數據。
本發明實施例還提供一種可編程邏輯器件的調試系統，包括被調試可編程邏輯器件以及如上所述的電子設計自動化終端。
進一步的，所述部存儲器為所述被調試可編程邏輯器件內部的靜態隨機存儲器；所述片外存儲器為所述被調試可編程邏輯器件外的動態隨機存取存儲器。
本發明實施例還提供一種計算機存儲介質，所述計算機存儲介質中存儲有計算機可執行指令，所述計算機可執行指令用於執行前述的任一項的可編程邏輯器件的調試方法。
本發明的有益效果是：
根據本發明實施例提供的可編程邏輯器件的調試方法、系統及電子設計自動化終端，以及計算機存儲介質，由對被調試可編程邏輯器件進行對應電子設計自動化調試的終端從該被調試可編程邏輯器件的輸入/輸出埠撲捉待分析數據，並對待分析數據進行協議分析，實現對被調試可編程邏輯器件的調試。在本發明實施例提供的方案當中，電子設計自動化終端不僅對被調試可編程邏輯器件進行對應電子設計自動化調試，而且還能兼顧協議分析儀的協議分析作用，使得針對被調試可編程邏輯器件的調試工作不需要購置專業協議分析儀，降低了調試的硬體成本，同時，在對被調試可編程邏輯器件進行調試的過程中，調試人員只需要關注電子設計自動化終端即可，不需要像現有技術一樣同時監控計算機與協議分析儀，簡化了調試過程。
附圖說明
圖1為本發明實施例一提供的可編程邏輯器件的調試方法的一種流程圖；
圖2為本發明各實施例中EDA終端對被調試PLD進行調試的一種示意圖；
圖3為本發明各實施例中EDA終端對被調試PLD進行調試的另一種示意圖；
圖4為本發明實施例二提供的EDA終端的一種結構示意圖；
圖5為本發明實施例二提供的EDA終端的另一種結構示意圖；
圖6為本發明實施例三提供的可編程邏輯器件的調試系統的一種結構示意圖；
圖7為本發明實施例三提供的可編程邏輯器件的調試系統的一種示意圖。
具體實施方式
下面通過具體實施方式結合附圖對本發明實施例作進一步詳細說明。
實施例一：
PLD與一般數字晶片不同的是，其內部的數字電路可以在出廠後才規劃決定，其中一些PLD再規劃決定之後無法再次改變，而有一些PLD器件內部的電路支持多次規劃與擦除。PLD分為PROM(Programmable Read-Only Memory，可編程只讀存儲器)、EPROM(Erasable Programmable Read Only Memory，可擦除可編程存儲器)、PLA(Programmable logic arrays，可編程邏輯陣列)、PAL(Programmable Array Logic，可編陣列邏輯)和GAL(generic array logic，通用陣列邏輯)等類型。其中，在PAL和GAL的基礎上又發展出了應用更為廣泛的CPLD(Complex Programmable Logic Device，複雜可編程邏輯器件)以及FPGA(Field－Programmable Gate Array，現場可編程門陣列)。
現有技術中，在對PLD器件進行調試的時候，基本都是使用計算機運行與該被調試PLD器件配套對應的EDA程序來進行電子設計自動化調試。需要進行協議分析的時候，可能會將專業的協議分析儀與被調試PLD連接，撲捉被調試PLD輸入/輸出埠的數據，並從撲捉數據中獲得一個完整的數據包，對該數據包進行分析，確定數據包的協議包頭和包尾等，從而了解該被調試PLD與外界所用的數據包產生和傳輸過程中的行為，輔助調試工作的進行。但是在這種調試方案當中，因為要用到專業的協議分析儀，因此，不僅增加了PLD調試的硬體成本，同時，也使得調試PLD的工作變得更加複雜，增加了調試工作人員的負擔。為了解決上述問題，本實施例提供一種可編程邏輯器件的調試方法，請參見圖1：
S102、EDA終端撲捉被調試PLD輸入/輸出埠的待分析數據。
在本實施例中，EDA終端(即電子設計自動化終端)是指能夠運行與被調試PLD對應配套的EDA程序，能夠對被調試PLD進行電子設計自動化調試的終端，在實際調試過程中，EDA終端是能夠運行有EDA程序的計算機，包括筆記本電腦、桌上型電腦等。
EDA終端撲捉被調試PLD輸入/輸出埠的待分析數據時，可以通過自定義接口來撲捉被調試PLD輸入輸出埠的待分析數據並存儲到被調試PLD的內部存儲器上。當然，本領域技術人員可以明白的是，EDA終端也可以通過協議定義的標準接口來撲捉。如圖2所示，被調試PLD為需要被調試的現場可編程門陣列(FPGA)21，其被設置在PCB板22上。EDA終端20作為對被調試現場可編程門陣列21進行調試的外部終端，可以與現場可編程門陣列21連接，通過現場可編程門陣列21標準的PIPE(PHY Interface for the PCI Express，外部設備互連總線物理層接口)接口211撲捉待分析數據並存儲到現場可編程門陣列21的內部存儲器212上。當撲捉工作完成後，EDA終端可以接收從內部存儲器212傳輸的待分析數據。當然，本領域技術人員可以理解的是，EAD終端也可以以便撲捉待分析數據，一邊接收被調試PLD傳輸的待分析數據。
應當理解的是，本實施例中的「撲捉」是採集待分析數據的過程，因此，「撲捉」並不限定本實施例的範圍，凡表徵數據採集過程的詞彙，均可以用於替代本實施例中的「撲捉」。例如，除「撲捉」以外，還可以使用「捕獲」、「抓取」、「採集」等詞代替。EDA終端在撲捉待分析數據之前，還可以先設置撲捉待分析數據的撲捉時長，以及開始撲捉的條件，由於EDA終端用於撲捉待分析數據的自定義接口或標準接口的傳輸速率基本是已經確定的，因此，EDA終端撲捉待分析數據量的大小就可以由撲捉持續的時間來確定。在本實施例的一種示例當中，EDA終端在撲捉待分析數據之前還會先設置撲捉時長，撲捉時長通常應該保證EDA終端撲捉的待分析數據中包括至少一個完整數據包。撲捉時長可以由調試人員在EDA程序當中進行自定義設置，當然，如果EDA終端採用標準接口撲捉被調試PLD的待分析數據，則可以採用EDA程序中默認的撲捉時長。
在本實施例中，被調試PLD的內部存儲器可以包括但不限於SRAM(Static RAM，靜態隨機存儲器)，如圖2所示出的被調試現場可編程門陣列21，其內部存儲器212即為SRAM。除了SRAM以外，如果被調試PLD中有DRAM(Dynamic RAM，動態隨機存取存儲器)，則DRAM也可以作為被調試PLD的內部存儲器。
雖然EDA終端撲捉待分析數據的量直接受限於撲捉時長的大小，但是，從根本來說，待分析數據量的多少還會受到被調試PLD內部存儲器存儲容量的限制。因為EDA終端撲捉的數據需要先存儲到其內部存儲器上，但是內部存儲器除了要為調試工作服務以外，還需要存儲被調試PLD的其他資源。因此，通常來說，被調試PLD內部存儲器用於存儲調試過程中待分析數據的空間並不是很大。受限於存儲空間，現有協議分析儀在調試計算機的控制下進行數據撲捉的時候，一次不能撲捉太多的數據，這也是現有技術中限制PLD調試自由、靈活性的一個重要因素。
因此，在本實施例的一個示例當中，圖3示意的FPGA調試方案在圖2所示出方案的基礎上，為被調試現場可編程門陣列21擴展了一個片外存儲器23。EDA終端20在撲捉數據的時候，可以先將待分析數據存儲到內部存儲器212上，當內部存儲器212上存儲空間不足的時候，再控制將內部存儲器212上的待分析數據轉存到片外存儲器23上。由於被調試現場可編程門陣列21片外存儲器23設置在PCB板22上，因此其設置空間明顯大於內部存儲器212的設置空間，進而，片外存儲器23的存儲容量也可以遠大於內部存儲器212。在本實施例中，EDA終端接收片外存儲器23發送的待分析數據。
S104、EDA終端對待分析數據進行協議分析，以實現對被調試PLD的調試。
當撲捉到的待分析數據被傳輸到EDA終端後，EDA終端就可以對待分析數據進行協議分析，例如在本實施例中，EDA終端可以從待分析數據中獲得一個完整的數據包，然後對數據包進行解析，獲取數據包頭以及包尾，確定數據包產生以及傳輸的過程，得到協議分析結果，從而確定待調試PLD的輸入輸出是否按照協議的設計正常進行。
本發明實施例提供的可編程邏輯器件的調試方法，由對被調試PLD進行對應電子設計自動化調試的EDA終端從該被調試PLD的輸入/輸出埠撲捉待分析數據，然後對捕獲的待分析數據進行協議分析，不僅通過EDA終端完成被調試PLD的電子設計自動化調試，而且還利用EDA終端實現了對待分析數據的協議分析，使得針對被調試可編程邏輯器件的調試工作不需要購置專業協議分析儀，降低了調試的硬體成本，簡化了調試人員的調試過程。
另一方面，本發明實施例中EDA終端還能控制將撲捉的待分析數據從被調試PLD的內部存儲器轉存到片外存儲器上，然後從片外存儲器上獲取待分析數據進行協議分析，利用片外存儲器的存儲空間較大的優勢，使得撲捉待分析數據的數量以及撲捉時長不用受到被調試PLD內部存儲資源的限制，可以按照實際的調試需求自由地進行待分析數據撲捉，在很大程度上提升了調試過程的靈活性。
實施例二：
現有技術中，在對PLD器件進行調試的時候，基本都是使用計算機運行與該被調試PLD器件配套對應的EDA程序來進行電子設計自動化調試。需要進行協議分析的時候，可能會將專業的協議分析儀與被調試PLD連接，撲捉被調試PLD輸入/輸出埠的數據，並從撲捉數據中獲得一個完整的數據包，對該數據包進行分析，確定數據包的協議包頭和包尾等，從而了解該被調試PLD與外界所用的數據包產生和傳輸過程中的行為，輔助調試工作的進行。但是在這種調試方案當中，因為要用到專業的協議分析儀，因此，不僅增加了PLD調試的硬體成本，同時，也使得調試PLD的工作變得更加複雜，增加了調試工作人員的負擔。為了解決上述問題，本實施例提供一種EDA終端，該EDA終端可以執行實施例一提供的可編程邏輯器件的調試方法，具體的，請參見圖4：
EDA終端20包括數據撲捉模塊202和分析調試模塊204。數據撲捉模塊202用於撲捉被調試PLD輸入/輸出埠的待分析數據，而分析調試模塊204用於對待分析數據進行協議分析，以實現對被調試PLD的調試。被調試PLD可以是PROM、EPROM、PLA、PAL和GAL、CPLD以及FPGA等幾種類型中的任意一種。
在本實施例中，EDA終端20(即電子設計自動化終端)是指能夠運行與被調試PLD對應配套的EDA程序，能夠對被調試PLD進行電子設計自動化調試的終端，在實際調試過程中，EDA終端20是能夠運行有EDA程序的計算機，包括筆記本電腦、桌上型電腦等。
數據撲捉模塊202撲捉被調試PLD輸入/輸出埠的待分析數據時，可以通過自定義接口來撲捉被調試PLD輸入輸出埠的待分析數據並存儲到被調試PLD的內部存儲器上。當然，本領域技術人員可以明白的是，數據撲捉模塊202也可以通過協議定義的標準接口來撲捉。如圖2所示，被調試PLD為需要被調試的現場可編程門陣列(FPGA)21，其被設置在PCB板22上。EDA終端20作為對被調試現場可編程門陣列21進行調試的外部終端，可以與現場可編程門陣列21連接，通過現場可編程門陣列21標準的PIPE(PHY Interface for the PCI Express，外部設備互連總線物理層接口)接口211撲捉待分析數據並存儲到現場可編程門陣列21的內部存儲器212上。當待分析數據被撲捉到內部存儲器212之後後，數據撲捉模塊202可以接收從內部存儲器212傳輸的待分析數據。當然，本領域技術人員可以理解的是，數據撲捉模塊202也可以以便撲捉待分析數據，一邊接收被調試PLD內部存儲器傳輸的待分析數據。
應當理解的是，本實施例中的「撲捉」是採集待分析數據的過程，因此，「撲捉」並不限定本實施例的範圍，凡表徵數據採集過程的詞彙，均可以用於替代本實施例中的「撲捉」。例如，除「撲捉」以外，還可以使用「捕獲」、「抓取」、「採集」等詞代替。在本實施例的一種示例中，如圖5所示，EDA終端20還包括時長確定模塊206，時長確定模塊206用於在數據撲捉模塊202撲捉待分析數據之前，先設置撲捉待分析數據的撲捉時長，由於數據撲捉模塊202用於撲捉待分析數據的自定義接口或標準接口的傳輸速率基本是已經確定的，因此，數據撲捉模塊202撲捉待分析數據量的大小就可以由撲捉持續的時間來確定。在本實施例的一種示例當中，時長確定模塊206在數據撲捉模塊202撲捉待分析數據之前還會先設置撲捉時長，撲捉時長通常應該保證EDA終端撲捉的待分析數據中包括至少一個完整數據包。時長確定模塊206設置的撲捉時長可以根據調試人員在EDA程序中的自定義設置進行，當然，如果數據撲捉模塊202採用標準接口撲捉被調試PLD的待分析數據，則時長確定模塊206可以採用EDA程序中默認的時長作為撲捉時長。
在本實施例中，被調試PLD的內部存儲器可以包括但不限於SRAM(Static RAM，靜態隨機存儲器)，如圖2所示出的被調試現場可編程門陣列21，其內部存儲器212即為SRAM。除了SRAM以外，如果被調試PLD中有DRAM(Dynamic RAM，動態隨機存取存儲器)，則DRAM也可以作為被調試PLD的內部存儲器。
雖然數據撲捉模塊202撲捉待分析數據的量直接受限於撲捉時長的大小，但是，從根本來說，待分析數據量的多少還會受到被調試PLD內部存儲器存儲容量的限制。因為數據撲捉模塊202撲捉的數據需要先存儲到其內部存儲器上，但是內部存儲器除了要為調試工作服務以外，還需要存儲被調試PLD的其他資源。因此，通常來說，被調試PLD內部存儲器用於存儲調試過程中待分析數據的空間並不是很大。受限於存儲空間，現有協議分析儀在一次數據撲捉的過程中，並不能撲捉太多的數據，這也是現有技術中限制PLD調試自由、靈活性的一個重要因素。
因此，在本實施例的一個示例當中，圖3示意的FPGA調試方案在圖2所示出方案的基礎上，為被調試現場可編程門陣列21擴展了一個片外存儲器23。數據撲捉模塊202在撲捉數據的時候，可以先將待分析數據存儲到內部存儲器212上，當內部存儲器212上存儲空間不足的時候，數據撲捉模塊202再控制將內部存儲器212上的待分析數據轉存到片外存儲器23上。由於被調試現場可編程門陣列21片外存儲器23設置在PCB板22上，因此其設置空間明顯大於內部存儲器212的設置空間，進而，片外存儲器23的存儲容量也可以遠大於內部存儲器212。等待分析數據被存儲到片外存儲器23上以後，數據撲捉模塊202可以接收片外存儲器23發送的待分析數據進行協議分析，以實現對被調試PLD的調試。
當數據撲捉模塊202撲捉到的待分析數據後，EDA終端20的分析調試模塊204就可以對待分析數據進行協議分析，例如在本實施例中，分析調試模塊204可以從待分析數據中獲得一個完整的數據包，然後對數據包進行解析，獲取數據包頭以及包尾，確定數據包產生以及傳輸的過程，得到協議分析結果，從而確定待調試PLD的輸入輸出是否按照協議的設計正常進行。
本實施例EDA終端中的時長確定模塊和分析調試模塊的功能可以通過控制器來完成，而數據撲捉模塊的功能可以通過終端控制器、通信裝置共同實現：由控制器先根據調試人員的指令設置撲捉待分析數據的撲捉時長，然後通過通信裝置向被調試PLD發送指令撲捉待分析數據，在獲得待分析數據之後，可以對待分析數據進行協議分析，從而實現對被調試PLD的調試。
本發明實施例提供的EDA終端，由對被調試PLD進行對應電子設計自動化調試的EDA終端從該被調試PLD的輸入/輸出埠撲捉待分析數據，然後對捕獲的待分析數據進行協議分析，不僅通過EDA終端完成被調試PLD的電子設計自動化調試，而且還利用EDA終端實現了對待分析數據的協議分析，使得針對被調試可編程邏輯器件的調試工作不需要購置專業協議分析儀，降低了調試的硬體成本，簡化了調試人員的調試過程。
另一方面，本發明實施例中EDA終端還能控制將撲捉的待分析數據從被調試PLD的內部存儲器轉存到片外存儲器上，然後從片外存儲器上獲取待分析數據進行協議分析，利用片外存儲器的存儲空間較大的優勢，使得撲捉待分析數據的數量以及撲捉時長不用受到被調試PLD內部存儲資源的限制，可以按照實際的調試需求自由地進行待分析數據撲捉，在很大程度上提升了調試過程的靈活性。
實施例三:
本實施例提供一種可編程邏輯器件的調試系統，如圖6所示，可編程邏輯器件的調試系統6包括被調試可編程邏輯器件(PLD)60以及第二實施例提供的EDA終端20。
如圖7所示，被調試可編程邏輯器件的調試系統6中，EDA終端為計算機62，計算機62通過被調試可編程邏輯器件60的標準數據接口601撲捉I/O接口的待分析數據並存儲到內部存儲器602上。
另外，被調試可編程邏輯器件的調試系統6還包括片外存儲器61，片外存儲器61以及被調試可編程邏輯器件60被部署在PCB板63上，被調試可編程邏輯器件60的內部存儲器601、片外存儲器61以及計算機62三者兩兩通信連接。當計算機62撲捉的待分析數據數量較多，也即撲捉時長較長時，計算機62可以控制將存儲到內部存儲器602上的待分析數據轉存到片外存儲器61上，然後從片外存儲器61上獲得待分析數據。當計算機62撲捉的待分析數據數量較少，也即撲捉時長較短時，被撲捉的待分析數據可直接從內部存儲器602傳輸到計算機62上。
當然，本領域技術人員可以明白的是，在上述示例當中，可以不用隨時保證內部存儲器601、片外存儲器61以及計算機62三者處於兩兩通信連接的狀態，具體連接狀況可以根據計算機62設置的撲捉時長來確定，當撲捉時長較短的時候，僅連接內部存儲器601與計算機62，當撲捉時長較長的時候，連接內部存儲器601與片外存儲器61，以及片外存儲器61與計算機62。
最後，由於對被調試PLD進行的電子設計自動化調試是通過運行對應的EDA程序來實現的，因此，無論是現有調試方案還是本實施例中的調試方案，都需要能夠運行電腦程式的EDA終端。而本實施例中，對被調試PLD待分析數據的協議分析可以通過運行對應的協議分析程序來實現，因此，可以直接使用EDA終端運行與被調試PLD對應的協議分析程序就可以實現對被調試的PLD的調試。從實際調試過程來說，並不需要購置專業的協議分析儀，降低了對PLD進行調試的成本。
顯然，本領域的技術人員應該明白，上述本發明實施例的各模塊或各步驟可以用通用的計算裝置來實現，它們可以集中在單個的計算裝置上，或者分布在多個計算裝置所組成的網絡上，可選地，它們可以用計算裝置可執行的程序代碼來實現，從而，可以將它們存儲在計算機存儲介質(ROM/RAM、磁碟、光碟)中由計算裝置來執行，並且在某些情況下，可以以不同於此處的順序執行所示出或描述的步驟，或者將它們分別製作成各個集成電路模塊，或者將它們中的多個模塊或步驟製作成單個集成電路模塊來實現。所以，本發明不限制於任何特定的硬體和軟體結合。
以上內容是結合具體的實施方式對本發明實施例所作的進一步詳細說明，不能認定本發明的具體實施只局限於這些說明。對於本發明所屬技術領域的普通技術人員來說，在不脫離本發明構思的前提下，還可以做出若干簡單推演或替換，都應當視為屬於本發明的保護範圍。