形成納米單晶矽的方法和非揮發性半導體存儲器製造方法

2023-05-20 14:19:06 3

專利名稱：形成納米單晶矽的方法和非揮發性半導體存儲器製造方法
技術領域：
本發明涉及形成納米單晶矽層的方法和製造半導體器件的方法。具體地 說，本發明涉及在絕緣襯底上外延生長納米單晶矽層的方法和製造含有納米 單晶矽浮柵的非揮發性半導體存儲器的方法。
背景技術：
非揮發性存儲器例如可擦除可編程只讀存儲器(electrically programmable read-only memory, EPROM)、電可擦可編程只讀存儲器(electrically-erasable programmable read-only memory ， EEPROM)以及快閃記憶體(flash memory )
目前廣泛用做計算機系統的數據存儲器件。這些非揮發性存儲器通常包括大 量具有電學絕緣性能的柵極，也就是通常所說的浮柵。納米單晶矽浮柵由於 快速編程能力、低耗電性、高耐受性和較高的密度一致性受到了廣泛的關注。
由於納米單晶矽優越的物理性能如電子封閉(electron confinement)、光 致發光和電子發射等性能，其製備方法也得到了一定的發展。如公開號為 US20050048796的美國專利申請提供了 一種形成納米單晶矽的工藝。具體的工 藝步驟為第一步，用氫原子團對基體表面進行處理，所述的氬原子團是通 過對氫氣進行等離子體沉積得到的；第二步，通過含有矽的氣體的熱化學反 應沉積晶粒尺寸在10nm以下的單晶矽，所述的含有矽的氣體可以是SiH4或者 Si2仏與氫氣的混合氣體；第三步，通過使用氧氣、氧原子或者氮原子中的一 種，將單晶矽原子用氧原子或者氮原子連接起來。上述的三個步驟可以循環 進行，直到達到設定的納米單晶矽的厚度。但是上述方法很難控制每一個納 米單晶矽晶粒的尺寸，也難以控制形成的納米單晶矽的數量。
比4交常見的另一種形成納米單晶矽的方法是退火處理法，主要是採用高
化學當量的非晶氮化矽膜沉積形成納米單晶矽顆粒。如美國專利號為6774061 的專利方案提供了一種形成納米單晶矽的方法，具體的工藝為在矽基體上 形成二氧化矽層；在二氧化矽層上形成一個曝光的掩膜層；在掩膜層上形成 至少一個開口 ；通過掩膜層上所述的至少一個開口將矽離子植入二氧化矽層， 離子植入的能量在O.l 7keV;在700到800。C的情況下對半導體基體進行退火 處理，使植入的矽離子變成有序分布的的納米單晶矽。但是本方法也很難控 制每一個納米單晶矽晶粒的尺寸，也難以控制形成的納米單晶矽的數量。
由於上述形成納米單晶矽的方法不能有效控制納米單晶矽的數量、尺寸 和形狀，因此，在使用上述方法製備的納米單晶矽作為非揮發性存儲器的浮 柵時，存儲器的編程速度和數據保持能力很難同時得到提高。

發明內容
本發明解決的問題是針對現有技術中納米單晶矽的形成工藝的缺陷，提 供一種納米單晶矽形成方法，這種方法能夠有效控制形成的納米單晶矽晶粒 的數量和尺寸。本發明還提供了含有納米單晶矽浮柵的非揮發性半導體存儲 器的方法。
本發明是通過下面的技術方案來實現的 一種納米單晶矽的形成方法， 具體的工藝步驟為
在半導體基體上形成富矽介質薄膜層； 將矽離子植入富矽介質薄膜層；
對半導體基體進行退火處理，在富矽介質薄膜層中形成納米單晶矽。
所述的半導體基體可以是矽或者絕緣體上矽(SOI )。
所述的富矽介質薄膜層可以是富矽氧化物SiOx (0<X<2)或者富矽氮氧 化物SiOxNy ( 0<X<1、 0<Y<1 )。
所述的富矽介質薄膜層的折射率為1.48至1.98。
矽離子植入時採用離子垂直植入的方式，環境中的矽離子的密度為lx
1014至x 10"個/cm2,比較優選的是4x 1015至1 x 10"個/cm2,離子植入的 能量為50至300keV,比較優選的是100至120keV。
對半導體基體在NH3、 N2、 Fb或者Ar氛圍下進行退火處理，退火溫度在 700到IOO(TC之間，可使富矽介質層中的原子分解成納米單晶Si和矽的氧化 物或者矽的氮氧化物的形式。
根據所採用的富矽介質中矽原子含量的不同，以及植入的矽離子密度的 不同，退火後形成的納米單晶矽原子的密度在lxl010/cm2至lxl0"/cm2之間, 微粒直徑在1至10nm之間。
對半導體基體進行退火處理的溫度應該嚴格控制在700至IOO(TC之間，
在上述的溫度範圍較易形成納米單晶矽且有較低的熱預算。
另 一方面，本發明提供了含有納米單晶矽浮柵的非揮發性半導體存儲器 的方法，本方法包括下列步驟
在半導體基體上形成溝槽隔離結構； 在基體上形成一氧化層；
在上述氧化層上形成多晶矽層和納米單晶矽浮柵； 刻蝕上述多晶矽層、納米單晶矽浮柵和氧化層形成控制門； 在半導體基體中形成漏源區； 在控制門上形成氮化物或者氮氧化物隔離層； 在隔離層上沉積層間導電層，並形成連接存儲器內電路的觸點。 上述的氧化層為隧道門氧化層，所述氧化物材料為氮氣化矽(SiON)、富 矽氧化物(SRO)、 Hf02、 Al2Cb或者SiN。
上述在氧化層上形成多晶矽層和納米單晶矽浮柵的工藝方法為
在所述氧化層上沉積富矽介質薄膜； 在富矽介質薄膜層上沉積多晶矽層； 將矽離子通過多晶矽層植入富矽介質薄膜層；
對半導體基體進行退火處理，在富矽介質薄膜層中形成納米單晶矽。 所述的富矽介質薄膜層可以是富矽氧化物SiOx (0<X<2)或者富矽氮氧 化物SiOxNy ( 0<X<1、 0<Y<1 )。
所述的富矽介質薄膜層的折射率為1.48至1.98，優選的折射率為1.58至
1.80。
上述矽離子植入時環境中的矽離子的密度為lxio"至lxio"個/cm2， 較好的是4 x 1015至1 x 10"個/cm2。
上述矽離子植入的能量為50至300keV，較好的是100至120keV。
根據權利要求20所述的所述的含有納米單晶矽浮柵的非揮發性半導體存 儲器的方法，其特徵在於，矽離子植入的能量為。
對半導體基體進行退火處理的退火溫度為700至1000°C。
對半導體基體進行退火處理後在富矽介質薄膜層中形成納米單晶矽原子 的密度為lxl010/cm2至lxlOl2/cm2。
晶矽層、納米單晶矽浮柵和氧化層形成控制門的工藝為在多晶矽層上沉積 氮氧化矽抗反射介電覆膜，並噴塗光刻膠、曝光和顯影，定義出控制門的位 置，然後清除控制門之外的氮氧化矽抗反射介電覆膜層、多晶矽層、富矽介 質薄膜層和隧道門氧化層。
形成控制門後，每一控制門中包含的每一納米單晶矽浮柵內含有的納米 單晶矽粒子的數量為至100,粒子直徑為lnm至10nm。
上述含有納米單晶矽浮柵的非揮發性半導體存儲器的方法，形成的隔離 層為氮化物或者氮氧化物。
上述含有納米單晶石圭浮4冊的非揮發性半導體存卩諸器的方法，所述的層間
介電層為高密度等離子體磷矽玻璃(HDPPSG)或者硼磷矽玻璃(BPSG)。
上述含有納米單晶矽浮柵的非揮發性半導體存儲器的方法，所述的觸點 為金屬鴒或者多晶矽。
與現有技術相比，本發明具有以下優點
1、 本發明提供的納米單晶矽的形成方法，由於採用的富矽介質薄膜中矽 原子的數量可以通過調整形成富矽介質薄膜的工藝參數進行控制，而且隨後 在富矽介質薄膜中植入矽離子，植入的矽離子的密度也可以通過調節植入矽 離子時環境中矽離子的密度確定，因此，採用本發明提供的納米單晶矽的形 成方法生成的納米單晶矽原子的數量較多，密度在lxl01 /cm2至lxlOl2/cm2 之間，並且納米微粒的數量可以進行控制，同時，生長的納米單晶矽直徑在l 至10nm之間，形狀為圓球狀。
2、 本發明在700到IOO(TC的溫度範圍內進行退火，相對於現有技術中退 火溫度必須大於1050。C的工藝，退火溫度明顯降低，具有較低的熱預算，降 低了對能源的消耗和生產成本；並且，由於退火之前富矽介質薄膜中矽原子 的含量較高，在本發明的溫度範圍內即可容易的形成納米單晶矽。
3 、用本發明提供的方法製備的納米單晶矽浮柵具有納米單晶矽晶粒的尺 寸易於控制、密度高等優點，並且數據存儲量大，數據在在斷電情況下不會丟失。


圖1是本發明提供的納米單晶矽的形成方法中半導體基體表面形成富矽 介質薄膜層的剖面結構示意圖。
圖2本發明提供的納米單晶矽的形成方法中矽離子植入富矽介質薄膜層 之後半導體基體的剖面結構示意圖。
圖3本發明提供的納米單晶矽的形成方法中半導體基體退火之後富矽介 質薄膜層中形成納米單晶矽的剖面結構示意圖。
緣隔離層之後的剖面結構示意圖。
圖5本發明提供的非揮發性半導體存儲器形成方法中半導體基體表面形 成高K值隧道門氧化層之後的剖面結構示意圖。
成富矽介質薄膜層、多晶矽氧化層、並植入矽離子時的剖面結構示意圖。
圖7本發明提供的非揮發性半導體存儲器形成方法中半導體基體中富矽 介質薄膜層內退火形成納米單晶矽的剖面結構示意圖。
圖8本發明提供的非揮發性半導體存儲器形成方法中刻蝕多晶矽層、納 米單晶矽浮柵和氧化層形成控制門後的剖面結構示意圖。
圖9本發明提供的非揮發性半導體存儲器形成方法中在半導體基體中形 成漏源區後的剖面結構示意圖。
圖IO本發明提供的非揮發性半導體存儲器形成方法中形成氮化物或者氮 氧化物隔離區後的剖面結構示意圖。
圖11本發明提供的非揮發性半導體存儲器形成方法中形成層間導電層和 觸點後的剖面結構示意圖。
具體實施例方式
下面結合附圖對本發明的具體實施方式
做詳細的說明。 實施例1
本發明提供了一種納米單晶矽的形成方法，具體的工藝步驟為l)在半 導體基體上形成富矽介質薄膜層；2)將矽離子植入富矽介質薄膜層；3)對
半導體基體進行退火處理。
參考圖1所示，為在半導體基體101上形成富矽介質薄膜層102後的剖 面結構示意圖。圖1中所示的半導體基體101為矽，還可以使用絕緣體上矽 (SOI)作為半導體基體101。圖1中所示的的富矽介質薄膜層102可以是富 矽氧化物SiOx (0<X<2)或者富矽氮氧化物SiOxNy (0<X<1、 0<Y<1 )。所述 的富矽氧化物SiOx (0<X<2)以及富矽氮氧化物SiOxNy (0<X<1、 0<Y<1 ) 中矽原子的含量可以根據需要通過控制富矽介質薄膜層102的生成工藝進行 控制。
本發明中富矽氧化物SiOx (0<X<2)的形成工藝可以通過本領域技術人 員公知的任何方法製備。作為一種優選的實施方式，本發明給出一種富矽氧 化物SiOx (0<X<2)薄膜層的形成工藝。
採用N20和SiH4做為反應原料沉積富矽氧化物SiOx ( 0<X<2 )介質薄膜 層，化學反應的總反應式為
SiH4+N20 — SiOx + H2+ H20+ 4軍發性物質
上述反應可以在等離子體氛圍以及N2、 He或者Ar氣氛下進行。所述的 等離子體氛圍包括矽離子(Si+)、氫離子(H+)、以及氧離子(0—)或者電子 氛圍等。使用本領域技術人員熟知的現有等離子增強化學氣相沉積設備 (PECVD)，在N2氛圍中，將矽基體放置在反應室內，同時保持反應室中N2 的流量在400至2000sccm的條件下，通入300至1200sccm的N20氣體和50 至200sccm的SiH4氣體，在反應室內的壓力(pressure )為1.0至5torr,射頻 功率為50至250瓦(watt),溫度為300至400。C的情況下，反應1至20秒 (sec )即可生成富矽氧化物SiOx薄膜層。
採用上述的方法製備的富矽氧化物SiOx (0<X<2)介質薄膜層的折射率 為1.48至1.98，比較優選的範圍為1.58至1.80。折射率的大小反映了富矽介
質中矽原子的濃度大小，一4殳情況下，富矽介質中石圭的濃度越大，薄膜的折 射率就越高。
在一個比較優選的實施例中，採用等離子增強化學氣相沉積設備，將矽
基體放置在反應室內，在N2氛圍中，保持反應室中通入N2的流量為1600sccm 的情況下，通入的N20的流量為70sccm, SiH4的流量為115sccm，在反應室 內的壓力為5torr,射頻功率為135watt,溫度為400。C的條件下反應15sec。 製備的富矽氧化物SiOx薄膜層的折射率為1.80。
本發明中富矽氮氧化物SiOxNy (0<X<1、 0<Y<1)介質薄膜層的形成工 藝也可以通過本領域技術人員公知的任何方法製備。作為一種優選的實施方 式，本發明給出一種富矽氮氧化物SiOxNy (0<X<1、 0〈Y〈1)介質薄膜層的
形成工藝。
當採用的富矽介質薄膜層為富矽氮氧化物SiOxNy (0<X<1、 0<Y<1 )介 質薄膜層時， 一般採用N20和SiH4做為反應原料，化學反應的總反應式為
SiH4+N20^ SiOxNY+H2+H20+揮發性物質
上述反應可以在N2、 He或者Ar氣氛下進行。使用本領域技術人員熟知 的現有等離子增強化學氣相沉積設備，在Ar氣氛下，將矽基體放置在反應室 內，同時保持反應室中Ar的流量為3000至5000sccm的條件下，通入50至 150sccm的N20和50至200sccm的SiH4，在反應室內的壓力為2.0至10torr， 射頻功率為go至230瓦的條件下，溫度為300至400。C的情況下反應1至 20sec，即可生成富矽氮氧化物SiOxNy (0<X<1、 0<Y<1 )介質薄膜層。
採用上述的方法製備的富矽氮氧化物SiOxNy (0<X<1、 0<Y<1)介質薄 膜層的折射率為1.48至1.98,比較優選的範圍為1.58至1.80。
在一個比較優選的實施例中，採用等離子增強化學氣相沉積設備，反室
中通入N2的流量為3 800sccm,通入的N20的流量為70sccm, SiH4的流量為 115sccm,在反應室內的壓力為5torr，射頻功率為135watt,溫度為40(TC的 條件下反應15sec,生成的富矽氮氧化物介質薄膜層的折射率為1.60。
本發明所提供的富矽介質薄膜層中矽的濃度就越大，有助於控制後形成 的納米單晶矽中矽原子的密度。
參考圖2所示，將矽離子直接植入富矽介質薄膜層102。矽離子植入時可 以離子採用垂直植入的方式，環境中的矽離子的密度為lxlO"至lxio"個 /cm2，比較優選的是4 x 1015至1 x 10'6個/cm2,離子植入的能量為50至300keV, 比較優選的是100至120keV。
將矽離子植入富矽介質薄膜層，可以使富矽介質薄膜層中矽的含量變的 更高，並且採用離子注入的方式可以更好的控制植入的矽離子的含量，使隨 後在富矽介質薄膜層中形成的納米單晶矽的數量得到有效的控制。
參考圖3所示，對半導體基體101為700至IOO(TC進行退火處理，可在 富矽介質薄膜層102內生成數量、尺寸和形狀都可控的納米單晶矽103。
在一個具體實施例中，對半導體基體在NH3、 N2、 H2或者Ar氣氛圍下進 行退火處理，退火溫度為700至IOO(TC，使富矽介質薄膜層中的富矽氧化物 或者富矽氮氧化物原子即可分解成尺寸、形狀和數量都可控的納米單晶矽和 矽氧化物SiOx (或者SiOxNy)，其中納米單晶矽原子的密度為lxlO"Vcr^至 lxlOl2/cm2。從圖3中可以看出，退火後，納米單晶矽原子在富矽介質薄膜層 中均勻分布，形狀為圓球狀，矽原子直徑為1至10nm。
對半導體基體進行退火處理的溫度應該保持為700到1000。C,相對於現 有技術中退火溫度必須大於1050。C的工藝，退火溫度明顯降低。這是由於本 發明首先採用了富矽介質薄膜，薄膜中含有矽原子的含量較高，隨後又通過 離子植入工藝植入數量可控的矽離子，因此，富矽介質薄膜中的矽離子含量 變的更高，在700至1000。C退火之後，即可容易的形成納米單晶珪，並且可 以容易的控制納米單晶矽的數量、形狀和尺寸。
本發明採用比較低的退火溫度，具有較低的熱預算，降低了對能源的消 耗和生產成本。
上述方法製備的納米單晶矽可以用作非揮發性存儲器件的浮柵，也可以 用於製作納米發光器件的有源層。
實施例2
本發明提供了含有納米單晶矽浮柵的非揮發性半導體存儲器的方法，本 方法包括下列步驟在半導體基體上形成溝槽隔離結構；在基體上形成一氧 化層；在上述氧化層上形成多晶矽層和納米單晶矽浮柵；在半導體基片上形 成控制門；在半導體基體中形成漏源區；形成氮化物或者氮氧化物隔離區； 沉積層間導電層，並形成觸點。
以P型半導體基體為例，並參考圖4,對半導體基體201表面進行清潔之 後，在基體201內採用淺溝槽隔離(STI)技術形成隔離溝槽202,形成隔離 溝槽202的技術可以是本領域技術人員熟知的現有技術。
參考圖5，在半導體基體201上形成一氧化層203,所述的氧化層203為 隧道門氧化物，所述的隧道門氧化物可以是氮氧化矽(SiON)、富矽氧化物 (SRO)、 Hf02、 Al23或者SiN，沉積上述隧道門氧化物的技術為本領域技術 人員熟知的現有技術。
參考圖6和圖7，在氧化層203上形成多晶矽層和納米單晶矽浮柵。形成 多晶矽層和納米單晶矽浮柵的工藝步驟包括在氧化層203上沉積富矽介質 薄膜層204;在富矽介質薄膜層204上沉積多晶矽層205;將矽離子通過多晶 矽層205植入富矽介質薄膜層204;對半導體基體201進行退火處理，富矽介 質薄膜層204中形成均勻分布的納米單晶矽206，即可作為浮柵使用。
參考圖6，在氧化層203上沉積富矽介質薄膜層204,所述的富矽介質薄
膜層204可以是富矽氧化物SiOx( 0<X<2 )或者富矽氮氧化物SiOxNy( 0<X<1、 0<Y<1 )，富矽氧化物以及富矽氮氧化物的製備方法與本發明實施例1納米單 晶矽的形成方法中沉積富矽介質薄膜層的方法相同。生成的富矽介質薄膜層 204的厚度在1.5nm至50nm之間。
然後在富矽介質薄膜層204上沉積多晶矽層205，所述的多晶矽層205的 厚度在10至200nm之間，在非揮發性半導體存儲器中作為控制門電極使用。 沉積多晶矽層205的工藝方法為本領域技術人員熟知的低壓化學氣相沉積法 (LPCVD )。
然後，通過所述的多晶矽層205將矽離子植入所述的富矽介質薄膜層204。 矽離子植入時採用離子垂直植入的方式，環境中的矽離子的密度為lxlO"至 10x 10'5個/cm2,比較優選的是lxl0'6至4xl0"個/cm2,離子植入的能量為 50至300keV，比較優選的是120keV。根據需要，可以控制離子植入時矽離 子的含量和離子植入的能量，控制植入富矽介質薄膜層204的矽離子的數量。
將矽離子植入富矽介質薄膜層，可以使富矽介質薄膜層中矽的含量變的 更高，並且採用離子注入的方式可以更好的控制矽離子的含量，使隨後在富 矽介質層中形成的納米單晶矽的數量得到有效的控制。
參考圖7，對半導體基體201進行退火處理，退火後，富矽介質薄膜層 204內生成納米單晶矽206。含有均勻分布的納米單晶矽206的富矽介質薄膜 層204即可作為非揮發性半導體存儲器的浮柵。
在對半導體基體201進行退火處理的工藝是將半導體基體201在NH3、 N2、 112或者Ar氛圍下進行的，退火溫度在700至IOO(TC之間。
進行退火處理之後，使得使富矽介質薄膜層204中過量的矽原子以及通 過離子植入方法植入的矽離子轉換成納米單晶矽206和矽氧化物SiOx (或者
SiOxNy )。由於富矽介質薄膜層204中的矽原子以及植入的矽離子的數量都可
通過控制製備的工藝參數進行控制，因此，形成的納米單晶矽粒子的數量可 控。同時，採用本方法形成的納米單晶矽粒子的形狀和尺寸可也控。本發明
提供的納米單晶矽浮柵中矽原子的密度在lxl0,cn^至lxlO力cn^之間，粒子 直徑在l至10nm之間，形狀為圓球狀。
參考圖8，刻蝕上述多晶矽層205、納米單晶矽浮柵和氧化層203形成控 制門。形成控制門的方法為本領域技術人員熟知的現有技術。本實施例中， 給出一個比較優選的技術方案在多晶矽層205上沉積氮氧化矽(SiON )抗 反射介電覆膜(DARC)層(圖中未示出)，作為隨後步驟的保護層，沉積氮 氧化矽抗反射介電覆膜層的方法為普通的等離子增強化學氣相沉積法 (PECVD);在氮氧化矽抗反射介電覆膜層上噴塗光刻膠，根據設計好的控制 門的圖案進行光刻膠的曝光和顯影，定義出控制門的位置，然後通過化學刻 蝕的方法清除控制門之外的氮氧化矽抗反射介電覆膜層、多晶矽層205、納米 單晶矽浮柵和氧化層203,形成如圖8所示的控制門，所述的納米單晶矽浮柵 為含有納米單晶矽206的富矽介質薄膜層204。所述每一控制門中包含的每一 納米單晶矽浮柵內含有的納米單晶矽粒子的數量在1至100之間，粒子直徑 在lnm至10nm之間。
參考圖9，在半導體基體201中形成漏源區207。本發明採用植入工藝進 行源極或者漏極的摻雜工藝，形成漏源區207。在一個實施例中，半導體基體 201選用p型矽，因此，對源極和漏極進行N型4參雜植入。
參考圖10,在控制門上形成隔離層208。所述的隔離層為氮化物或者氮 氧化物，這層隔離層208在隨後的層間介電層的刻蝕工藝中作為刻蝕停止層 起到保護柵極結構的作用。
參考圖11,在隔離層208上沉積層間導電層209,並形成連接存儲器內
電路的觸點210。在所述隔離層208上沉積層間介電層209，所述的層間介電 層為高密度等離子體磷珪玻璃(HDP PSG )或者硼磷石圭玻璃(BPSG )，上述 層間介電層的沉積方法可以使用現有技術，在本發明的 一個實施例中可以採 用次大氣壓氣相沉積法(SACVD)製備。然後，在層間介電層內通過刻蝕的 方法形成溝槽，並在溝槽內沉積觸點材料，並採用化學機械拋光的方法拋光 層間介電層和觸點材料。所述的觸點為金屬鎮或者多晶矽(poly silicon),在 電路中起到導通電路的作用。
雖然本發明己以較佳實施例披露如上，但本發明並非限定於此。任何本 領域技術人員，在不脫離本發明的精神和範圍內，均可作各種更動與修改， 因此本發明的保護範圍應當以權利要求所限定的範圍為準。
權利要求
1、一種納米單晶矽的形成方法，其特徵在於，包括如下工藝步驟在半導體基體上形成富矽介質薄膜層；將矽離子植入富矽介質薄膜層；對半導體基體進行退火處理，在富矽介質薄膜層中形成納米單晶矽。
2、 根據權利要求l所述的納米單晶矽的形成方法，其特徵在於，所述 的半導體基體為矽或者絕緣體上矽。
3、 根據權利要求1所述的納米單晶矽的形成方法，其特徵在於，所述 的富矽介質薄膜層為富矽氧化物SiOx (0<X<2)或者富矽氮氧化物SiOxNy(0<X<1、 0<Y<1 )。
4、 根據權利要求1或者3所述的納米單晶矽的形成方法，其特徵在於， 所述的富矽介質薄膜層的折射率為1.48至1.98。
5、 根據權利要求4所述的納米單晶矽的形成方法，其特徵在於，所述 的富矽介質薄膜層的折射率為1.58至1.80。
6、 根據權利要求1所述的納米單晶矽的形成方法，其特徵在於，矽離 子植入時環境中的矽離子的密度為1 x 1014至1 x 10"個/cm2。
7、 根據權利要求1所述的納米單晶矽的形成方法，其特徵在於，矽離 子植入時環境中的矽離子的密度為4x 1015至1 x 10"個/cm2。
8、 根據權利要求1所述的納米單晶矽的形成方法，其特徵在於，矽離 子才直入的能量為50至300keV。
9、 根據權利要求1所述的納米單晶矽的形成方法，其特徵在於，矽離 子植入的能量為100至120keV。
10、 根據權利要求1所述的納米單晶矽的形成方法，其特徵在於，退火 溫度為700至IOO(TC。
11、 根據權利要求1所述的納米單晶矽的形成方法，其特徵在於，退火 後在富矽介質薄膜層中形成納米單晶矽原子直徑為1至10nm。
12、 一種含有納米單晶矽浮柵的非揮發性半導體存儲器的製造方法，其 特徵在於，包括如下工藝步驟在半導體基體上形成溝槽隔離結構； 在基體上形成一氧化層；在上述氧化層上形成多晶矽層和納米單晶矽浮柵；刻蝕上述多晶矽層、納米單晶矽浮柵和氧化層形成控制門；在半導體基體中形成漏源區；在控制門上形成氮化物或者氮氧化物隔離層；在隔離層上沉積層間導電層，並形成連接存儲器內電路的觸點。
13、 根據權利要求12所述的含有納米單晶矽浮柵的非揮發性半導體存 儲器的製造方法，其特徵在於，所述的氧化層材料為氮氧化矽(SiON)、富矽 氧化物(SRO)、 Hf02、 Al203或者SiN。
14、 根據權利要求12所述的含有納米單晶矽浮柵的非揮發性半導體存 儲器的製造方法，其特徵在於，所述的在氧化層上形成多晶矽層和納米單晶 矽浮柵的工藝方法為在所述氧化層上沉積富矽介質薄膜層； 在富矽介質薄膜層上沉積多晶矽層； 將矽離子通過多晶矽層植入富矽介質薄膜層； 對半導體基體進行退火處理，在富矽介質薄膜層中形成納米單晶矽。
15、 根據權利要求14所述的含有納米單晶矽浮柵的非揮發性半導體存 儲器的製造方法，其特徵在於，所述的富矽介質薄膜層為富矽氧化物SiOx(0<X<2)或者富珪氮氧化物SiOxNy (0<X<1、 0<Y<1 )。
16、 根據權利要求14或者15所述的含有納米單晶矽浮柵的非揮發性半 導體存儲器的製造方法，其特徵在於，所述的富矽介質薄膜層的折射率為1.48 至1.98。
17、 根據權利要求16所述的含有納米單晶矽浮柵的非揮發性半導體存 儲器的製造方法，其特徵在於，所述的富矽介質薄膜層的折射率為1.58至1.80。
18、 根據權利要求14所述的所述的含有納米單晶矽浮柵的非揮發性半 導體存儲器的製造方法，其特徵在於，矽離子植入時環境中的矽離子的密度 為1 x 1014至1 x 10'6個/cm2。
19、 根據權利要求14所述的所述的含有納米單晶矽浮柵的非揮發性半 導體存儲器的製造方法，其特徵在於，矽離子植入時環境中的矽離子的密度 為4x 1015至1 x 10"個/cm2。
20、 根據權利要求14所述的所述的含有納米單晶矽浮柵的非揮發性半 導體存儲器的製造方法，其特徵在於，矽離子植入的能量為50至300keV。
21、 根據權利要求20所述的所述的含有納米單晶矽浮柵的非揮發性半 導體存儲器的製造方法，其特徵在於，矽離子植入的能量為100至120keV。
22、 根據權利要求14所述的所述的含有納米單晶矽浮柵的非揮發性半 導體存儲器的製造方法，其特徵在於，退火溫度為700至IOO(TC。
23、 根據權利要求12所述的含有納米單晶矽浮柵的非揮發性半導體存 儲器的製造方法，其特徵在於，刻蝕上述多晶矽層、納米單晶矽浮柵和氧化 層形成控制門的工藝為在多晶矽層上沉積氮氧化矽抗反射介電覆膜，並噴 塗光刻膠、曝光和顯影，定義出控制門的位置，然後清除控制門之外的氮氧 化矽抗反射介電覆膜層、多晶矽層、富矽介質薄膜層和隧道門氧化層。
24、 根據權利要求12所述的含有納米單晶矽浮柵的非揮發性半導體存 儲器的製造方法，其特徵在於，每一控制門中包含的每一納米單晶矽浮柵內 含有的納米單晶矽粒子的數量為1至100，粒子直徑為lnm至10nm。
25、 根據權利要求12所述的含有納米單晶矽浮柵的非揮發性半導體存 儲器的製造方法，其特徵在於，所述的隔離層為氮化物或者氮氧化物。
26、 根據權利要求12所述的含有納米單晶矽浮柵的非揮發性半導體存 儲器的製造方法，其特徵在於，所述的層間介電層為高密度等離子體磷矽玻 璃或者硼磷矽玻璃。
27、 根據權利要求12所述的含有納米單晶矽浮柵的非揮發性半導體存 儲器的製造方法，其特徵在於，所述的觸點為金屬鎢或者多晶矽。
全文摘要
一種納米單晶矽的形成方法，包括如下工藝步驟在半導體基體上形成富矽介質薄膜層；將矽離子植入富矽介質薄膜層；對半導體基體進行退火處理，在富矽介質薄膜層中形成納米單晶矽。所述富矽介質薄膜為富矽氧化物或者富矽氮氧化物，退火溫度為700至1000℃。上述方法生成的納米單晶矽原子的密度在1×1010/cm2至1×1012/cm2之間，並且納米微粒的數量和晶粒尺寸都可以根據需要進行控制。在700到1000℃的溫度範圍內進行退火，具有較低的熱預算，降低了對能源的消耗和生產成本。本發明還提供了含有納米單晶矽浮柵的非揮發性半導體存儲器的方法。
文檔編號H01L21/28GK101106078SQ20061002878
公開日2008年1月16日 申請日期2006年7月10日 優先權日2006年7月10日
發明者肖德元 申請人:中芯國際集成電路製造(上海)有限公司