基於體矽的縱向堆疊式SiNWFET製備方法
2023-05-21 04:34:01 1
專利名稱：基於體矽的縱向堆疊式SiNWFET製備方法
技術領域：
本發明涉及半導體製造領域，特別是涉及一種基於體矽的縱向堆疊式矽納米線場效應電晶體(SiNWFET)製備方法。
背景技術：
現有技術中，通過縮小電晶體的尺寸來提高晶片的工作速度和集成度、減小晶片功耗密度一直是微電子工業發展所追求的目標。在過去的四十年裡，微電子工業發展一直遵循著摩爾定律。當前，場效應電晶體的物理柵長已接近20nm，柵介質也僅有幾個氧原子層厚，通過縮小傳統場效應電晶體的尺寸來提高性能已面臨一些困難，這主要是因為小尺寸 下短溝道效應和柵極漏電流使電晶體的開關性能變壞。納米線場效應電晶體(Nanowire MOSFET, NWFET)有望解決這一問題。一方面，小的溝道厚度和寬度使納米線場效應電晶體的柵極更接近於溝道的各個部分，有助於電晶體柵極調製能力的增強，而且它們大多採用圍柵結構，柵極從多個方向對溝道進行調製，能夠進一步增強調製能力，改善亞閾值特性。因此，納米線場效應電晶體可以很好地抑制短溝道效應，使電晶體尺寸得以進一步縮小。另一方面，納米線場效應電晶體利用自身的細溝道和圍柵結構改善柵極調製力和抑制短溝道效應，緩解了減薄柵介質厚度的要求，有望減小柵極漏電流。此外，納米線溝道可以不摻雜，減少了溝道內雜質離散分布和庫侖散射。對於一維納米線溝道，由於量子限制效應，溝道內載流子遠離表面分布，故載流子輸運受表面散射和溝道橫向電場影響小，可以獲得較高的遷移率。基於以上優勢，納米線場效應電晶體越來越受到科研人員的關注。由於矽材料和工藝在半導體工業中佔有主流地位，與其他材料相t匕，矽納米線場效應電晶體(SiNWFET)的製作更容易與當前工藝兼容。納米線場效應電晶體的關鍵工藝是納米線的製作，可分為自上而下和自下而上兩種工藝路線。對於矽納米線的製作，前者主要利用光刻(光學光刻或電子束光刻)和刻蝕(ICP、RIE刻蝕或溼法腐蝕)工藝，後者主要基於金屬催化的氣-液-固(VLS)生長機制，生長過程中以催化劑顆粒作為成核點。目前，自下而上的工藝路線製備的矽納米線由於其隨機性而不太適合矽納米線場效應電晶體的製備，因此目前的矽納米線場效應電晶體中的矽納米線主要是通過自上而下的工藝路線製備。目前，基於單個矽納米線的場效應電晶體(MOSFET)工藝製備方法研究比較熱門，如申請號為200710098812. 4，發明名稱為「一種體矽納米線電晶體器件的製備方法」的中國專利，公開了一種基於體矽的通過自上而下的途徑實現體矽納米線結構的工藝方法，由於其基於體矽的工藝特點，可以有效抑制器件的自加熱效應。但隨著矽納米線截面積的縮小，器件的電流驅動能力會受到納米線截面積的限制，使得矽納米線場效應電晶體在模擬或射頻電路中的應用受到限制，因此，有人開始研究採用多條納米線作為輸運溝道，以解決該問題。但由於多條納米線溝道結構是橫向製備的，其集成密度將大打折扣。ff. ff. Fang 等人在 IEEE ELECTRON DEVICE LETTERS, VOL. 28，NO. 3，MARCH 2007 上發表的論文《Vertically Stacked SiGe Nanowire Array Channel CMOS Transistors》中提出了一種縱向製備矽納米線的方法，使得矽納米線場效應電晶體器件在縱向集成多條矽納米線，從而使得器件的電流驅動能力成倍增大，同時集成密度不受影響。既可以保持平面結構場效應電晶體(FET)的優勢又增強了柵極調製能力。其工藝方法是在SOI (Silicon onInsulator)上交替生長(Ge/SiGe)/Si/(Ge/SiGe)/Si層，並在其上定義鰭形(Fin)結構,然後進行750°C幹氧氧化，由於SiGe層較Si層有更快的氧化速率以致SiGe層完全被氧化，氧化過程中Ge進入鄰近的Si層表面形成SiGe合金，腐蝕掉完全被氧化的SiGe層後得到三維堆積的、表面裹有SiGe合金的Si納米線。然後進行熱氧化，在矽納米線(SiNW)表面形成SigGexO2作為柵 極氧化層，再澱積無定型矽或者多晶矽，最後通過光刻和蝕刻形成柵極。該方法可以實現縱向堆疊型矽納米線場效應電晶體結構，但存在一個缺點當SiGe層氧化過程中，Ge會濃縮到Si層的表面，去除Si02後，在矽納米線表面裹有一層濃縮後的SiGe合金。由於Ge02溶於水，它使得後續工藝面臨巨大的不便，另外，Ge02的介電常數較Si02小，Ge02與Si的界面態較大，不適合作為場效應電晶體(FET)的柵氧化層。
發明內容
本發明的目的在於提供一種基於體矽的縱向堆疊式SiNWFET製備方法，可使器件無自加熱效應，有效增大SiNWFET的集成度和器件電流驅動能力，並實現矽納米線場效應電晶體的常規柵極氧化層結構。為解決上述技術問題，本發明提供了一種基於體矽的縱向堆疊式SiNWFET製備方法，包括下列步驟提供一體娃襯底,所述體娃襯底上交替生長有SiGe層和Si層；對所述SiGe層和Si層進行光刻和刻蝕，形成鰭形有源區，剩餘的SiGe層和Si層作為源漏區；通過選擇性刻蝕去除所述鰭形有源區中的SiGe層，形成矽納米線，所述矽納米線縱向堆疊；在所述矽納米線、體矽襯底以及源漏區上形成柵極氧化層；在所述源漏區之間的體矽襯底上形成柵極；在所述源漏區和所述柵極之間形成隔離介質層。在所述的基於體矽的縱向堆疊式SiNWFET製備方法中，距離所述體矽襯底最近的一層為SiGe層,距離體娃襯底最遠的一層也為SiGe層。可選的，在所述的基於體矽的縱向堆疊式SiNWFET製備方法中，對所述SiGe層和Si層進行光刻和刻蝕之前，對所述源漏區之間的區域進行離子注入。可選的，在所述的基於體矽的縱向堆疊式SiNWFET製備方法中，在對所述SiGe層和Si層進行光刻和刻蝕之前，對所述源漏區進行離子注入。可選的，在所述的基於體矽的縱向堆疊式SiNWFET製備方法中，在所述源漏區之間的體矽襯底上形成柵極之後，對所述源漏區進行離子注入。在所述的基於體矽的縱向堆疊式SiNWFET製備方法中，所述選擇性刻蝕採用次常壓化學氣相刻蝕法。可選的，在所述的基於體矽的縱向堆疊式SiNWFET製備方法中，所述次常壓化學氣相刻蝕法採用氫氣和氯化氫混合氣體，其中氫氣和氯化氫混合氣體的溫度在600°C 800°C之間，其中氯化氫的分壓大於300Torr。在所述的基於體矽的縱向堆疊式SiNWFET製備方法中，所述矽納米線直徑在I納米 I微米之間。
在所述的基於體矽的縱向堆疊式SiNWFET製備方法中，所述矽納米線的截面形狀為圓形、橫向跑道形或縱向跑道形。在所述的基於體矽的縱向堆疊式SiNWFET製備方法中，在所述矽納米線、體矽襯底以及源漏區上形成柵極氧化層之前，還包括對所述矽納米線進行熱氧化；蝕刻掉所述熱氧化形成的二氧化矽。在所述的基於體矽的縱向堆疊式SiNWFET製備方法中，所述柵極氧化層的材料為二氧化矽、氮氧化矽或高K介質層。在所述的基於體矽的縱向堆疊式SiNWFET製備方法中，所述高K介質層是Hf02、A1203、Zr02中的一種或其任意組合。在所述的基於體矽的縱向堆疊式SiNWFET製備方法中，所述柵極的材料為多晶娃、無定形娃、金屬中的一種或其任意組合。在所述的基於體矽的縱向堆疊式SiNWFET製備方法中，所述隔離介質層的材料為
二氧化矽。本發明基於體矽的縱向堆疊型矽納米線場效應電晶體結構具有以下優點I、基於體矽，矽納米線場效應電晶體源漏區與體矽襯底相連接，器件在工作過程中產生的大量熱量可以有效的通過源漏區傳給體矽襯底散出，從而無自加熱效應；2、先形成柵極，再形成隔離介質層，即為後隔離層工藝，並且無需進行側牆工藝；3、在矽納米線上形成柵極氧化層工藝是獨立進行的，從而可以採用常規的柵極氧化層，如二氧化矽即可；4、在鰭形有源區形成柵極，可以控制柵極的輪廓，從而使源漏區與柵極上表面在同一水平面，利於後續接觸孔工藝；5、採用縱向堆疊式矽納米線結構來設計矽納米線場效應電晶體(SiNWFET)結構，縱向堆疊式結構使器件集成度增大，並且納米線條數增多，從而使器件電流驅動能力也增大。
圖I為本發明一實施例中基於體矽的縱向堆疊式SiNWFET製備方法流程圖；圖2為本發明一實施例中體矽襯底的X-X』向剖面示意圖；圖3為本發明一實施例中對源漏區之間的區域進行離子注入工藝的X-X』向剖面示意圖；圖4a和圖4b分別為本發明一實施例中鰭形有源區X_X』向和Y_Y』向剖面示意圖；圖5a和圖5b分別為本發明一實施例中去除SiGe層後的鰭形有源區Χ-Χ』向和Υ-Υ』向剖面示意圖6為本發明一實施例中形成納米線的立體示意圖；圖7為本發明一實施例中矽納米線的截面形狀示意圖；圖8為本發明一實施例中形成柵極氧化層的立體示意圖；圖9a和圖9b分別為本發明一實施例中沉積柵極材料後X_X』向和Y_Y』剖面示意圖；圖IOa和圖IOb分別為本發明一實施例中對柵極材料進行化學機械研磨後的Χ-Χ』向和Υ-Υ』向剖面示意圖；圖Ila和圖Ilb分別為本發明一實施例中形成柵極後的Χ_Χ』向和Υ_Υ』向剖面示 意圖；圖12為本發明一實施例中形成柵極後的立體示意圖；圖13a和圖13b分別為本發明一實施例中沉積隔離介質後的X_X』向和Y_Y』向剖面示意圖；圖14a和圖14b分別為本發明一實施例中形成隔離介質層後的X_X』向和Y_Y』向剖面示意圖；圖15為本發明一實施例中對源漏區進行離子注入工藝的Χ-Χ』向剖面示意圖；圖16為本發明一實施例中進行自對準娃、鍺娃金屬合金(Salicidation)工藝的K向首1J面不意圖；圖17a和圖17b分別為本發明一實施例中通過後道金屬互連工藝後的X_X』向和Y-Y』向剖面示意圖；圖18為本發明一實施例中形成源極插塞、柵極插塞以及漏極插塞後的立體示意圖；圖19為本發明一實施例中縱向堆疊式矽納米線場效應電晶體結構俯視示意圖。
具體實施例方式為使本發明的上述目的、特徵和優點能夠更加明顯易懂，下面結合附圖對本發明的具體實施方式
做詳細的說明。首先，如圖19所示，為了更清楚的描述本實施例，定義鰭形有源區5或後續形成的矽納米線6的長度方向為X-X』向，X-X』向貫穿柵極8和源漏區14，垂直於X-X』向為Y-Y』向。下面結合圖I至19詳細的描述本發明一實施例的基於體矽的縱向堆疊式SiNWFET的製作方法。如圖I所示，本發明一實施例的基於體矽的縱向堆疊式SiNWFET的製作方法，包括如下步驟如圖2所不,提供一體娃襯底1，體娃襯底I上交替生長有SiGe層3和Si層2,假設Si層2的數量為η層，則SiGe層3的數量為η+1層，其中，η > 1，即，距離體矽襯底I最近的(最下方的)外延層為SiGe層3，距離體矽襯底I最遠的(最上方的)外延層也為SiGe層3。由於本發明基於體矽，矽納米線場效應電晶體源漏區14與體矽襯底I相連接，器件在工作過程中產生的大量熱量可以有效的通過源漏區14傳給體矽襯底I散出，從而無自加熱效應。本實施例中，以交替生長四層SiGe層和三層Si層為例。如圖3所示，對源漏區之間的區域進行離子注入，即為對場效應電晶體的溝道區進行摻雜。具體的，此步驟可通過以下過程實現首先通過光刻(Photo)工藝在SiGe層3上形成圖形化的光阻層4，接著以圖形化的光阻層4為掩膜進行離子注入(Imp)工藝，接著，去除所述圖形化的光阻層4 (PR Strip)，隨後進行阱退火(Well Anneal)工藝。需要說明的是，該步驟為可選步驟，依器件電性要求允許情況下可省略如圖4a和4b所示，對SiGe層3和Si層2進行光刻和刻蝕，形成鰭形有源區5，剩餘的SiGe層3和Si層2作為源漏區14。較佳的,可採用光學光刻(Photolithography)或電子束光刻(electron beam lithography),刻蝕貫穿所有外延SiGe層3和Si層2,直至暴露體矽襯底I的表面。如圖5a和5b所示，通過選擇性刻蝕去除鰭形有源區5中的SiGe層3 ;優選的，利用次常壓化學氣相刻蝕法進行選擇性刻蝕，溫度可以採用600°C 800°C，刻蝕氣體選用H2和HCl的混合氣體，其中HCl的分壓大於300Torr。此選擇性刻蝕步驟直至將沿Y_Y』方向的Si層2之間的SiGe層3全部刻蝕掉為止，剩餘的Si層2作為矽納米線6，矽納米線6縱向堆疊，並使得Χ-Χ』方向的SiGe層3部分保留，以作為源漏區14。可選的，在此步驟之前，也可以先對源漏區14進行離子注入工藝。如圖6所示，對矽納米線6進行優化和減細。本步驟可以通過熱氧化工藝，對矽納米線6、體矽襯底I和源漏區14表面進行氧化。進一步的，如果所述的熱氧化是爐管氧化(Furnace Oxidation),則氧化時間範圍為I分鐘至20小時；如果是快速熱氧化(RTO),貝丨J氧化時間範圍為I秒到10分鐘。然後通過溼法刻蝕工藝去除上述步驟在矽納米線6、體矽襯底I和源漏區14表面上形成的二氧化矽。最後形成的矽納米線6直徑在I納米 I微米之間。可以理解的是，根據Si層2的厚度和鰭形有源區5橫向尺寸大小不同，矽納米線6截面形狀也可以不同，例如，矽納米線6截面形狀可以是如圖7中最左側所示的圓形、中間所示的橫向跑道形、或最右側所示的縱向跑道形。如果通過更先進的圖形轉移技術，那麼可以對鰭形有源區(Fin)結構尺寸進行更精確控制，從而更有利於矽納米線6的形狀優化和減細，並且能夠精確控制矽納米線6的直徑。如圖8所示，在矽納米線6、體矽襯底I以及源漏區14上形成柵極氧化層7，所述柵極氧化層7可以是Si02、SiON或高K介質層，所述高K介質層例如是Η 2、A1203、Zr02中的一種或其任意組合。在形成柵極氧化層步驟中一般採用氧化工藝，所述氧化工藝可以採用爐管氧化(Furnace Oxidation)、快速熱氧化(RTO)、化學氣相澱積(Chemical VaporDeposition, CVD)中的一種，以在矽納米線6、體矽襯底I及源漏區14表面形成二氧化矽，從而形成了常規的柵極氧化層7。可以理解的是，在加入氮氣氣氛情況下也可以形成SiON;或者，也可以採用原子層沉積(ALD)技術沉積高K介質層。其中，在源漏區14之間體矽襯底I上面所形成的柵極氧化層7將作為後續柵極8與體矽襯底I的隔離層。如圖9a和圖9b所示，在源漏區之間的體矽襯底上(鰭形有源區5外)進行柵極材料8』的沉積，所述柵極材料8』可以為多晶矽、無定形矽、金屬(優選為鋁或者鈦或鉭的金屬化合物)中的一種或者其任意組合。如圖IOa和圖IOb所示，採用化學機械研磨去除多餘的柵極材料8』，使剩餘的柵極材料8，與SiGe層3的上表面在同一水平面。如圖Ila和圖Ilb所示，對剩餘的柵極材料8，進行光刻和刻蝕工藝，形成柵極8。這時即可形成如圖12所示的圍柵形的縱向堆疊式矽納米線。具體的，所述光刻工藝中可以採用硬掩膜或者光阻掩膜。在鰭形有源區5外形成柵極8，控制柵極8的輪廓，從而使源漏區14與柵極8上表面在同一水平面，利於後續接觸孔工藝。如圖13a和13b所示，在源漏區14和柵極8之間沉積隔離介質9』，所述隔離介質
9』 一般為二氧化矽。如圖14a和14b所示，採用化學機械研磨工藝，去除多餘的隔離介質9』，使剩餘的隔離介質9』作為隔離介質層9 ;隔離介質層9和柵極8與SiGe層3的上表面在同一水平面。本發明採 用先形成柵極8，再形成隔離介質層9，為後隔離層工藝，並且無需進行側牆工藝。如圖15所示，以圖形化的光阻層4為掩膜，對源漏區14進行離子注入工藝；具體的，此步驟可通過以下過程實現首先通過光刻(Photo)工藝在SiGe層3和柵極8以及隔離介質層9上表面上形成圖形化的光阻層4，接著以圖形化的光阻層4為掩膜進行離子注入(Imp)工藝，接著，去除所述圖形化的光阻層4 (PR Strip)，隨後進行源漏極退火(S/DAnneal)工藝。需要說明的是，此步驟可以在鰭形有源區5圖形定義之前進行，也可以在柵極材料8』經過化學機械研磨(CMP)之後進行。如圖16所示,進行自對準合金(Salicidation)工藝,形成娃、鍺娃金屬合金層10。如圖17a、17b和18所示，通過後道金屬互連工藝形成源極插塞11、柵極插塞12以及漏極插塞13，以分別引出場效應電晶體(FET)的源極、柵極和漏極。最終，請參考圖18以及圖19，其為最後完成後的基於體矽的縱向堆疊式SiNWFET的立體不意圖和俯視不意圖。綜上所述，本發明一實施例提供的基於體矽的縱向堆疊型矽納米線場效應電晶體結構具有以下優點I、基於體矽，矽納米線場效應電晶體源漏區與體矽襯底相連接，器件在工作過程中產生的大量熱量可以有效的通過源漏區傳給體矽襯底散出，從而無自加熱效應；2、先形成柵極，再形成隔離介質層，即為後隔離層工藝，並且無需進行側牆工藝；3、在矽納米線上形成柵極氧化層工藝是獨立進行的，從而可以採用常規的柵極氧化層，如二氧化矽即可；4、在鰭形有源區外形成柵極，可以控制柵極的輪廓，從而使源漏區與柵極上表面在同一水平面，利於後續接觸孔工藝；5、採用縱向堆疊式娃納米線結構來設計娃納米線場效應電晶體(SiNWFET)結構，縱向堆疊式結構使器件集成度增大，並且納米線條數增多，從而使器件電流驅動能力也增大。。顯然，本領域的技術人員可以對本發明進行各種改動和變型而不脫離本發明的精神和範圍。這樣，倘若本發明的這些修改和變型屬於本發明權利要求及其等同技術的範圍之內，則本發明也意圖包含這些改動和變型在內。
權利要求
1.一種基於體矽的縱向堆疊式SiNWFET製備方法，其特徵在於，包括 提供一體娃襯底，所述體娃襯底上交替生長有SiGe層和Si層； 對所述SiGe層和Si層進行光刻和刻蝕，形成鰭形有源區，剩餘的SiGe層和Si層作為源漏區； 通過選擇性刻蝕去除所述鰭形有源區中的SiGe層，形成矽納米線，所述矽納米線縱向堆疊； 在所述矽納米線、體矽襯底以及源漏區上形成柵極氧化層； 在所述源漏區之間的體矽襯底上形成柵極； 在所述源漏區和所述柵極之間形成隔離介質層。
2.如權利要求I所述的基於體矽的縱向堆疊式SiNWFET製備方法，其特徵在於，距離所述體娃襯底最近的一層為SiGe層,距離體娃襯底最遠的一層也為SiGe層。
3.如權利要求I所述的基於體矽的縱向堆疊式SiNWFET製備方法，其特徵在於，對所述SiGe層和Si層進行光刻和刻蝕之前，對所述源漏區之間的區域進行離子注入。
4.如權利要求I所述的基於體矽的縱向堆疊式SiNWFET製備方法，其特徵在於，對所述SiGe層和Si層進行光刻和刻蝕之前，對所述源漏區進行離子注入。
5.如權利要求I所述的基於體矽的縱向堆疊式SiNWFET製備方法，其特徵在於，在所述源漏區之間的體矽襯底上形成柵極之後，對所述源漏區進行離子注入。
6.如權利要求I所述的基於體矽的縱向堆疊式SiNWFET製備方法，其特徵在於，所述選擇性刻蝕採用次常壓化學氣相刻蝕法。
7.如權利要求6所述的基於體矽的縱向堆疊式SiNWFET製備方法，其特徵在於，所述次常壓化學氣相刻蝕法採用氫氣和氯化氫混合氣體，其中氫氣和氯化氫混合氣體的溫度在600°C 800°C之間，其中氯化氫的分壓大於300Torr。
8.如權利要求I所述的基於體矽的縱向堆疊式SiNWFET製備方法，其特徵在於，所述矽納米線直徑在I納米 I微米之間。
9.如權利要求I所述的基於體矽的縱向堆疊式SiNWFET製備方法，其特徵在於，所述矽納米線的截面形狀為圓形、橫向跑道形或縱向跑道形。
10.如權利要求I所述的基於體矽的縱向堆疊式SiNWFET製備方法，其特徵在於，在所述矽納米線、體矽襯底以及源漏區上形成柵極氧化層之前，還包括 對所述矽納米線進行熱氧化； 蝕刻掉所述熱氧化形成的二氧化矽。
11.如權利要求I所述的基於體矽的縱向堆疊式SiNWFET製備方法，其特徵在於，所述柵極氧化層的材料為二氧化矽、氮氧化矽或高K介質層。
12.如權利要求11所述的基於體矽的縱向堆疊式SiNWFET製備方法，其特徵在於，所述高K介質層是Hf02、A1203、Zr02中的一種或其任意組合。
13.如權利要求I所述的基於體矽的縱向堆疊式SiNWFET製備方法，其特徵在於，所述柵極的材料為多晶娃、無定形娃、金屬中的一種或其任意組合。
14.如權利要求I所述的基於體矽的縱向堆疊式SiNWFET製備方法，其特徵在於，所述隔離介質層的材料為二氧化矽。
全文摘要
本發明公開了一種基於體矽的縱向堆疊式SiNWFET製備方法，包括提供一體矽襯底，所述體矽襯底上交替生長有SiGe層和Si層；對所述SiGe層和Si層進行光刻和刻蝕，形成鰭形有源區，剩餘的SiGe層和Si層作為源漏區；通過選擇性刻蝕去除所述鰭形有源區中的SiGe層，形成矽納米線，所述矽納米線縱向堆疊；在所述矽納米線、體矽襯底以及源漏區上形成柵極氧化層；在所述源漏區之間的體矽襯底上形成柵極；在所述源漏區和所述柵極之間形成隔離介質層。本發明基於體矽，無自加熱效應；採用常規的柵極氧化層；並且為後隔離層工藝，無需進行側牆工藝；有源區與柵極上表面在同一水平面，利於後續接觸孔工藝。矽納米線縱向堆疊，利於器件集成度增大和器件電流驅動能力增大。
文檔編號H01L21/28GK102623322SQ20121009398
公開日2012年8月1日 申請日期2012年3月31日 優先權日2012年3月31日
發明者黃曉櫓 申請人:上海華力微電子有限公司