CMOS工藝兼容柵控p-n結正向注入型矽發光器件及其製作方法

2023-05-21 00:49:21

專利名稱：：CMOS工藝兼容柵控p-n結正向注入型矽發光器件及其製作方法
技術領域：
：本發明屬於以微電子技術為基礎的矽基光電子
技術領域：
，涉及矽發光器件。
背景技術：
：近些年來，在CMOS器件特徵尺寸愈來愈趨於各種極限值的形勢下，矽基光電子器件的研究與發展日益受到信息技術界的重視與關注。這不僅是由於近期光互連方面的迫切需要，而且還來自微電子光電子兩大信息技術將來在矽基單片集成上全面相結合及一體化所提出的要求。目前與CMOS工藝兼容的矽基拉曼雷射器[1]、高速光調製器[2]、微環光調製器[3]以及微環光雙穩態[4]等先後的被研製成功促進了矽基光電子器件的研究和發展。然而在矽基發光器件研究方面尚未得到突破性進展p-n結反向雪崩擊穿型矽基發光器件[5]不僅發光效率較低，而且工作電壓在8V以上，不能與CMOS技術共電源；p-n結正向注入型矽基發光管[6]雖然工作電壓低，可與CMOS技術共電源，但其光強不能被調控。
發明內容本發明的目的是克服現有技術的上述不足，提供具有同樣發明構思的p-n結正向注入型矽發光器件。本發明提供的矽發光器件及其製作方法是採用與CMOS兼容的工藝，低工作電壓發光，可與CMOS電力共用電源，能夠提高總的發光強度而且光強可調。—種與CMOS工藝兼容柵控p-n結正向注入型矽發光器件，包括p矽襯底11，在該襯底上製作有n阱12，在n阱中製作有發射極P+摻雜區110和N阱電接觸N+摻雜區13;在N阱上表面生長有3-7nm厚度的超薄柵氧化層18，在超薄柵氧化層18上設置有場氧化層14和多晶矽柵極16;所述的場氧化層14位於發射極P+摻雜區110和N阱電接觸N+摻雜區13上面，在發射極P+摻雜區110和N阱電接觸N+摻雜區13上面分別製作有陽極19和陰極15;所述的多晶矽柵極16位於發射極P+摻雜區110和N阱電接觸N+摻雜區13之間區域上部的超薄柵氧化層18上，其間開設有引線孔，並製作有柵電極17。上述矽發光器件的製作方法，採用CMOS工藝，按下列步驟製作a)在N阱12中利用離子注入或擴散方法製造發射極P+摻雜區110和N阱的N阱電接觸N+摻雜區13，兩個摻雜區的體濃度體均在8X1018011—3以上，並同時製作MOSFET的源、漏區；b)在N阱上表面用熱氧化方法生長厚度3-7nm範圍的超薄柵氧化層18，並同時製作M0SFET的柵氧化層；c)在超薄柵氧化層18上澱積多晶矽柵極16，進行多晶矽摻雜，開出引線孔並製作柵電極17;d)在發射極P+摻雜區110和N阱電接觸N+摻雜區13上部的超薄柵氧化層18和場氧化層14上開出引線孔後，製作陽極19和陰極15。本發明提供的另一種與CMOS工藝兼容柵控p-n結正向注入型矽發光器件，包括N矽襯底21，在該襯底上製作有P阱22，在P阱中製造有發射極N+摻雜區210和P阱電接觸P+摻雜區23，在N阱上表面生長有3-7nm厚度的超薄柵氧化層28，在超薄柵氧化層28上設置有場氧化層24和多晶矽柵極26;所述場氧化層24位於發射極N+摻雜區210和P阱電接觸P+摻雜區23上面，在發射極摻雜區210和P阱電接觸P+摻雜區23上面分別製作有陽極25和陰極29;所述的多晶矽柵極26位於發射極N+摻雜區210和P阱電接觸P+摻雜區23之間區域上部的超薄柵氧化層28上，其間開設有引線孔，並製作有柵電極27。上述矽發光器件的製作方法，採用CMOS工藝，按下列步驟製作a)在P阱22中利用離子注入或擴散方法製造發射極N+摻雜區210和P阱電接觸P+摻雜區23，兩個摻雜區的體濃度均在8X1018cm—3以上；b)在P阱上表面用熱氧化方法生長厚度3-7Pm範圍的超薄柵氧化層28;c)在超薄柵氧化層28上澱積多晶矽柵極26，並進行多晶矽摻雜，開出引線孔並製作柵電極27;d)在發射極N+摻雜區210和P阱電接觸P+摻雜區23上部的超薄柵氧化層28和場氧化層24上開出引線孔後，製作陽極25和陰極29。採用本項發明的器件結構研製的矽發光器件具有以下特點(l)本發明屬於p-n結正向少子注入型發光、工作電壓低、能與CMOS技術共用電源；(2)本發明為三端矽發光器件，它利用了柵極電壓產生的載流子勢壘降低效應通過改變p-n結上部柵極電壓調控器件發光強度；(3)本發明所提出的結構與工藝與現有標準CMOS工藝完全兼容，p+-n結髮光器件與典型n阱工藝兼容，n+-p結髮光器件與p阱工藝兼容；(4)本發明還利用了現代CMOS工藝中柵氧化物(Si02)厚度為3-7nm的特點。將Poly-Si/Ultra-thinSi02/Si隧道結髮光機制[9]與柵控p-n結正向注入發光機制相結合，同時利用兩種獨立發光機制增大了發光強度。表1給出了本發明矽發光器件與結構上相似或相近器件特徵和區別的對比。通過表中的對比，可以說明本發明提出的矽發光器件結構是以前未曾報導過的一種創新器件結構。由於本發明在器件結構上具有上述特點，則導致以下的技術效果(1)發光器件設計後可直接通過典型CMOS加工單位(Foundry)晶片流水完成製作；(2)兩種發光機制同時並舉提高了總的發光強度；(3)發光強度可通過柵電壓調製，可代替部分光調製器件的功能；(4)屬於低工作電壓發光，可與CMOS電路共用電源，不必另接外加電源。矽發光器件類別器件結構和工作模式參考文獻p-n結雪崩擊穿型矽基發光利用p-n結反向雪崩擊穿發光模式，工作電壓8V以上，發光強度不可調。[5]4tableseeoriginaldocumentpage5表圖IP型襯底N阱矽發光器件單元結構示意圖。ll-P矽襯底16-多晶矽柵極12-N阱17-柵電極13-N阱電接觸N+區18-超薄柵氧化層14-場氧化層19-陽極15-陰極110-P+發射區圖2N型襯底P阱矽發光器件單元結構示意圖。21-N矽襯底26-多晶矽柵極22-P阱27-柵電極23-P阱電接觸P+區28-超薄柵氧化層24-場氧化層29-陰極25-陽極210-N+發射區圖3P型襯底N阱矽發光器件剖面結構。ll-P矽襯底111-P+總聯線12-N阱19-陽極17-柵電極15-陰極112-柵總聯線110-P+發射區113-N+總聯線18-N阱電接觸N+區圖4矽發光器件光刻版圖。lll-P+總聯線110-P+發射區112-柵總聯線17-柵總聯線16-多晶矽柵極13-N阱電接觸N+區12-N阱圖5矽發光器件電壓偏置圖。ll-P矽襯底114-柵極電壓V(;12-N阱115-P-N結正向偏壓V13-N阱電接觸N+區110-P+發射區圖6矽發光器件發光功率(pW)-注入電流I(mA)特性(以VG為參數)。圖7矽發光器件發光光譜。具體實施例方式下面結合附圖和實施例詳細介紹本發明。1.器件結構及製作工藝圖1給出P型矽襯底N阱工藝矽發光器件單元結構示意圖，按照典型的CMOS工藝流程在N阱12中利用離子注入或擴散方法製造發射極P+摻雜區110和N阱電接觸N+摻雜區13，體濃度在8X1018cm—3以上。P+摻雜區110與P溝MOSFET的源漏同時完成；N+摻雜區13與N溝源漏同時完成。然後在N阱12上表面用熱氧化方法生長厚度3-7nm範圍的超薄柵氧化層18(與CM0S柵氧化層同時進行製備)。在P+，N+區上的柵氧化層18上澱積多晶矽柵極16，經多晶矽摻雜和在P+，N+區上部場氧化層14開出引線孔後，製作鋁電極17、15、19，完成器件製作。發光器件結構除了以N阱的電極接觸N+區3代替P+漏區外其他部分基本上與P溝MOSFET相似。N型矽襯底p阱的矽基發光器件單元結構如圖2所示。製作工藝與p型襯底n阱工藝相類似。圖中還給出了當器件發光時發光的部位在P+，N+區之間阱的上表面層。本發光器件為了增大發光面積，常常將整個器件設計成螺旋狀或插指狀，柵極夾在P+和N+條之間。最後用總線(bus)將P+、N+區和柵極引導到晶片版圖的壓墊(pad)上。參考圖3和圖4。圖3和圖4分別給出P型矽襯底N阱矽基發光器件的剖面結構示意圖和光刻版圖。總之實際的發光體包括兩部分一部分是用柵電壓調控的P-N結正向注入發光LED;另一部分是結構上與它串聯的Poly_Si/UTSi02/Si隧道結LED，後者的發光物理機制為電子-空穴-等離子體(EHP)複合發光。2.器件發光工作時的電路接法和加電壓發光情況圖5給出器件發光時ptN結加正向偏置和柵極加正電壓的電路圖。當Ve=0時，若V增大，電流I和發光強度同時增長，這屬於PtN結正向偏置發光；若在此基礎上再加柵壓Vp當Ve增大時發光強度增強。增強的原因有兩個方面一是正柵壓使結注入勢壘降低，結正向電流變大，故發光強度增大；二是、柵-N阱間隧道結通過電子_空穴_等離子複合發光。當V二O，I二O時，如柵壓Ve還存在，則器件仍能發光，這是由於柵-N阱隧道結單獨發光所致。3.器件發光性能測量結果發光功率與注入電流的關係和發光光譜分別如圖6和圖7所示。本發明可以按照典型CMOS工藝規則進行設計，具體設計程序要嚴格按照協作加工廠(Foundry)的設計規則和資料庫提供的數據進行(通用的CMOSIC設計方法不屬於本發明的內容範圍)，設計完成後發光器件通過晶片流水來實現，例如Chartered公司晶片流水線等。所設計的光刻版實例已在圖4中給出，器件總面積為3300m^，有效發光面積為1297um2。參考文獻[l]HaishengRong，RichardJones，AushengLiuetal，Nature433:(17)725-728(2005)[2]AushengLiu，RichardJones，LingLiao，etal，Nature427(12):615-618(2004)[3]QianFanXu，BradleySchmidt,SameerPradham，etal.Nature435(19):325-327(2005)[4]VilsonR，AlmeidaandMichalLipson，OpticsLetters29(20):2387-2389(2004)[5]LukasW.Shyman，HerzlAharchi，Monukoduplessis，etal.Opticalengineering37(7):2133-2141.(1998)[6]Hsiu-ChihLee，Cheng-KuangLiu，Solid-StateElectronics,49:1172-1178(2005)[7]KuntalJoardar，IEEETransactiononElectronicDevices,41(3):373-382(1994)[8]SophieVerdonckt-Vandebroek，S.SimonWong，JasonC.SWoo，etal，IEEETransactionsonElectronDevices38(11):2487-2496[9]C.W.Liu，M.H.Lee，C.F.Linetal，IEDM99-749-752[10]Mo皿koduplessis，HerzlAha皿i，LukasW.Shyman，0-7803-6666-21012001IEEEPP231-238.權利要求一種與CMOS工藝兼容柵控p-n結正向注入型矽發光器件，其特徵在於，包括p矽襯底(11)，在該襯底上製作有n阱(12)，在n阱中製作有發射極P+摻雜區(110)和N阱電接觸N+摻雜區(13)；在N阱上表面生長有3-7nm厚度的超薄柵氧化層(18)，在超薄柵氧化層(18)上設置有場氧化層(14)和多晶矽柵極(16)；所述的場氧化層(14)位於發射極P+摻雜區(110)和N阱電接觸N+摻雜區(13)上面，在發射極P+摻雜區(110)和N阱電接觸N+摻雜區(13)上面分別製作有陽極(19)和陰極(15)；所述的多晶矽柵極(16)位於發射極P+摻雜區(110)和N阱電接觸N+摻雜區(13)之間區域上部的超薄柵氧化層(18)上，其間開設有引線孔，並製作有柵電極(17)。2.—種與CMOS工藝兼容柵控p-n結正向注入型矽發光器件的製作方法，採用CMOS工藝，其特徵在於，按下列步驟製作a)在N阱(12)中利用離子注入或擴散方法製造發射極P+摻雜區(110)和N阱電接觸N+摻雜區(13)，兩個摻雜區的體濃度均在8X1018011—3以上，並同時製作M0SFET的源、漏區；b)在N阱上表面用熱氧化方法生長厚度3-7nm範圍的超薄柵氧化層(18)，並同時製作M0SFET的柵氧化層；c)在超薄柵氧化層(18)上澱積多晶矽柵極(16)，進行多晶矽摻雜，開出引線孔並製作柵電極(17);d)在發射極P+摻雜區(110)和N阱電接觸N+摻雜區(13)上部的超薄柵氧化層(18)和場氧化層(14)上開出引線孔後，製作陽極(19)和陰極(15)。3.—種與CMOS工藝兼容柵控p-n結正向注入型矽發光器件，其特徵在於，包括N矽襯底(21)，在該襯底上製作有P阱(22)，在P阱中製造有發射極N+摻雜區(210)和P阱電接觸P+摻雜區(23);在N阱上表面生長有3-7nm厚度的超薄柵氧化層(28)，在超薄柵氧化層(28)上設置有場氧化層(24)和多晶矽柵極(26);所述場氧化層(24)位於發射極N+摻雜區(210)和P阱電接觸P+摻雜區(23)上面，在發射極N+摻雜區(210)和P阱電接觸P+摻雜區(23)上面分別製作有陽極(25)和陰極(29);所述的多晶矽柵極(26)位於發射極N+摻雜區(210)和P阱電接觸P+摻雜區(23)之間區域上部的超薄柵氧化層(28)上，其間開設有引線孔，並製作有柵電極(27)。4.一種與CMOS工藝兼容柵控p-n結正向注入型矽發光器件的製作方法，採用CMOS工藝，其特徵在於，按下列步驟製作a)在P阱(22)中利用離子注入或擴散方法製造發射極N+摻雜區(210)和P阱電接觸P+摻雜區(23)，兩個摻雜區的體濃度均在8X1018cm—3以上；b)在P阱上表面用熱氧化方法生長厚度3-7Pm範圍的超薄柵氧化層(28);c)在超薄柵氧化層(28)上澱積多晶矽柵極(26)，並進行多晶矽摻雜，開出引線孔並製作柵電極(27);d)在發射極N+摻雜區(210)和P阱電接觸P+摻雜區(23)上部的超薄柵氧化層(28)和場氧化層(24)上開出引線孔後，製作陽極(25)和陰極(29)。全文摘要本發明屬於以微電子技術為基礎的矽基光電子
技術領域：
，涉及CMOS工藝兼容柵控p-n結正向注入型矽發光器件及其製作方法，該種器件包括p矽襯底和n阱，在n阱中製作有發射極P+摻雜區和N阱電接觸N+摻雜區；在N阱表面生長有超薄柵氧化層，在超薄柵氧化層上設置有場氧化層和多晶矽柵極；在發射極P+摻雜區和N阱電接觸N+摻雜區上面分別製作有陽極和陰極；所述的多晶矽柵極上製作有柵電極。本發明屬於p-n結正向少子注入型發光、工作電壓低、能與CMOS技術共用電源。文檔編號H01L21/8249GK101777568SQ201010031358公開日2010年7月14日申請日期2010年1月14日優先權日2010年1月14日發明者李曉雲,牛萍娟,郭維廉申請人:天津工業大學